CN104407927B - 一种处理器同步运行状态监测电路及监测方法 - Google Patents

Abstract

本发明公开了一种处理器同步运行状态监测电路及监测方法，包括同步处理器单元、看门狗单元、检测单元和评估单元，其中：同步处理器单元的单个处理器的特定信号输出端对应通信连接着一个看门狗且同时通信连接检测单元，看门狗输出端通信连接评估单元；检测单元信号输入端分别通信连接处理器单元中的单个处理器，输出端通信连接评估单元，将调理后的电平送给评估单元；评估单元输出端分别控制连接同步处理器单元中的处理器。该电路能检测出多处理器之间时间运行及时间同步状态，使各个处理器运行的时间保持一致。本发明更加可靠及稳定，时间响应更快。

Description

一种处理器同步运行状态监测电路及监测方法

技术领域

本发明涉及一种处理器同步状态监测及控制电路，更具体的说，是涉及一种处理器同步运行状态监测电路及监测方法。

背景技术

嵌入式应用场合中，为了提供系统的可靠性及稳定性，往往采取的措施是使用两个甚至两个以上的处理器同步处理任务。两个处理器之间的逻辑关系可配置为主从模式或者是冗余模式。大量重要应用场合中，实施双处理器采用同样的配置，处理器在同样的时间内运行同样的程序，也即通常所说的处理器同步运行。

处理器采用同步运行可以有效地提高系统的可靠性，当一片处理器出现故障时，另一片可以继续工作，实现无扰切换。一种实施方式为多处理器之间的需要保持同步状态，相同时间点上要求处理器处理相同的事。在处理器保持同步运行后，仍需要对同步状态监测。

随着可靠性及安全性概念要求的提出，对于系统重要环节电路需要增加诊断措施。需要提供一种能够监测多处理器同步状态的电路，电路正常工作时不影响处理器的工作进程，在处理器故障或没有按照预定逻辑运行时能够保证系统的安全复位。

发明内容

为了克服原有技术中不能实时观测而又不影响处理器工作流程的问题，本发明的目的是提供一种处理器同步运行状态监测电路及监测方法，该电路是一种处理器间同步状态判断电路，通过监测各个处理器的定时喂狗信号判断处理器之间是否处于同步模式，在处理器故障或没有按照预定逻辑运行时能够保证系统的安全复位。

本发明的目的通过如下技术方案实现：

一种处理器同步运行状态监测电路，其特征在于：该电路包括同步处理器单元、看门狗单元、检测单元和评估单元，其中：

所述同步处理器单元包括一组至少两个处理器，所述的看门狗单元包括与处理器数量相同的一组看门狗，单个处理器的特定信号输出端对应通信连接着一个看门狗且同时通信连接检测单元，看门狗输出端通信连接评估单元；

所述检测单元信号输入端分别通信连接处理器单元中的单个处理器，接收特定信号，输出端通信连接评估单元，将调理后的电平送给评估单元；

所述评估单元输入端分别连接检测单元和看门狗单元中的单个看门狗，输出端分别控制连接同步处理器单元中的处理器。

本发明中，所述检测单元包括信号调理电路，信号调理电路包括一个及以上的异或器，每个异或器的输入端接收同步处理器单元中两路处理器信号，输出信号之间的高电平差值或低电平差值。

所述的评估单元包括顺序连接的时钟发生器、计算单元、处理单元，所述计算单元包括时间检测单元、比较单元；所述的检测单元输出信号输入连接所述的计算单元；所述的看门狗输出信号输入到处理单元，所述的处理单元输出操作信号控制连接所述同步处理器单元的处理器，所述操作信号为重启或已同步或时间提前或时间延后的操作信号指令。

所述的看门狗单元的看门狗为常规看门狗或窗口式看门狗。

在评估单元上连接有与外部设备连接的输出端口。该输出端口输出各处理器工作参数和同步信息，至少包括处理器编码、复位次数、时间状态信息。

一种处理器同步运行状态监测电路的监测方法，包括以下特征步骤：

步骤一：所述处理器电路在正常运行后，每个处理器在相同的时刻发出特定信号；

步骤二：所述的每个特定测信号发送至看门狗单元和检测单元；

步骤三：所述看门狗依据所接收到特定信号判定是否为有效信号，并将结果发送至评估单元；

步骤四：所述检测单元接收到各处理器的特定信号后，对特定信号进行调理，调理出每两个信号之间的差值，并将结果传送至评估单元；

步骤五：所述评估单元接收看门狗及检测单元的结果，先判断看门狗电路结果是否正常，如果检测到输出电路结果异常，则发送相应处理器的复位操作指令，对应通道不参与时间同步判断，并记录相应的标识及状态位；如果看门狗电路结果正常，则：

步骤六：所述评估单元对检测单元的结果测量，测量出检测单元输出的高、低电平的信号时间持续长度，并将该结果与预设的值相比较，若结果在允许误差范围内，则表示同步正常，记录相应标识及状态位；若结果超出了允许误差值，评估单元发出处理器同步操作指令；

步骤七：将整个同步判断的状态及标志位通过输出端口输出。

所述的同步处理器不低于两个，所述每个处理器可以执行相同的程序，也可以执行不相同的程序，要求所监测的处理器程序在相同的时刻发出相同的信号供检测单元和看门狗单元使用；

所述评估单元能够检测到每个看门狗的输出信号及检测单元的信号，依据结果，可使其中的部分处理器重启动操作，或者所有的处理器进行时间同步操作动作，或者部分处理器作时间超前或延后处理等。

所述传输端口传输的信息包括但不限于每个处理器编码、复位次数、时间状态，相互之间与标准值之间差值等信息。所述信息可以传送给上位机软件或者是第三方处理器，部分应用场合中可以传送给被测的处理器作进一步的分析处理。

进一步地，方法中所述的评估单元和检测单元的控制信号可以单独使用，也可以用多个冗余方式增加其可靠性。

与现有的技术相比，本发明通过看门狗及专用检测单元检测处理器中的特定信号，并由评估单元协调控制整体策略，能够迅速地实现各个处理器之间的时间同步，并灵活地依据不同的应用场合设置同步精度，在处理器故障或没有按照预定逻辑运行时能够保证系统的安全复位。本发明更加可靠及稳定，时间响应更快。

附图说明

图1本发明处理器同步运行状态监测电路的逻辑结构示意图；

图2本发明实施例之一，同步处理器单元为两处理器，其检测单元的异或器电路示意图；

图3本发明图2实施例的检测单元的异或器处理同步信号输出结果；

图4本发明图2实施例的检测单元的异或器处理不同步信号输出结果；

图5本发明实施例之二，处理器单元为大于两个处理器，其检测单元的异或器电路示意图；

图6本发明“一个评估单元”电路逻辑结构示意图；

图7本发明图1实施例的一种可实现的流程图。

具体实施方式

为了更清楚地说明本发明实施例，参照附图，解释实例。附图用于阐述基本原理，从而仅仅阐述对于理解基本原理所需的方面。附图未按比例绘出。

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

图1提供了一种多处理器同步状态监测电路，包括：输出端口1、评估单元2、检测单元3、同步处理器单元4、看门狗单元5，其中：同步处理器单元4输出端同时连接检测单元3和看门狗单元5；检测单元3输出端连接评估单元2；看门狗单元5将喂狗信号输出给评估单元2；评估单元2输出操作信号控制连接同步处理器单元4；操作信号为重启或已同步或时间提前或时间延后的操作信号指令。从而实现对同步处理器单元4中的各处理器的同步监测。另外，与评估单元2连接的输出端口1，为外部设备的连接提供端口。

同步处理器单元4包括同步工作的多个处理器，即图1所示的“处理器1、处理器2、……、处理器N”，各处理器类型相同或不同，包括相同，数据信号处理器(DSP)、微控制器或任何其他类型的基于处理器的系统。作为同步处理器单元，是约束两个以上处理器之间运行的程序为相同并且任务执行的时间相同，这一实施方式在工业控制(工业安全仪表应用)或汽车系统中有广泛应用。

看门狗单元5包括与同步处理器单元4中同步工作的多个处理器的数目相同的看门狗，即图1所示的“看门狗1、看门狗2、……、看门狗N”，这里的看门狗为传统意义上的看门狗，看门狗类型相同或不同，主要实现对每个处理器运行状态的监测，喂狗信号由处理器在固定时间点上会给外部看门狗模块发送，当一段时间内无喂狗信号出现时，看门狗模块发出警告信号。此外，为实现看门狗功能，也可以用定时器及脉冲捕获电路。作为看门狗单元5一个实施方式，看门狗选用不同的类型，设置定时时间相同，对于安全应用领域可以降低共因失效的概率，提供电路安全性。

检测单元3包括信号调理电路，该信号调理电路选用异或器电路，单个异或器电路如图2所示，图2作为具体实施例，提供了同步处理器单元4为两处理器，其检测单元3的异或器电路连接示意图；图5作为本发明另一个实施例，是同步处理器单元4为大于两个处理器，其检测单元的异或器电路示意图。检测单元3用于检测处理器输出的多个信号，从而能够检测各处理器中每个周期执行指令任务的时间差，即每个异或器的输入端接收所述同步处理器单元中两路处理器信号，输出信号之间的高电平或低电平差值。如图3所示，是单个异或器处理同步信号输出结果，为一条低电平信号；如图4所示，是单个异或器处理不同步信号输出结果，将出现高电平脉冲，依照每个周期不同步之处出现两个高脉冲，判定相应高脉冲的单个持续时间即为输入的信号之间的时间差。上述检测信息，在同步要求严格的安全应用领域，对于处理器的检测具有极大的相关性。

评估单元2中“一个评估单元电路”如图6所示，它包括顺序连接的时钟发生器201、计算单元204、处理单元205、输入状态2信号线206、输入状态1信号线207，其中：计算单元204包括时间检测单元202和比较单元203，主要功能计算输入状态1信号线207单元的脉冲信号的高电平持续时间，并与阈值相比较，比较后结果输出给处理单元205。通常，计算单元204为各个模块单独设计的电路或为一个涵盖计数和比较功能的单个芯片，其中的时间检测单元202的能力决定了检测同步时间的长短，例如，一个可实施的方式为：时间检测单元202模块采用FPGA作为控制器，时钟发生器使用25MHz的晶振，依据内部倍频电路，最高可实现对于外部脉冲的纳秒级的时间测量。计算单元204中的比较单元203将测量的延迟时间与一固定值相比较，该固定值为当前系统能接受的处理器同步时间的最高容忍值。特别地，在一些实施方式中，该阈值可以通过通讯方式由其它的处理单元发送至比较单元。进一步地，比较单元203也可以与时间检测单元合并在一个功能芯片。

评估单元2具体实施中：

时钟发生器201给时间检测单元202提供时钟信号；

检测单元3输出信号由图示中输入状态1信号线207连接时间检测单元202。检测单元3输出信号即为各个异或器输出的结果，信号包括两种方式：一直为低电平和多个高电平脉冲信号。

看门狗单元5输出信号由图示中输入状态2信号线206连接处理单元205。看门狗单元5输出信号即为每个看门狗的输出信号，为正常工作信号(例如：可设定为一直高电平)，或者为与正常信号相异的异常信号(例如：可设定为输出低电平)。

处理单元205接收计算单元204的输出信号及输入状态2信号线206的信号，依据获得两者信号判定输出的控制信号类型。输出的控制类型有三种：正常工作、开始处理器同步指令、处理器复位指令。

图7描述的为一种处理器同步运行状态监测方法可实施例工作流程，进一步的阐述如下：

步骤701：每个处理器在正常运行后，在相同的时间上发出特定信号；

步骤702：特定信号发送至检测单元，检测单元通过调理电路生成电平；

步骤703：调理后的逻辑信号发送至评估单元；

步骤704：评估单元检测接收到的信号电平的高、低时间持续长度；

步骤705：依据检测到的结果，与设定的预设值相比较；

步骤706：如果检测的结果值小于预设值，则判定所检处理器是保持同步运行，记录相应的标志及状态位；

步骤707：如果检测的结果大于或等于预设值，评估单元发出相应处理器的同步指令；

步骤708：依据结果判定本回合特定处理器之间为不同步，并记录相应的标志及状态位；

步骤709：处理器的特定信号同时传送至看门狗电路；

步骤710：看门狗电路检测所接收到的信号是否为有效信号，如果为有效信号，则结果输出给评估单元、继续时间的检测；

步骤711：如果看门狗电路检测到的信号为无效信号，结果也输出至评估单元，评估单元依据结果，将发送复位信号至对应处理器；

步骤712：判断同步状态时，不考虑对应的处理器；

步骤713：依据结果标识相应的处理器异常，记录各标识及状态位；

步骤714：将记录的本回合的各个处理器之间的同步标识及状态位输出至外部设备。

本发明对各个处理器的输出信号进行逻辑运算后，对运算结果进行分析处理，得到两个处理器之间的同步状态，并输出相应的控制信号，在不占用处理器资源的情况下，实施对多个处理器同步状态进行监测。

Claims (8)

1.一种处理器同步运行状态监测电路，其特征在于：该电路包括同步处理器单元、看门狗单元、检测单元和评估单元，其中：

所述同步处理器单元包括一组至少两个处理器，所述的看门狗单元包括与处理器数量相同的一组看门狗，单个处理器的特定信号输出端对应通信连接着一个看门狗且同时通信连接检测单元，看门狗输出端通信连接评估单元；

所述检测单元信号输入端分别通信连接处理器单元中的单个处理器，接收特定信号，输出端通信连接评估单元，将调理后的电平送给评估单元；

所述评估单元输入端分别连接检测单元和看门狗单元中的单个看门狗，输出端分别控制连接同步处理器单元中的处理器。

2.根据权利要求1所述的处理器同步运行状态监测电路，其特征在于：所述检测单元包括信号调理电路，信号调理电路包括一个及以上的异或器，每个异或器的输入端接收同步处理器单元中两路处理器信号，输出信号之间的高电平差值或低电平差值。

3.根据权利要求1所述的处理器同步运行状态监测电路，其特征在于：所述的评估单元包括顺序连接的时钟发生器、计算单元、处理单元，所述计算单元包括时间检测单元、比较单元；检测单元输出信号输入连接计算单元；看门狗输出信号输入到处理单元，处理单元输出操作信号控制同步处理器单元的处理器，所述操作信号为重启或已同步或时间提前或时间延后的操作信号指令。

4.根据权利要求1所述的处理器同步运行状态监测电路，其特征在于：所述看门狗为常规看门狗或窗口式看门狗。

5.根据权利要求1至4任一项所述的处理器同步运行状态监测电路，其特征在于：在评估单元上连接有与外部设备连接的输出端口。

6.一种权利要求1所述的处理器同步运行状态监测电路的监测方法，其特征在于该方法具体步骤如下：

步骤一：同步处理器单元的电路在正常运行后，每个处理器在相同的时刻发出特定信号；

步骤二：每个特定信号发送至看门狗单元中的看门狗和检测单元；

步骤三：看门狗依据所接收到的特定信号判定是否为有效信号，并将结果发送至评估单元；

步骤四：检测单元接收到各处理器的特定信号后，对特定信号进行调理，调理出每两个信号之间的差值，并将结果传送至评估单元；

步骤五：评估单元接收看门狗及检测单元的结果，先判断看门狗电路结果是否正常，如果检测到输出电路结果异常，则发送相应处理器重启进行复位操作指令，对应通道不参与时间同步判断，并记录相应的标识位及状态，进入步骤七；如果看门狗电路结果正常，则：

步骤六：评估单元对检测单元的结果测量，测量出检测单元输出的高、低电平的信号时间持续长度，并将该结果与预设的值相比较，若结果在允许误差范围内，则表示同步正常，若结果超出了允许误差值，评估单元发出处理器时间超前或时间延后进行同步操作指令，同时，记录相应标识位及状态；

步骤七：将整个同步判断的标识位及状态信息通过输出端口输出。

7.根据权利要求6所述的处理器同步运行状态监测电路的监测方法，其特征在于：所述的处理器不低于两个，每个处理器执行相同的程序，监测的处理器程序在相同的时刻发出相同的信号供检测单元和看门狗单元使用。

8.根据权利要求6所述的处理器同步运行状态监测电路的监测方法，其特征在于：所述整个同步判断的标识位及状态信息包括每个处理器编码、复位次数、时间状态、相互之间与标准值之间差值；所述信息传送给上位机软件或者是第三方处理器，部分应用场合中传送给被测的处理器作进一步的分析处理。