CN104394078A - 一种查询芯片fdb表项的方法及系统 - Google Patents

Abstract

本发明揭示了一种查询芯片FDB表项的方法及系统，所述方法包括：发送查询FDB表项的请求至芯片；传输存储于所述芯片中的所述FDB表项至CPU储存器中；读取所述CPU储存器中的所述FDB表项。本发明在硬件学习模式下，可以实现不需要软表的情况下快速高效的查询FDB表项信息，同时又能保证硬件学习的速率。

Description

一种查询芯片FDB表项的方法及系统

技术领域

本发明涉及一种查询FDB表项的方法及系统，尤其涉及一种查询芯片FDB表项的方法及系统。

背景技术

交换机从它的所有端口接收Media Access Control (MAC)地址信息，形成MAC地址表并维护它。当交换机收到一帧数据时，它将根据自己的MAC地址表来决定是将这帧数据进行过滤还是转发。此时，维护的这张MAC表的就是FDB表项。

如果收到数据帧的目的MAC地址不在FDB表项中，那么该数据将被发送给除源端口外该数据包所属VLAN的其他所有端口。FDB表项中的地址表项可以通过以下两个途径被加入：(1)交换机自学习：交换机可以根据收到的数据包的源MAC地址、端口、VLANID，来自动更新FDB表项。(2)手工增加：可以通过命令行接口手工增加地址表项到FDB表项中。FDB表项数目由产品决定。每一个FDB表项由MAC地址和VLANID唯一标识。每个FDB表项都包含以下内容：MAC地址 、MAC地址关联的端口号(Port)、MAC地址关联的VLAN的名称(VLAN name)、FDB表项的标志(Flags)。

二层网络中，FDB表项的学习有两种模式：软件学习和硬件学习。在软件学习的模式下，学习速率较慢，且需占用CPU内存，因此，会影响CPU的工作效率，且达不到线速学习。在硬件学习的模式下，FDB表项的学习是完全由硬件来完成的，例如通过芯片来进行FDB表项的学习，可以达到线速学习，且硬件学习过程无需占用CPU内存，因此，硬件学习模式相较于软件学习模式，CPU的可用内存更多，工作效率更高。

软件学习模式下，由于FDB表项都是通过软件下发的，因此查询FDB表项信息只需要遍历存储有FDB表项的软表即可，然而，硬件学习模式下并不需要软件的参与，此时查询FDB表项就比较麻烦。

在一现有技术中，可以通过软件逐条遍历芯片中的FDB表项，获取有效的FDB表项信息，上述方案虽然也可达到查询FDB表项的目的，但显而易见很耗时，在FDB表项规格比较大的时候，逐条遍历芯片中的FDB表项单单在输入输出(IO)上的花销时间就已经很长了，大多数场景下网管已经等待超时。

在另一现有技术中，可将学习到的FDB表项信息同步一份给软件，在这种硬件学习模式下，芯片每学习到一条FDB entry都同步信息给软件，软件用软表保存，在需要查询 FDB表项信息时，直接从软表中获取，上述方法在查询的效率上可以和软件学习模式相当，但缺点也是很明显，硬件学习的速度会受到限制，达不到线速学习。

发明内容

本发明的目的之一在于提供一种查询芯片FDB表项的方法及系统。

为实现上述发明目的之一，本发明一实施方式提供了一种查询芯片FDB表项的方法，所述方法包括：

发送查询FDB表项的请求至芯片；

传输存储于所述芯片中的所述FDB表项至CPU储存器中；

读取所述CPU储存器中的所述FDB表项。

作为本发明一实施方式的进一步改进，“发送查询FDB表项的请求至芯片”具体包括：

通过硬件加速接口发送查询FDB表项的请求至芯片。

作为本发明一实施方式的进一步改进，“传输存储于所述芯片中的所述FDB表项至CPU储存器中”具体包括：

查询所述芯片中的所述FDB表项；

传输所述FDB表项至DMA控制器；

传输所述FDB表项至CPU存储器中。

作为本发明一实施方式的进一步改进，“传输存储于所述芯片中的所述FDB表项至CPU储存器中”具体包括：

查询所述芯片中的所述FDB表项；

传输所述FDB表项至DMA控制器；

传输所述FDB表项至CPU存储器中；

当查询完所有FDB表项时，传输完成标志至所述DMA控制器；

传输所述完成标志至所述CPU存储器中。

作为本发明一实施方式的进一步改进，“读取所述CPU储存器中的所述FDB表项”具体包括：

接收所述芯片发出的读取信号；

读取所述CPU储存器中的所述FDB表项。

为实现上述发明目的之一，本发明一实施方式提供了一种查询芯片FDB表项的系统，所述系统包括芯片、CPU及CPU存储器，所述芯片包括芯片存储器，用于存储FDB表项；CPU用于发送查询所述FDB表项的请求至所述芯片；其中，所述芯片还用于将所述FDB表项传输至所述CPU储存器中，所述CPU还用于读取所述CPU储存器中的所述FDB表项。

作为本发明一实施方式的进一步改进，所述芯片还包括硬件加速接口，所述CPU通过所述硬件加速接口发送查询FDB表项的请求至芯片。

作为本发明一实施方式的进一步改进，所述芯片还包括DMA控制器；所述硬件加速接口还用于查询所述FDB表项，并通过所述DMA控制器将所述FDB表项传输至所述CPU存储器中。

作为本发明一实施方式的进一步改进，当所述硬件加速接口查询完所有FDB表项时，所述硬件加速接口产生完成标志，所述硬件加速接口通过所述DMA控制器将所述完成标志传输至所述CPU存储器中。

作为本发明一实施方式的进一步改进，当DMA控制器将所述完成标志传输至所述CPU存储器中后，所述硬件加速接口发送读取信号至所述CPU；所述CPU根据所述读取信号读取所述CPU储存器中的所述FDB表项。

与现有技术相比，本发明的有益效果是：在硬件学习模式下，可以实现不需要软表的情况下快速高效的查询FDB表项信息，同时又能保证硬件学习的速率。

附图说明

图1是本发明一实施方式的查询芯片FDB表项的方法的流程图；

图2是本发明一实施方式的一示例的“传输存储于所述芯片中的所述FDB表项至CPU储存器中”的具体流程图；

图3是本发明一实施方式的另一示例的“传输存储于所述芯片中的所述FDB表项至CPU储存器中”的具体流程图；

图4是本发明一实施方式的查询芯片FDB表项的系统的模块图。

具体实施方式

以下将结合附图所示的具体实施方式对本发明进行详细描述。但这些实施方式并不限制本发明，本领域的普通技术人员根据这些实施方式所做出的结构、方法、或功能上的变换均包含在本发明的保护范围内。

如图1所示，在本发明一实施方式中，所述查询芯片FDB表项的方法包括：

发送查询FDB表项的请求至芯片；当管理者需要查询FDB表项信息时，可通知CPU发送查询FDB表项的请求至芯片，则芯片开始工作。

传输存储于所述芯片中的所述FDB表项至CPU储存器中；芯片可包含芯片存储器，芯片存储器例如可为随机存取存储器(RAM)，芯片存储器用于存储FDB表项。

读取所述CPU储存器中的所述FDB表项；当FDB表项已经被存储到CPU存储器中时，CPU即可直接通过CPU存储器读取FDB表项。

其中，芯片可为专用集成电路(ASIC)、现场可编程门阵列(FPGA)或网络处理器(NP)等，以ASIC为例，由ASIC来完成查询72K的FDB表项，时间只是在us~ms级别。芯片还可提供硬件加速接口给CPU使用，CPU可以通过芯片提供的硬件加速接口发送查询FDB表项的请求至芯片，当CPU发送完请求后，CPU即可进行其他事项的处理，如此，FDB表项的查询过程不影响CPU的工作效率。本实施方式中芯片中的FDB表项可以通过芯片传输至CPU存储器中来供CPU查询，而无需使用到软表，在保证高效查询FDB表项的同时，保证了硬件学习的速率。

在本实施方式一示例中，如图2所示，“传输存储于所述芯片中的所述FDB表项至CPU储存器中”具体包括：

查询所述芯片中的所述FDB表项；

传输所述FDB表项至DMA控制器；

传输所述FDB表项至CPU存储器中。

其中，芯片还可包含DMA控制器，当芯片接收到CPU发出的查询FDB表项的请求时，芯片中的硬件加速接口便开始查询芯片存储器中的FDB表项，硬件加速接口仅查询有效的FDB表项，硬件加速接口将查询到的FDB表项传输给DMA控制器，DMA控制器在接收到送来的FDB表项信息后，直接将FDB表项信息以块内存访问的方式高速传输至CPU存储器中。本实施方式中，存储于芯片中的FDB表项通过芯片中的DMA控制器以块内存访问的方式写入CPU存储器中，FDB表项的写入速率较高，CPU查询FDB表项只需访问CPU存储器即可，访问过程的速率也较高，因此，本实施方式可以达到高效查询FDB表项的效果，且不影响硬件学习的速率，即不影响芯片存储FDB表项的效率。

在本实施方式另一示例中，如图3所示，“传输存储于所述芯片中的所述FDB表项至CPU储存器中”具体包括：

查询所述芯片中的所述FDB表项；

传输所述FDB表项至DMA控制器；

传输所述FDB表项至CPU存储器中；

当查询完所有FDB表项时，传输完成标志至所述DMA控制器；

传输所述完成标志至所述CPU存储器中。

其中，芯片还可包含DMA控制器，当芯片接收到CPU发出的查询FDB表项的请求时，芯片中的硬件加速接口便开始查询芯片存储器中的FDB表项，硬件加速接口仅查询有效的FDB表项，硬件加速接口将查询到的FDB表项传输给DMA控制器，DMA控制器在接收到送来的FDB表项信息后，直接将FDB表项信息以块内存访问的方式高速传输至CPU存储器中。硬件加速接口连续查询芯片存储器中的FDB表项，当硬件加速接口查询完所有FDB表项时，即存储于芯片存储器中的FDB表项已经被硬件加速接口遍历完时，硬件加速接口会产生一个完成标志并将所述完成标志传输至所述DMA控制器，接着所述DMA控制器将所述完成标志也传输至所述CPU存储器中。本实施方式中，存储于芯片中的FDB表项通过芯片中的DMA控制器以块内存访问的方式写入CPU存储器中，FDB表项的写入速率较高，CPU查询FDB表项只需访问CPU存储器即可，访问过程的速率也较高，因此，本实施方式可以达到高效查询FDB表项的效果，且不影响硬件学习的速率，即不影响芯片存储FDB表项的效率。本实施方式中还实现了对芯片存储器中FDB表项的数量查询的监控，通过当硬件加速接口查询完芯片存储器中的所有的FDB表项时产生完成标志，并将完成标志通过DMA控制器传输至CPU存储器，一方面可以以完成标志为结点，结束硬件加速接口的查询过程，另一方面也可以以完成标志为一个触发点，用以触发CPU读取CPU存储器中的FDB表项。

在本实施方式中，“读取所述CPU储存器中的所述FDB表项”具体包括：

接收所述芯片发出的读取信号；

读取所述CPU储存器中的所述FDB表项。

其中，当所述DMA控制器将所述完成标志也传输至所述CPU存储器中后，即表明此时CPU所请求的查询FDB表项的过程已经结束，此时，硬件加速接口可以发送读取信号至CPU，CPU可以根据所述读取信号读取所述CPU储存器中的所述FDB表项。

在本实施方式中，当CPU发送查询FDB表项的请求至芯片时，所述芯片置“0”，即此时对芯片进行清零操作，以防止受到之前发生的查询FDB表项的过程的干扰；当传输所述完成标志至CPU存储器时，所述芯片置“1”，即此时可通知硬件加速接口停止对芯片存储器中的FDB表项的查询；当CPU再次请求查询FDB表项时，可再次将芯片置“0”。

下面就以一个具体示例来详述本发明一实施方式的查询芯片FDB表项的方法，所述方法包括：

CPU通过硬件加速接口发送查询FDB表项的请求至芯片，CPU将芯片置“0”；

硬件加速接口查询所述芯片存储器中的所述FDB表项；假设所述芯片存储器中存储有五个有效FDB表项，分别为FDB1、FDB2、FDB3、FDB4、FDB5，硬件加速接口遍历芯片存储器中的表项，找到上述有效的五个FDB表项；

硬件加速接口传输所述FDB表项至DMA控制器； 

DMA控制器将FDB表项传输至CPU存储器中，硬件加速接口的传输过程与DMA控制器的传输过程可以同步进行，从而提高效率；

硬件加速接口连续查询芯片存储器中的FDB表单，当硬件加速接口发现已经查询完所有的有效FDB表单后，即硬件加速接口已经将五个有效的FDB表项FDB1、FDB2、FDB3、FDB4、FDB5全部传输至DMA控制器时，硬件加速接口发出一个完成标志至DMA控制器，DMA控制器随即将所述完成标志也传输至CPU存储器中，即此时CPU存储器中包含五个有效的FDB表项FDB1、FDB2、FDB3、FDB4、FDB5以及完成标志；此时芯片置“1”；

芯片的硬件加速接口发送读取信号至CPU，CPU可以根据所述读取信号读取所述CPU储存器中的所述FDB表项以及完成标志，当CPU读取到完成标志时，即表明FDB表项的读取过程已经结束，当CPU需要再次请求查询FDB表项时，CPU再次发送请求至芯片，并同时将芯片置“0”。

如图4所示，在本发明一实施方式的查询芯片FDB表项的系统中，所述系统包括芯片100、CPU200及CPU存储器300，所述芯片100包括芯片存储器101，芯片存储器101例如可为随机存取存储器(RAM)，用于存储FDB表项；CPU200用于发送查询所述FDB表项的请求至所述芯片100；其中，所述芯片100还用于将所述FDB表项传输至所述CPU储存器300中，所述CPU200还用于读取所述CPU储存器300中的所述FDB表项。

其中，当管理者需要查询FDB表项信息时，可通知CPU200发送查询FDB表项的请求至芯片100，则芯片100开始工作；芯片100可为专用集成电路(ASIC)、现场可编程门阵列(FPGA)或网络处理器(NP)等，以ASIC为例，由ASIC来完成查询72K的FDB表项，时间只是在us~ms级别。芯片100还可提供硬件加速接口102给CPU使用，CPU可以通过芯片100提供的硬件加速接口102发送查询FDB表项的请求至芯片100，当CPU200发送完请求后，CPU200即可进行其他事项的处理，如此，FDB表项的查询过程不影响CPU的工作效率。本实施方式中芯片100中的FDB表项可以通过芯片100传输至CPU存储器300中来供CPU200查询，而无需使用到软表，在保证高效查询FDB表项的同时，保证了硬件学习的速率。

在本实施方式中，所述芯片还包括DMA控制器103，所述硬件加速接口102还用于查询所述FDB表项，并通过所述DMA控制器103将所述FDB表项传输至所述CPU存储器300中；另外，为了防止硬件加速接口102的过度查询，当所述硬件加速接口102查询完所有FDB表项时，所述硬件加速接口102产生完成标志，所述硬件加速接口102通过所述DMA控制器103将所述完成标志传输至所述CPU存储器300中。

其中，当芯片100接收到CPU200发出的查询FDB表项的请求时，芯片100中的硬件加速接口102便开始查询芯片存储器101中的FDB表项，硬件加速接口102仅查询有效的FDB表项，硬件加速接口102将查询到的FDB表项传输给DMA控制器103，DMA控制器103在接收到送来的FDB表项信息后，直接将FDB表项信息以块内存访问的方式高速传输至CPU存储器300中。硬件加速接口102连续查询芯片存储器101中的FDB表项，当硬件加速接口102查询完所有FDB表项时，即存储于芯片存储器101中的FDB表项已经被硬件加速接口102遍历完时，硬件加速接口102会产生一个完成标志并将所述完成标志传输至所述DMA控制器103，接着所述DMA控制器103将所述完成标志也传输至所述CPU存储器300中。本实施方式中，存储于芯片100中的FDB表项通过芯片100中的DMA控制器103以块内存访问的方式写入CPU存储器300中，FDB表项的写入速率较高，CPU200查询FDB表项只需访问CPU存储器300即可，访问过程的速率也较高，因此，本实施方式可以达到高效查询FDB表项的效果，且不影响硬件学习的速率，即不影响芯片100存储FDB表项的效率。本实施方式中还实现了对芯片存储器101中FDB表项的数量查询的监控，通过当硬件加速接口102查询完芯片存储器101中的所有的FDB表项时产生完成标志，并将完成标志通过DMA控制器103传输至CPU存储器300，一方面可以以完成标志为结点，结束硬件加速接口102的查询过程，另一方面也可以以完成标志为一个触发点，用以触发CPU200读取CPU存储器300中的FDB表项。

在本实施方式中，当DMA控制器103将所述完成标志传输至所述CPU存储器300中后，所述硬件加速接口102发送读取信号至所述CPU200；所述CPU200根据所述读取信号读取所述CPU储存器300中的所述FDB表项。

其中，当所述DMA控制器103将所述完成标志也传输至所述CPU存储器300中后，即表明此时CPU200所请求的查询FDB表项的过程已经结束，此时，硬件加速接口102可以发送读取信号至CPU200，CPU200可以根据所述读取信号读取所述CPU储存器300中的所述FDB表项。

在本实施方式中，当CPU200发送查询FDB表项的请求至芯片100时，所述芯片100置“0”，即此时对芯片100进行清零操作，以防止受到之前发生的查询FDB表项的过程的干扰；当传输所述完成标志至CPU存储器300时，所述芯片100置“1”，即此时可通知硬件加速接口102停止对芯片存储器101中的FDB表项的查询；当CPU200再次请求查询FDB表项时，可再次将芯片100置“0”。

下面就以一个具体示例来详述本发明一实施方式的查询芯片FDB表项的系统，所述系统的工作流程包括：

CPU200通过硬件加速接口102发送查询FDB表项的请求至芯片100，CPU200将芯片100置“0”；

硬件加速接口102查询所述芯片存储器101中的所述FDB表项；假设所述芯片存储器101中存储有五个有效FDB表项，分别为FDB1、FDB2、FDB3、FDB4、FDB5，硬件加速接口102遍历芯片存储器101中的表项，找到上述有效的五个FDB表项；硬件加速接口102传输所述FDB表项至DMA控制器103； 

DMA控制器103将FDB表项传输至CPU存储器300中，硬件加速接口102的传输过程与DMA控制器103的传输过程可以同步进行，从而提高效率；

硬件加速接口102连续查询芯片存储器101中的FDB表单，当硬件加速接口102发现已经查询完所有的有效FDB表单后，即硬件加速接口102已经将五个有效的FDB表项FDB1、FDB2、FDB3、FDB4、FDB5全部传输至DMA控制器103时，硬件加速接口102发出一个完成标志至DMA控制器103，DMA控制器103随即将所述完成标志也传输至CPU存储器300中，即此时CPU存储器300中包含五个有效的FDB表项FDB1、FDB2、FDB3、FDB4、FDB5以及完成标志；此时芯片置“1”；

芯片100的硬件加速接口102发送读取信号至CPU200，CPU200可以根据所述读取信号读取所述CPU储存器101中的所述FDB表项以及完成标志，当CPU200读取到完成标志时，即表明FDB表项的读取过程已经结束，当CPU200需要再次请求查询FDB表项时，CPU200再次发送请求至芯片100，并同时将芯片100置“0”。

综上所述，本发明的查询芯片FDB表项的方法及系统在硬件学习模式下，可以实现不需要软表的情况下快速高效的查询FDB表项信息，同时又能保证硬件学习的速率。

所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的系统，系统和模块的具体工作过程，可以参考前述各个方法实施方式中的对应过程，在此不再赘述。

在本发明所提供的几个实施方式中，应该理解到，所揭露的系统，系统和方法，可以通过其它的方式实现。例如，以上所描述的系统实施方式仅仅是示意性的，例如，所述模块的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个模块或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，系统或模块的间接耦合或通信连接，可以是电性，机械或其它的形式。

所述作为分离部件说明的模块可以是或者也可以不是物理上分开的，作为模块显示的部件可以是或者也可以不是物理模块，即可以位于一个地方，或者也可以分布到多个网络模块上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施方式方案的目的。

另外，在本发明各个实施方式中的各功能模块可以集成在一个处理模块中，也可以是各个模块单独物理存在，也可以2个或2个以上模块集成在一个模块中。上述集成的模块既可以采用硬件的形式实现，也可以采用硬件加软件功能模块的形式实现。

上述以软件功能模块的形式实现的集成的模块，可以存储在一个计算机可读取存储介质中。上述软件功能模块存储在一个存储介质中，包括若干指令用以使得一台计算机系统（可以是个人计算机，服务器，或者网络系统等）或处理器（processor）执行本发明各个实施方式所述方法的部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器（Read-Only Memory，ROM）、随机存取存储器（Random Access Memory，RAM）、磁碟或者光盘等各种可以存储程序代码的介质。

最后应说明的是：以上实施方式仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施方式对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施方式所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施方式技术方案的精神和范围。

Claims (10)

1.一种查询芯片FDB表项的方法，其特征在于所述方法包括：

发送查询FDB表项的请求至芯片；

传输存储于所述芯片中的所述FDB表项至CPU储存器中；

读取所述CPU储存器中的所述FDB表项。

2.根据权利要求1所述的查询芯片FDB表项的方法，其特征在于，“发送查询FDB表项的请求至芯片”具体包括：

通过硬件加速接口发送查询FDB表项的请求至芯片。

3.根据权利要求2所述的查询芯片FDB表项的方法，其特征在于，“传输存储于所述芯片中的所述FDB表项至CPU储存器中”具体包括：

查询所述芯片中的所述FDB表项；

传输所述FDB表项至DMA控制器；

传输所述FDB表项至CPU存储器中。

4.根据权利要求2所述的查询芯片FDB表项的方法，其特征在于，“传输存储于所述芯片中的所述FDB表项至CPU储存器中”具体包括：

查询所述芯片中的所述FDB表项；

传输所述FDB表项至DMA控制器；

传输所述FDB表项至CPU存储器中；

当查询完所有FDB表项时，传输完成标志至所述DMA控制器；

传输所述完成标志至所述CPU存储器中。

5.根据权利要求4所述的查询芯片FDB表项的方法，其特征在于，“读取所述CPU储存器中的所述FDB表项”具体包括：

接收所述芯片发出的读取信号；

读取所述CPU储存器中的所述FDB表项。

6.一种查询芯片FDB表项的系统，其特征在于所述系统包括：

芯片，所述芯片包括芯片存储器，用于存储FDB表项；

CPU，用于发送查询所述FDB表项的请求至所述芯片；

CPU存储器；

其中，所述芯片还用于将所述FDB表项传输至所述CPU储存器中，所述CPU还用于读取所述CPU储存器中的所述FDB表项。

7.根据权利要求6所述的查询芯片FDB表项的系统，其特征在于，

所述芯片还包括硬件加速接口，所述CPU通过所述硬件加速接口发送查询FDB表项的请求至芯片。

8.根据权利要求7所述的查询芯片FDB表项的系统，其特征在于，

所述芯片还包括DMA控制器；所述硬件加速接口还用于查询所述FDB表项，并通过所述DMA控制器将所述FDB表项传输至所述CPU存储器中。

9.根据权利要求8所述的查询芯片FDB表项的系统，其特征在于，

当所述硬件加速接口查询完所有FDB表项时，所述硬件加速接口产生完成标志，所述硬件加速接口通过所述DMA控制器将所述完成标志传输至所述CPU存储器中。

10.根据权利要求9所述的查询芯片FDB表项的系统，其特征在于，

当DMA控制器将所述完成标志传输至所述CPU存储器中后，所述硬件加速接口发送读取信号至所述CPU；所述CPU根据所述读取信号读取所述CPU储存器中的所述FDB表项。