CN104380159A - 具有波导的集成光电子器件以及其制造工艺 - Google Patents

具有波导的集成光电子器件以及其制造工艺 Download PDF

Info

Publication number
CN104380159A
CN104380159A CN201380032245.6A CN201380032245A CN104380159A CN 104380159 A CN104380159 A CN 104380159A CN 201380032245 A CN201380032245 A CN 201380032245A CN 104380159 A CN104380159 A CN 104380159A
Authority
CN
China
Prior art keywords
area
interconnection
optical
side zones
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201380032245.6A
Other languages
English (en)
Other versions
CN104380159B (zh
Inventor
A·帕加尼
A·莫塔
S·洛伊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMICROELECTRONICS INTERNATIONAL NV
Original Assignee
STMicroelectronics SRL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SRL filed Critical STMicroelectronics SRL
Publication of CN104380159A publication Critical patent/CN104380159A/zh
Application granted granted Critical
Publication of CN104380159B publication Critical patent/CN104380159B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0232—Optical elements or arrangements associated with the device
    • H01L31/02327—Optical elements or arrangements associated with the device the optical elements being integrated or being directly associated to the device, e.g. back reflectors
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/12002—Three-dimensional structures
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/12004—Combinations of two or more optical elements
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/43—Arrangements comprising a plurality of opto-electronic elements and associated optical interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by at least one potential-jump barrier or surface barrier, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier
    • H01L31/103—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier the potential barrier being of the PN homojunction type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/12—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto
    • H01L31/125—Composite devices with photosensitive elements and electroluminescent elements within one single body

Abstract

一种集成电子器件由第一表面(S1)和第二表面(S2)界定，并且包括：由半导体材料制成的本体(2)，在本体内部形成在探测器(30)和发射器(130)之间选择的至少一个光电子部件；以及光学路径(OP)，该光学路径至少部分地为引导类型的并且在第一表面和第二表面之间延伸，光学路径穿过本体。光电子部件通过光学路径光学耦合到自由空间的第一部分和自由空间的第二部分，该自由空间的第一部分和第二部分被分别布置在第一表面上方和第二表面下方。

Description

具有波导的集成光电子器件以及其制造工艺
技术领域
本发明关于具有波导的集成光电子器件以及其制造工艺。
背景技术
众所周知，如今有许多设计为借助于电磁辐射与其它器件通信的可用器件，这种器件在本文中总体上称为“光电子器件”。
例如，第US7352066号专利描述了包括光电子发射器、无电子电路的层(被称为“中介层”)以及水平波导的结构。具体而言，中介层被布置在光电子发射器和水平波导之间；此外在中介层内形成穿通孔洞(through hole)，还称为过孔，其起竖直波导的作用。在使用中，由光电子发射器发射的电磁辐射首先耦合到竖直波导并且随后耦合到水平波导。来自水平波导的输出处的电磁辐射接着可以例如由设置有光电探测器的其它器件接收，从而获得了光学电路，通过该光学电路可以光学地传输数据。由此，在US7352066中所描述的结构使光电子发射器能够耦合到在与光电子发射器的发射方向垂直的方向上定向的波导。然而，该结构不能获得三维(3D)系统，在该三维系统中，两个或者更多集成电子器件被布置在彼此的顶部上并且光学通信。
而第US6090636号专利描述了包括半导体材料的第一基板的器件，在该基板内形成两个功能电子电路；此外在第一基板内形成光学过孔，该光学过孔完全穿过第一基板。形成在第二基板中的光学发送器键合在第一基板的顶部上，该第二基板由与形成第一基板的半导体材料不同的半导体材料制成。形成在第三基板中的光学接收器键合在第一基板下方，该第三基板由与形成第一基板的半导体材料不同的半导体材料制成。因此，光学发送器和光学接收器都未与两个功能电子电路集成。
由此，在US6090636中描述的器件形成了由不多于两个光电子器件和不多于三个基板形成的三维系统；因此，在US6090636中描述的器件不能形成基于光学通信并且包括更多器件的三维系统。
发明内容
本发明的目的在于提供将至少部分克服现有技术缺点的光电子器件。
根据本发明，获得了如分别在权利要求1和权利要求24中定义的光电子器件和制造工艺。
附图说明
为了更好地理解本发明，现在仅通过非限制性示例的方式、参照附图描述本发明的优选实施例，其中：
——图1、图2、图4、图6至图10、图13至图16、图18以及图21至图24是本光电子器件的实施例的截面图的示意性图示；
——图3示出沿着图2中所示的截面线III-III所取的图2所示的实施例的截面图；
——图5是图4中图示的实施例的部分的截面图的示意性图示；
——图11是本光电子器件的另一实施例的部分的顶视图的示意性图示；
——图12是本光电子器件的一个实施例的部分的截面图的示意性图示；
——图17示出本光电子器件的另一实施例的部分的透视图；
——图19a至图19c是本光电子器件的实施例的部分的截面图的示意性图示；
——图20示出沿图19a中所示的截面线XX-XX所取的图19a图示的部分的顶视图；
——图25在原理层面上示出包括两个光电子器件的光电子系统的框图；
——图26a至图26h示出同一实施例在连续制造工艺步骤期间的截面图；
——图27a至图27l示出同一实施例在连续制造工艺步骤期间的截面图；并且
——图28a至图28h示出同一实施例在连续制造工艺步骤期间的截面图。
具体实施方式
图1示出了第一光电子器件1，该第一光电子器件在顶部和底部分别由顶表面S1和底表面S2界定。
第一光电子器件1包括形成底表面S2的半导体材料本体2，以及布置在半导体本体2的顶部上并且形成顶表面S1的顶部区域4。在本身已知的程度上，半导体本体2包括半导体材料的基板40(图2)，并且可能包括一个或者多个外延层(未图示)；此外，顶部区域4包括可能被布置在多个层面(level)上并且通过过孔连接的一个或者多个金属化(metallization)(未图示)，以及一个或者多个电介质层(未图示)。
更具体地，半导体本体2在顶部处由中间表面S3界定；而且，半导体本体2在底部处由底表面S2界定。
第一光电子器件1具有穿通光学过孔8，即穿通类型的孔洞，在该孔洞内可以出现电磁辐射的引导传播。穿通光学过孔8在顶表面S1和底表面S2之间延伸，并且因此穿过顶部区域4和半导体本体2两者。穿通光学过孔8完全被由对操作波长λ透明的材料制成的芯10填充。仅通过示例的方式，穿通光学过孔8可以具有圆形形状(在顶视图中)。
穿通光学过孔8穿过顶部区域4的部分涂覆有第一涂覆层12，该第一涂覆层因此涂覆芯10的对应顶部部分11a，该第一涂覆层与该顶部部分直接接触。而且第一涂覆层12与顶部区域4直接接触。如图1所示，第一涂覆层12可以在顶表面S1和中间表面S3之间延伸。
穿通光学过孔8穿过半导体本体2的部分被部分地涂覆有第二涂覆层14，该涂覆层因此涂覆芯10的对应底部部分11b，该第二涂覆层与该底部部分直接接触。而且第二涂覆层14与半导体本体2直接接触，但是与第一涂覆层12物理分离，使得芯10包括即未被第一涂覆层12涂覆又未被第二涂覆层14涂覆的部分，该部分被布置在顶部部分11a和底部部分11b之间，并且在下文中该部分将称为“非涂覆部分”11c(图2)。
由例如同一材料形成第一涂覆层12和第二涂覆层14，该材料具有如下折射率：使得第一涂覆层12和第二涂覆层14与芯10的顶部部分11a和底部部分11b一起分别形成第一竖直波导22和第二竖直波导24，在波导内电磁辐射的引导传播可以在操作波长λ处出现。换句话说，假设将在操作波长λ处的辐射耦合到第一竖直波导22并且耦合到第二竖直波导24，在下文中将被称为“光学信号”的该辐射在第一竖直波导22和第二竖直波导24内以所谓的引导方式传播，从而经历全反射现象。为此目的，如果将形成芯10的材料的折射率指定为n1并且将形成第一涂覆层12和第二涂覆层14的材料的折射率指定为n2，则有n1>n2。
仅通过示例的方式，半导体本体2可以由单晶硅制成，对于红外波长(即，近似在1.1微米和1.6微米之间包括的)，单晶硅具有近似等于3.5的折射率并且呈现出大约近似0.1dB/cm的泄漏。在任何情形下，可以采用不同的半导体材料。具体而言，根据操作波长λ做出对形成芯10的材料的选择。
再次仅通过示例的方式，对于红外波长，芯10不仅可以由单晶硅形成，还可以由多晶硅或者非晶硅形成，或者还可以由诸如所谓的SU-8之类的聚合物形成。再次通过示例的方式，在可见光波长和红外波长的情形下，芯10可以由氧化铝Al2O3或者氮氧化硅SiON，或者还可以由诸如所谓的SU-8之类的聚合物制成。
仅通过示例的方式，对于红外波长，第一涂覆层12和第二涂覆层14可以由二氧化硅SiO2、或者氧化铝Al2O3、或者氮氧化硅SiON制成。再次通过示例的方式，对于可见光波长和红外波长，第一涂覆层12和第二涂覆层14可以由二氧化硅SiO2制成。
在半导体本体2内形成光电子部件。具体而言，在图1所示的实施例中，形成布置为以便于接收光学信号的第一光电二极管30。虽然未在图1中示出，第一光电二极管30被连接到本身已知类型的电子电路，该电子电路形成在半导体本体2内并且设计为处理由第一光电二极管30生成的电信号。
更详细地，根据图2所示的实施例，第一光电二极管30由第一阱32形成，该第一阱由半导体本体2的对应部分形成、例如P掺杂并且具有例如环带形状(在顶视图中)。此外，第一光电二极管30由第二阱34形成，该第二阱由半导体本体2的对应部分形成、例如N掺杂并且基本上具有环带形状(在顶视图中)。
更具体地，假设芯10具有半径为r1的圆柱形状并且假设第一涂覆层12和第二涂覆层14具有半径为r2＝r1并且r3>r2的同一环带形状(在顶视图中)，由第一阱32定义的环带具有半径r4和r5，其中r5>r4，同时由第二阱34定义的环带具有半径r6和r7，其中r7>r6。此外，仅通过实例的方式，在图2所示的实施例中，恰巧r4≈r3并且r4<r6<r7<r5；指示性地，r1可以例如包括在10微米和50微米之间，第一光电子器件1的总厚度例如包括在50微米和200微米之间。此外，再次仅通过示例的方式，基板40具有P型掺杂，其中掺杂水平大于第一阱32的掺杂水平。再次仅通过示例的方式，同样在图2中示出的是第一导电连接42和第二导电连接44，这些导电连接被布置在顶部区域4中并且在本身已知的程度上执行使结G的反向偏压能够进行的功能，该结G由第一阱32和第二阱34定义。
根据图2中示出的实施例，第一阱32从中间表面S3开始延伸进入半导体本体2；第二阱34也从中间表面S3开始延伸进入半导体本体2，并且在底部和侧向地被第一阱32包围。第一阱32和第二阱34将芯10包围，并且与芯物理分离。
更详细地，假设笛卡尔参考系xyz，使得穿通光学过孔8平行于z轴延伸，并且顶表面S1和底表面S2在平行于x轴和y轴的平面中延伸，第一阱32具有沿z轴测量的厚度h。此外，第二涂覆层14与中间表面S3相距一段等于厚度h的距离；等效地，非涂覆部分11c具有等于h的厚度。因此，将芯10的侧表面指定为Sc，第一阱32不直接接触侧表面Sc。实际上，半导体本体2在第一阱32和侧表面Sc之间形成解耦合部分46，该解耦合部分具有等于h的厚度并且被精确布置在第一阱32和侧表面Sc之间；解耦合部分46侧向包围非涂覆部分11c。从而可以制造此实施例而无需刻蚀操作，该刻蚀操作被设计为形成涉及第一光电二极管30的穿通光学过孔8(在下文中描述)；因此，防止了第一光电二极管30的任何可能污染。
如图4所示，在任何情形下，可以缺失解耦合部分46，并且因此第一阱32可以被布置为与侧表面Sc接触，以便减少在第一光电二极管30和芯10之间可能的耦合损耗。更具体地，根据此实施例，第二阱34也与芯的侧表面Sc直接接触。虽然未在图4中示出，在任何情形下在第一光电二极管30和芯10之间可以存在对操作波长λ透明的保护层。
更详细地如图5所示，再次参照图4所示的实施例，并且假设有在芯10中从顶表面S1开始并且向着底表面S2方向传播的光学信号，恰巧光学信号被第一光电二极管30吸收的分数与光学信号抵达底表面S2的分数之间的比率与比率h/T的一级近似成比例，其中T是光学信号传播的周期。具体而言，T＝2π·n1·sinθ/λ，其中θ(图1)是光学信号作用到顶表面S1上的角度，该入射角大于由形成芯10以及第一涂覆层12和第二涂覆层14的材料定义的临界角。具体而言，图5中还图示的是耗尽区域50，该耗尽区域建立在第一阱32和第二阱34之间的界面处，部分延伸穿过这些阱；耗尽区域50整体具有等于w的厚度，且w<h。为了优化穿通光学过孔8和第一光电二极管30之间的耦合，可以设计第一阱32和第二阱34使得耗尽区域50将具有基本上等于芯10的折射率n1的折射率，以便防止在耗尽区域50和芯10之间的界面处的反射效应。此外，在耗尽区域50和芯10之间的界面处可以具有抗反射材料层(未示出)。
根据不同的实施例(如图6所示)，第一光电二极管30阻塞了穿通光学过孔8，使得芯10的顶部部分11a和底部部分11b彼此分离。在实践中，上述第一竖直波导22和第二竖直波导24分别形成彼此分离的第一盲光学过孔和第二盲光学过孔。
在使用中，假设光学信号再次从顶表面S1开始并且向着底表面S2的方向传播，光学信号的部分被第一光电二极管30吸收，该光电二极管生成对应的电信号，同时部分穿过第一光电二极管30而不与后者相互作用。在该连接中，光学信号被第一光电二极管30吸收的分数与1-e-αw成比例，其中α是吸收系数，该吸收系数取决于操作波长λ以及形成第一光电二极管30的半导体材料。
如图7所示，第一光电二极管30还可以是中空的，即，光电二极管30可以形成穿通空腔60，穿通空腔60具有例如圆柱形状(具有半径rc<r1)并且被布置为例如与芯10的顶部部分11a和底部部分11b对准。
穿通空腔60可以填充有与芯10的材料相同的材料。光学信号穿过穿通空腔60的部分基本上经历零衰减。虽然未示出，根据此实施例，芯10的底部部分11b可以由与半导体本体2的基板40的半导体材料相同的半导体材料制成，其中制造工艺因此简化，如下文所述。
如图8所示，同样地，第一中间区域62可以存在于第一竖直波导22和第一光电二极管30之间，第一中间区域62在中间表面S3上延伸。
此外，在第一光电二极管30和第二竖直波导24之间可以形成第二中间区域64，该中间区域执行防止在制造步骤期间对第一光电二极管30的晶体结构的可能伤害的功能。
芯10的顶部部分11a和底部部分11b、第一中间区域62和第二中间区域64、以及第一光电二极管30形成光学路径OP，该光学路径部分地为引导类型并且在第一光电子器件1的顶表面S1和底表面S2之间延伸，从而穿过半导体本体2。光学路径OP将第一光电二极管30光学耦合到自由空间的第一部分和自由空间的第二部分，该自由空间的第一部分和自由空间的第二部分被分别布置在顶表面S1的顶部上和底表面S2下方，即，其使第一光电二极管30能够接收来自自由空间的这些第一部分和第二部分的可能光信号。为了此目的，光学路径OP将第一光电二极管30耦合到自由空间的第一部分和自由空间的第二部分两者，从而分别(在操作波长λ处)引入第一衰减和第二衰减，在芯10由硅制成的情形下并且对于红外波长，该第一衰减和第二衰减为可忽略的一级近似，即，小于0.1dB。此外，在图8所示的实施例中，光学路径OP被定向为沿着z轴；即，相应引导部分(在相关的情形下，第一竖直波导22和第二竖直波导24)具有平行于z轴的轴。
如图9所示，同样可能的是如下实施例，即其中第一光电二极管30包括具有相反掺杂类型并且被布置为沿着彼此的边、直接接触的第一区31a和第二区31b。具体而言，第一区31a和第二区31b两者从中间表面S3开始延伸。更具体地，第一区31a和第二区31b被布置为关于平行于z轴并且由芯10的顶部部分11a和底部部分11b的纵向轴(与彼此对准)定义的H轴彼此镜像。此外，第一抗反射层66被布置在芯10的顶部部分11a和第一光电二极管30之间；具体而言，第一抗反射层66覆盖第一区31a和第二区31b两者。而且，第二抗反射层68被布置在第一光电二极管30和芯10的第二部分11b之间，第一区31a和第二区31b两者覆盖第二抗反射层68。第一抗反射层66和第二抗反射层68分别被第一涂覆层12和第二涂覆层14包围。在此连接中，第一涂覆层12具有(沿着x轴测量的)大于第二涂覆层14的对应尺寸的尺寸并且收容了设计为使第一区31a和第二区31b的偏压能够进行的金属化70。此外，第二涂覆层14延伸以便于还包围第一光电二极管30的第一区31a和第二区31b，以便将它们电绝缘。在本身已知的程度上，第一抗反射层66和第二抗反射层68具有是λ/4的倍数的厚度，以便补偿(例如，由于第一区31a和第二区31b的掺杂)第一光电二极管30相对于芯10的可能折射率变化。为了减少折射率的这些变化，例如，如前所述，芯10的底部部分11b可以由诸如例如单晶硅之类的半导体材料制成；在这种情形下，第二抗反射层68可以由例如被称为“绝缘体上硅”(SOI)的结构的埋氧层制成。而且，芯10的顶部部分11a可以由诸如例如非晶硅之类的半导体材料制成。
如图10所示，根据其它实施例，第一光电子器件1包括具有例如含有正方形或者长方形基底的平行六面体形状的第一横向通道72和第二横向通道74，这些平行六面体具有同样的基底、与彼此对准并且被布置为例如平行于x轴。第一横向通道72和第二横向通道74由如下材料制成：使得它们与顶部区域4和半导体本体2一起分别形成第一横向波导83和第二横向波导85，其中第一横向通道和第二横向通道与顶部区域和半导体本体直接接触。
例如，第一横向通道72和第二横向通道74可以由与芯10的材料相同的材料制成，以便优化在芯10自身与第一横向波导83和第二横向波导85之间的光学耦合。
详细地，第一横向通道72和第二横向通道74在与它们直接接触的半导体本体2的顶部上并且在与它们直接接触的顶部区域4下方延伸，即使在任何情形下，如下实施例是可能的，即其中第一横向通道72和第二横向通道74完全在半导体本体2内延伸。此外，第一横向通道72和第二横向通道74与芯10直接接触，并且与芯的侧表面Sc相切。因此，第一横向通道72和第二横向通道74两者都被第一涂覆层12部分覆盖，并且还部分覆盖第二涂覆层14。以此方式，部分光学信号在先沿着第一竖直波导22或者第二竖直波导24传播之后可以耦合到第一横向波导83和第二横向波导85两者。在此实施例中，可以因此布置第一光电二极管30(未在图10中示出)以便于接收来自芯10和/或第一横向通道72和第二横向通道74的光学信号。
更详细地，可以证明的是，由d指定第一横向通道72和第二横向通道74沿着轴z的厚度，光学信号改变其自身传播方向、耦合到第一横向通道72和第二横向通道74的分数随着厚度d的增加而增加，并且在d≈T/2的情形下近似等于50％。此外，在此实施例中，通常可以是所谓的多模类型和所谓的单模类型的任一者的第一竖直波导22和第二竖直波导24优选为多模类型，使得传播周期T可以与物理上可实现的厚度d相比拟，后者约为几个微米。
如图11所示，而且，其中存在多于两个横向通道(整体由80指定)的实施例是可能的，仅通过示例的方式，这些横向通道关于H轴径向布置、间隔开相等的角距离。
如图12所示，根据可能的实施例，通过使用SOI结构形成第一横向通道72和第二横向通道74以及芯10的底部部分11b，使SOI结构中的埋氧层(由84指定)成形以便移除其在底部部分11b的顶部上的存在。在此情形下，第一横向通道72和第二横向通道74形成整体通道82；此外，埋氧层84覆盖与其直接接触的第二涂覆层14。根据此实施例，整体通道82和芯10的底部部分11b由诸如例如单晶硅之类的同一材料制成；以未示出的方式，借助于填充有电介质材料的挖掘区或者沟槽，侧向界定整体通道82。
根据其它实施例(如图13所示)，至少部分地使第一横向通道72和第二横向通道74逐渐变窄(离开H轴)，以便优化在沿芯10传播的光学信号与第一横向通道72和第二横向通道74之间的电磁耦合。第一光电二极管30从而可以布置在第一横向通道72和第二横向通道74的端处。此外，代替顶部区域4，可以存在涂覆区域75，该涂覆区域形成第一光电子器件1的顶表面S1并且形成芯10的顶部部分11a以及第一横向通道72和第二横向通道74的一种涂覆。
详细地，缺失第一涂覆层12。因此芯层10的顶部部分11a与涂覆区域75直接接触，该涂覆区域除了包围芯10的顶部部分11a外，还覆盖与其直接接触的第一横向通道72和第二横向通道74两者。仅通过示例的方式，根据所采用的用于形成芯10的底部部分11b的制造工艺，芯10的底部部分11b可以稍微向下逐渐变窄。
更详细地，涂覆区域75由具有如下折射率的材料制成：该折射率小于形成第一横向通道72和第二横向通道74的材料的折射率。例如，涂覆区域75可以具有等于n2的折射率，第一横向通道72和第二横向通道74具有等于n1的折射率。例如，涂覆区域75可以由之前关于第一涂覆层12所述的材料中的一种制成。
第二涂覆层14至少部分在中间表面S3的顶部上延伸，并且在底部界定与其直接接触的第二横向通道74。而且，第二涂覆层14在第一横向通道72下方延伸，然而，第一横向通道72在底部由布置在第二涂覆层14和第一横向通道72之间并且与它们直接接触的第三涂覆层88界定。第三涂覆层88由具有如下折射率的材料制成：该折射率小于形成第一横向通道72和第二横向通道74以及芯10的材料的折射率；具体而言，第三涂覆层88可以由从之前关于第一涂覆层12所述的材料当中选择的材料制成。仅通过示例的方式，涂覆区域75以及第一涂覆层14和第三涂覆层88可以由同一材料制成。在变体中，可以缺失第三涂覆层88。
再次更详细地，第一光电子器件1包括第一光学分束器90，即，设计用于接收光束并且向不同方向透射光束的第一部分并且反射光束的第二部分的器件；第一光学分束器90由层状类型的第一元件92形成。第一元件92被布置为关于H轴倾斜，第一元件92的几何中心沿着H轴。详细地，第一元件92关于H轴倾斜包括在10°和80°之间的角度，并且具体而言在30°和60°之间；例如，该角度等于45°。
第一元件92被布置为与涂覆区域75和第三涂覆层88两者接触。具体而言，第一元件92被布置在芯10内，以便完全堵塞芯10本身；即，第一元件92具有如下尺寸和布置：使得芯10的顶部部分11a和底部部分11b与彼此分离以及使得第一横向通道72和第二横向通道74与彼此分离，反而，第一横向通道72和第二横向通道74分别与芯10的顶部部分11a和底部部分11b接触。从而布置第一元件92，使得无论光学信号是沿着穿通光学过孔8从上至下传播(即从顶表面S1开始并且向底表面S2的方向)还是反过来从下至上传播，光学信号本身都作用到第一元件92上。
例如，用与第三涂覆层88的材料相同的材料制作第一元件92；因此第一元件由与芯10的材料不同的材料制成，并且具体而言由具有比形成芯10以及第一横向通道72和第二横向通道74的材料的折射率更小的折射率的材料制成。例如，第一元件92可以由氧化硅制成；在此情形下，芯10以及第一横向通道72和第二横向通道74可以由例如非晶硅制成，从而第二涂覆层14和第三涂覆层88由氧化硅制成。根据此实施例，临界角近似等于23°。
在使用中，在光学信号以大于临界角的入射角作用到第一元件92上之后，光学信号的第一部分继续沿着穿通光学过孔8传播，并且因此穿过第一元件92，同时光学信号的第二部分被第一元件92反射并且二者择一地耦合到第一横向通道72或者第二横向通道74。仅通过示例的方式，在图13所示实施例中，在其中光学信号在穿通光学过孔8中从上至下传播的情形下，上述第二部分被第一元件92反射进第一横向通道72，然而，在其中光学信号从下至上传播的情形下，上述第二部分被反射进第二横向通道74。
应该注意的是，尽管实际上光学信号以大于临界角的入射角作用到第一元件92上，由于所谓的光学隧道现象，第一元件92使得在任何情形下上述光学信号的第一部分都能够通过，该现象在于使第一元件92的下行倏逝场(evanescent field)与第一元件92的下行布置的波导的一个或者多个引导模式耦合。当第一元件92的厚度减少时，光学隧道现象增强，并且因此上述光学信号的第一部分的量增加，并且对于约为λ/10的第一元件厚度，是相当可观的。例如，在λ＝1.5微米的情形下，第一元件92的厚度可以包括在区间[0.05-0.15]微米中。相反，给定相同的入射角，当第一元件92的厚度减少时，上述光学信号的被第一元件92反射的第二部分的量减少。有利地，第一元件92可以经由沉积工艺获得并且可以因此具有非常有限的并且良好控制的厚度(甚至小于50纳米)。
为了优化图13所示的实施例的操作，可以改变芯10的大小，使得第一竖直波导22和第二竖直波导24为单模类型，或者为多模类型。
图14所示类型的实施例在任何情形下都是可能的，其中第一光学分束器90包括第二元件94和第三元件96，该第二元件和第三元件也为层状类型并且由例如与第一元件92的材料相同的材料制成；此外，第一元件92、第二元件94和第三元件96可以具有同一厚度。在此实施例中，第一元件92和第二元件94被布置为关于H轴彼此镜像，并且两者都接触侧向布置在它们之间的第三元件96。换句话说，布置第一元件92和第二元件94以便与z轴形成相等的角度，但是符号相反(例如，+45°和-45°)。此外，与第一轴H相距一定距离侧向布置第一元件92和第二元件94，同时第三元件96的几何中心沿着H轴，从而同一第三元件96被布置为垂直于H轴。
更具体而言，第一元件92、第二元件94以及第三元件96被布置在与第一涂覆层12和第二涂覆层14以及半导体本体2相距一定侧向距离处，使得第一光学分束器90不完全堵塞芯10，即，在顶视图中，由第一光学分束器90定义的几何形状不与由芯10定义的几何形状(圆)相交或者相切。如此形成的光学分束器90使得芯10的几何尺寸与第一横向通道72和第二横向通道74的几何尺寸独立。
在操作上，根据图14所示的实施例，只要光学信号本身由下至上传播，就可以将光学信号转向进第一横向通道72和第二横向通道74。
在任何情形下，如下实施例是可能的，即其中无第三元件96以便增加光学信号由第一光学分束器90透射的分数。此外，图15所示类型的实施例是可能的，其中第一光学分束器90包括第四元件98、第五元件100以及第六元件102，这些元件为层状类型并且布置这些元件，使得可以定义平行于x轴、垂直于H轴的O轴，并且因此第四元件98、第五元件100以及第六元件102分别与第一元件92、第二元件94以及第三元件96关于O轴镜像。因此，第四元件98和第五元件100被布置为彼此关于H轴镜像。此外，第四元件98不但与第六元件102接触，而且与第一元件92接触(其中这形成例如90°的角)。第五元件100被布置为不但与第六元件102接触，而且与第二元件94接触(其中这形成例如90°的角)。第六元件102从而被布置为侧向地在第四元件98和第五元件100之间，并且具有沿着H轴的相应几何中心。第四元件98、第五元件100以及第六元件102同样被布置在与第一涂覆层12和第二涂覆层14以及半导体本体2相距一定侧向距离处，使得第一光学分束器90不完全堵塞芯10。
在操作上，无论当光学信号从下至上或者从上至下传播时，图15所示的实施例使光学信号能够转向进第一横向通道72和第二横向通道74。
此外，类似于图15所示的实施例但是其中无第一光学分束器90的第三元件96和第六元件102的实施例(未图示)也是可能的，以及如图16所示的实施例也是可能的，其中第一光学分束器90由第一反射区域104以及第二反射区域106形成。具体而言，第一反射区域104和第二反射区域106之间的每一个由诸如例如聚合物基体之类的宿主(host)材料制成，在宿主材料内分布有诸如例如金属粒子之类的反射粒子，反射粒子执行将光学信号散布到各个方向的功能。
应该注意的是，仅通过示例的方式，在图14至图16所示的实施例中，第一横向通道72和第二横向通道74形成于顶部区域4内，而不是由涂覆区域75包围。
如图17所示，如下的实施例是可能的，即其中第一横向通道72和第二横向通道74关于彼此正交布置，在此情形下，第一光学分束器90包括第一元件92和第二元件94。具体而言，在图17中，为简化说明，已假设第一元件和第二元件具有可忽略的厚度，并且芯10具有正方形截面。根据该假设，可以注意到第一元件92和第二元件94如何具有两个直角三角形的形状，两个直角三角形位于彼此正交的两个平面中并且它们的斜边与彼此接触。此外，第一元件92位于如下平面中，该平面的法线在与第一横向通道72的轴相交的点与第一横向通道72的轴形成45°角；同样地，第二元件94位于如下平面中，该平面的法线在与第二横向通道74的轴相交的点与第二横向通道74的轴形成45°角。
如图18所示，而且，如下实施例是可能的，即其中无第一横向通道72和第二横向通道74。在此情形下，第一光电二极管30以及因此第一阱32和第二阱34与芯10接触；此外，布置第一光学分束器90以便将光学信号的部分反射向第一光电二极管30的方向。仅通过示例的方式，图18所示的实施例使用第一光学分束器90，该第一光学分束器90与图14所示的第一光学分束器相同；然而，可以使用之前图示或者描述的任何光学分束器。
为了增加第一光电二极管30和横向通道之间的耦合，还可以采用图19a至图19c以及图20所示的实施例。
详细地，仅通过示例的方式，仅参照第一横向通道72，其定义了占据由半导体本体2形成的凹槽112的接触部分110。此外，接触部分110与第一光电二极管30直接接触，并且具体而言接触部分110与由第一阱32和第二阱34定义的结G直接接触。换句话说，接触部分110与第一阱32和第二阱34直接接触，因此也与耗尽区域50直接接触。
更详细地，凹槽112在侧向上由结G所终止于的第一倾斜壁Si1和第二倾斜壁Si2界定。
第一倾斜壁Si1和第二倾斜壁Si2为平面型并且被布置为横向于中间表面S3，该中间表面S3定义了一种在顶部界定半导体本体2的主表面。此外，第一倾斜壁Si1和第二倾斜壁Si2被布置为关于平行于yz平面的平面彼此镜像。因此，第一倾斜壁Si1和第二倾斜壁Si2形成包括在10°和170°之间的角并且具体而言包括在70°和110°之间；例如角等于90°。
更详细地，根据一个实施例(图19a)，第一倾斜壁Si1和第二倾斜壁Si2两者都覆盖耗尽区域50并且彼此接触以便形成尖端形状；具体而言，第一倾斜壁Si1和第二倾斜壁Si2两者都具有长方形形状，这两个长方形具有两个相同的底(或者高)，从而定义了位于第一阱32内的接触线L(在图20中表示)。此外，第一倾斜壁Si1和第二倾斜壁Si2两者与第一阱32和第二阱34接触；更具体地，第一倾斜壁Si1和第二倾斜壁Si2中的每一个倾斜壁与在第一阱32和第二阱34之间的界面(由图19a中的I指定)接触，在第一阱32和第二阱34之间的界面因此在侧向上部分地由这些第一倾斜壁Si1和第二倾斜壁Si2界定。此外，再次如图19a所示，接触部分110具有沿着x轴和y轴的恒定厚度。因此，除了在底部由第一倾斜壁Si1和第二倾斜壁Si2界定外，接触部分110在顶部由分别平行于第一倾斜壁Si1和第二倾斜壁Si2的第三倾斜壁Si3和第四倾斜壁Si4界定；此外，第三倾斜壁Si3和第四倾斜壁Si4分别与第一倾斜壁Si1和第二倾斜壁Si2相距同一距离(等于第一横向通道72的厚度)。第一通道72还具有由同样是平面型的第五倾斜壁Si5界定的一个端120。具体而言，第五倾斜壁Si5在侧向上关于第一倾斜壁Si1和第二倾斜壁Si2错开，并且也覆盖耗尽区域50；此外，第五倾斜壁Si5覆盖中间表面S3，关于该中间表面S3，该第五倾斜壁Si5倾斜例如等于45°的角度。
在使用中，光学信号沿着第一横向通道72传播直到其到达接触部分110，在此处由于第一倾斜壁Si1和第三倾斜壁Si3处的反射，光学信号被部分地导入进耗尽区域50，结果生成对应的电信号。然而，部分光学信号穿过接触部分110，直到其到达端120，光学信号在此处被第五倾斜壁Si5反射，再次向着耗尽区域50的方向。以此方法，增加了第一光电二极管30(本身为平面型)和第一横向通道72之间的耦合效率。此外，在耗尽区域50被布置为与第一倾斜壁Si1和第二倾斜壁Si2接触的部分中，有电场强度的增加，这正是由于第一倾斜壁Si1和第二倾斜壁Si2关于界面I的倾斜，该界面I与第一倾斜壁Si1和第二倾斜壁Si2接触的部分基本上与中间表面S3平行。因此，给定光学信号穿透进入耗尽区域50的通用时刻，第一光电二极管30生成对应电信号的对应时刻的延迟减少；即，第一光电二极管30的所谓响应速度增加。
在变体中(未示出)，在中间表面S3的顶部上并且在对应于第一阱32和第二阱34的区域中，可以存在例如由与第二涂覆层14相同的材料制成的涂覆层，并且在该涂覆层的顶部上提供第一横向通道72的部分。
在另一变体中(未示出)，可以在第一倾斜壁Si1和第二倾斜壁Si2之上布置抗反射层，即，布置在第二阱34和接触部分110之间，以便改进光学信号与第一光电二极管30的耦合。
如图19b所示，还可能仅第一倾斜壁Si1和第二倾斜壁Si2中的一个倾斜壁与耗尽区域50接触。此外，如图19c所示，第一倾斜壁Si1和第二倾斜壁Si2可以被布置为在侧向上与彼此相距一定距离，在此情形下，接触部分110在底部处不但由第一倾斜壁Si1和第二倾斜壁Si2界定，而且也由布置在第一倾斜壁Si1和第二倾斜壁Si2之间、与其直接接触并且平行于x轴的底部平面壁Spi界定。再次，可以无端120，在此情形下，第一横向通道72侧向延伸直到其到达第一光电子器件1的侧壁P1。
在变体中(未示出)，在第一倾斜壁Si1和第二倾斜壁Si2之上，可以设置有例如由氧化硅制成的层，并且该层具有修改有效透射到第一光电二极管30的光学信号分数的功能。
如下实施例也是可能的，即其中凹槽112具有如下形状，使得如果其被平行于xz平面的两个不同的平面分区，则其呈现图19a所示类型的形状(无底部平面壁Spi)以及图19c所示类型的形状(具有底部平面壁Spi)，以便最大化第一横向通道72与耗尽区域50的接触表面。
如图21所示，其中为了简化说明，第一横向通道72与半导体本体2直接接触，其中将多于一个光电二极管光学耦合到第一横向通道72的实施例也是可能的。具体而言，第一光电子器件1可以包括布置在相距第一光电二极管30一定侧向距离处并且光学耦合到第一横向通道72的第二光电二极管122。此外，再次通过示例的方式如图21所示，第一横向通道72和第一光电二极管30之间的光学耦合可以通过使用形成于第一横向通道72内并且覆盖第一光电二极管30的第二光学分束器124获得。在图21所示的实施例中，第二光电二极管122也通过使用对应的光学分束器(在相关情形下为第三光学分束器126)光学耦合到第一横向通道72。第二光学分束器124和第三光学分束器124、126两者可以例如等同于前述第一元件92。第一光电二极管30和第二光电二极管122可以是平面型或者竖直型中的任一者。此外，虽然未在图21中图示，第一横向通道72可以侧向延伸直到其到达第一光电子器件1的侧壁P1。
根据不同实施例(如图22所示)，第一光电子器件1包括诸如例如固态激光器之类的发射器130。此外，代替穿通光学过孔，存在第一竖直区域132和第二竖直区域134，该第一竖直区域132和第二竖直区域134具有平行于z轴但是之间关于彼此不成直线的轴。根据该实施例，第一光电子器件1的顶表面S1由涂覆区域75形成。
详细地，第一竖直区域132和第二竖直区域134分别从顶表面S1和中间表面S3开始分别在涂覆区域75和半导体本体2内延伸，其中第二竖直区域134涂覆有第二涂覆层14。第一竖直区域132和第二竖直区域134通过第一横向通道(在此由140指定)的第一部分141a连接到彼此，其中发射器130本身被光学耦合到第一横向通道。
更具体地，发射器130以及第一竖直区域132和第二竖直区域134被布置为与彼此相距一定距离，第一竖直区域132被布置在第二竖直区域134和发射器130之间。发射器130借助于第一横向通道140的第二部分141b光学耦合到第一竖直区域132，其中第一横向通道140的第二部分141b通过第一元件92与第一部分141a分离。用该方法，第一竖直区域132和第二竖直区域134两者都通过第一横向通道140光学耦合到发射器130。
更详细地，第二竖直区域134光学耦合到第一横向通道140，即，光学信号可以连续地在第二竖直区域134中并且接着在第一横向通道140中传播，这归功于第一反射表面Sm，该第一反射表面Sm由涂覆区域75形成并且被布置在第一横向通道140的第一部分141a的第一端处以便覆盖第二竖直区域134。第一反射表面Sm为平面型并且关于z轴(即，关于第二竖直区域134的轴)倾斜例如45°。
反过来，归功于第一元件192，第一横向通道140被光学耦合到第一竖直区域132。具体而言，第一元件92关于第一竖直区域132的轴倾斜45°，其中第一元件92被第一竖直区域132覆盖；此外，第一反射表面Sm以及第一反射元件92被布置成90°。第一元件92从而将第一竖直区域132和发射器130光学耦合，在本身已知的程度上，该发射器130还可以在其内包括光学调制器。
根据变体(未图示)，由诸如例如铝膜之类的金属材料层，或者由在其内散布金属粒子的聚合宿主材料制成的层，而不是由涂覆区域75，定义第一反射表面Sm。
根据一个实施例(如图23中所示)，第一横向通道72通过使用类似于图14所示的光学分束器的耦合结构142以双向方式光学耦合到芯10的顶部部分11a和底部部分11b，但是其中，存在第一反射表面Sm而不是第一元件92，该第一反射表面Sm由涂覆区域75定义并且关于芯10的轴与第二元件94镜像布置。如此形成的耦合结构142被芯10的顶部部分11a覆盖并且覆盖芯10的底部部分11b。
具体而言，第一反射表面Sm由涂覆区域75在芯10内侧向延伸的突起144形成。突起144由第一反射表面Sm侧向界定；此外，突起144在底部由底表面Sb界定，该底表面Sb以90°从芯10的侧表面Sc脱离。第一反射表面Sm以及底表面Sb两者都为平面型，使得突起144具有棱柱形状，该棱柱形状具有直角三角形基底并且轴平行于y轴。
如图24所示，突起144不但可以由第一反射表面Sm形成，而且可以由第二反射表面Smb形成；在此情形下，无第二元件94和第三元件96。
详细地，第二反射表面Smb也从芯10的侧表面Sc脱离并且与第一反射表面Sm形成例如90°角。具体而言，布置第一反射表面Sm和第二反射表面Smb使得突起144具有棱柱形状，该棱柱具有等腰三角形基底，关于与上述第一反射表面Sm和第二反射表面Smb不同的边，该等腰三角形的高与x轴平行；更具体地，该高基本上沿着第一横向通道72的纵向轴(由OH指定)。
应该注意的是，对于实践目的，在其中光学信号在芯10内从顶表面S1或者底表面S2开始朝突起144本身的方向传播的情形下，或者在其中光学信号在第一横向通道72内从侧壁P1开始传播的情形下，就光学信号而言突起144起光学分束器的作用。
如图25所示，第一光电子器件1可以被耦合到第二光电子器件150以便形成光电子系统155。
在此情形下，第一器件1包括第一光学接收器160以及第一光学发送器162，其中“光学接收器”意指光电探测器和相应的电控制电路，然而“光学发送器”意指光源(例如，激光源)和对应的电驱动电路(可能设置有调制器功能)。此外，第一光电子器件1包括第一光学耦合过孔164以及第二光学耦合过孔166，每个光学耦合过孔二者择一地由穿通光学过孔形成，或者由对应盲孔对形成。第一光学接收器160以及第一光学发送器162分别光学耦合到第一光学耦合过孔164和第二光学耦合过孔166。
第二光电子器件150包括第二光学接收器168和第二光学发送器170，以及第三光学耦合过孔172和第四光学耦合过孔174。第二光学接收器168和第二光学发送器170分别耦合到第三光学耦合过孔172和第四光学耦合过孔174。
第一光电子器件1和第二光电子器件150被布置在彼此的顶部上，使得第一光学耦合过孔164和第三光学耦合过孔172与彼此对准并且与彼此接触，并且第二光学耦合过孔166和第四光学耦合过孔174与彼此对准并且与彼此接触。以此方法，由第一光学发送器162生成的光学信号，在先沿着第二光学耦合过孔166和第四光学耦合过孔174传播之后，被第二光学接收器168接收。同样地，由第二光学发送器170生成的光学信号，在先沿着第一光学耦合过孔164和第三光学耦合过孔172传播之后，被第一光学接收器160接收。因此在第一光电子器件1和第二光电子器件150之间建立了双向类型的通信。
另一方面，存在如下可能的实施例，其中第一光学接收器160和第一光学发送器162两者都被光学耦合到第一光学耦合过孔164，并且第二光学接收器168和第二光学发送器170两者都被光学耦合到第三光学耦合过孔172。在该情况下，无第二光学耦合过孔166和第四光学耦合过孔174。此外，在第一光电子器件1和第二光电子器件150之间可以布置水平定向的外部波导，在此情形下第一光学耦合过孔164和第三光学耦合过孔172可以不与彼此对准。
在其中第一光学接收器160和第一光学发送器162两者都被光学耦合到第一光学耦合过孔164的情形下，第一光学接收器160和第一光学发送器162分别被耦合到第一横向通道和第二横向通道，将该第一横向通道和第二横向通道定向以便形成例如90°角，使得由第一光学发送器162产生的电磁辐射耦合到第一耦合过孔164，而未被第一光学接收器160接收。
在一个实施例中(未示出)，沿着第一光电子器件1和第二光电子器件150的边，可以存在第三光电子器件和第四光电子器件，该第三光电子器件和第四光电子器件在水平方向通过相应横向通道光学耦合，该横向通道侧向延伸直到它们到达相应侧壁。
下文仅通过示例的方式所描述的是用于制造先前所描述的实施例中的一些实施例的方法。
例如，为了制造图2所示的实施例，执行图26a至26h中所图示的操作。
详细地(图26a)，提供在其内部形成第一光电二极管30的半导体本体2以及顶部区域4。
接着(图26b)，通过如下步骤执行第一光刻工艺，即在顶表面S1上应用第一抗蚀剂掩模200，并且随后各向异性刻蚀顶部区域4以便形成第一沟槽202，该第一沟槽202从顶表面S1延伸直到中间表面S3，并且具有环带形状(在顶视图中)。
接着(图26c)，移除第一抗蚀剂掩模200，并且执行第一化学气相沉积(CVD)工艺，以便在第一沟槽202内形成第一涂覆层12。
然后(图26d)，翻转第一光电子器件1，并且执行半导体本体2的背面研磨工艺，以便将半导体本体2的厚度减少到包括在例如50微米和150微米之间的范围内。
接着(图26e)，借助于如下步骤执行第二光刻工艺，即将第二抗蚀剂掩模204应用到底表面S2，并且随后各向异性刻蚀半导体本体2以便形成具有与第一沟槽202相同形状(在顶视图中)并且与第一沟槽202竖直对准的第二沟槽206。第二沟槽206从底表面S2延伸直到其到达相距中间表面S3等于厚度h的距离。具体而言，可以借助于所谓的深反应离子刻蚀(DRIE)工艺执行各向异性刻蚀。
然后(图26f)，移除第二抗蚀剂掩模204，并且执行第二化学气相沉积工艺，以便在第二沟槽206内形成第二涂覆层14。备选地，可以执行热氧化工艺。
接着(图26g)，借助于如下步骤执行第三光刻工艺，即将第三抗蚀剂掩模208应用到底表面S2，并且随后各向异性刻蚀半导体本体2和顶部区域4以便形成具有例如圆柱形状的第一孔洞210，该第一孔洞210在底表面S2和顶表面S1之间延伸并且直接被第一涂覆层12和第二涂覆层14包围。第一孔洞210因此是穿通孔洞，并且导致其形成的各向异性刻蚀可以是例如DRIE。还可以通过将第三抗蚀剂掩模208应用到顶表面S1而不是底表面S2来执行该各向异性刻蚀。备选地，第一孔洞210可以由激光打孔工艺形成，该激光打孔工艺不需要使用掩模。
接着(图26h)，移除第三抗蚀剂掩模208，并且执行第三化学气相沉积工艺，以便在第一孔洞210内形成芯10。备选地，可以借助于旋压(spinning)工艺用聚合物填充第一孔洞210并且随后执行聚合物的固化。
为了制造图13所示类型的实施例，然而，其中第一横向通道72和第二横向通道74不逐渐变窄，可以执行图27a至图27l所示的操作。
如图27a所示，提供了半导体本体2，在该半导体本体2内部形成第一光电二极管30(未在图27a至图27h中示出)。此外，从中间表面S3开始执行半导体本体2的第一各向异性刻蚀，以便形成第一孔洞，该第一孔洞在此由220指定并且延伸进入半导体本体2；第一孔洞220为盲类型。为此目的，可以执行DRIE。
接着(图27b)，执行第一化学气相沉积以便形成第一预备层14bis，该第一预备层14bis涂覆中间表面S3并且涂覆第一孔洞220的侧壁以及底部，而不完全将其填充；备选地，执行热氧化工艺。
然后(图27c)，执行第二化学气相沉积以便在第一预备层14bis之上形成第一过程区域72bis，该第一过程区域72bis因此覆盖整个中间表面S3并且完全填充第一孔洞220，在孔洞220中第一过程区域72bis被第一预备层14bis包围。
接着(图27d)，执行第二各向异性刻蚀以便选择性移除第一过程区域72bis的部分，第二过程区域72bis的余留部分形成第一横向通道72，以及芯10的底部部分11b。该各向异性刻蚀还引起第一过程表面Sp1的形成，该第一过程表面Sp1关于芯10的底部部分的轴以及第一横向通道72的轴两者倾斜，即，关于z轴和x轴倾斜(例如，45°)。第一过程表面Sp1为平面型，具有长方形形状并且由相同的第一横向通道72形成；此外，第一过程表面Sp1被布置在芯10的底部部分11b的顶部上。
接着(27e)，执行第三化学气相沉积以便形成第二预备层88bis，该第二预备层88bis在第一横向通道72以及第一预备层14bis的部分之上延伸。因此，第二预备层88bis还在第一过程表面Sp1之上延伸并且与其直接接触。
然后(图27f)，执行第四化学气相沉积以便形成第二过程区域73，该第二过程区域73被布置在第二预备层88bis的顶部上并且将形成第二横向通道74。
接着(图27g)，执行化学机械抛光(CMP)的第一操作，以便移除第二过程区域73的顶部部分直到第一横向通道72再次暴露。第二过程区域73在该第一化学机械抛光之后余留的部分形成第二横向通道74。在该抛光期间，第二预备层88bis的部分也被移除，第二预备层88bis的余留部分形成第三涂覆层88以及上述第一元件92，即，第一光学分束器。
接着(图27h)，执行第五化学气相沉积以便在第一横向通道72和第二横向通道74的顶部上形成涂覆区域75。
然后(图27i)，执行第三各向异性刻蚀以便形成第二孔洞230。第二孔洞230为盲类型并且在底部处由第二横向通道74界定；此外，第二孔洞230与芯10的底部部分11b竖直对准并且覆盖第一元件92。
接着(图27l)，执行第六化学气相沉积以便在第二孔洞230内形成芯10的顶部部分11a。最终，执行半导体本体2的底部部分的化学机械抛光操作(步骤未图示)，直到暴露芯的底部部分11b，从而移除第一预备层14bis的对应部分；第一预备层14bis的余留部分从而定义第二涂覆层14。
关于图22所示的实施例，并且为了简化描述假设无发射器130，反而可以执行图27a至图27d所示的操作，其中上述第一过程表面Sp1起第一反射表面Sm的作用。然后，执行图28a至图28h所示的操作。
详细地(图28a)，执行第三化学气相沉积以便在第一过程区域72bis的顶部上形成第二过程区域73，第二过程区域73还覆盖第一预备层14bis并且与其部分地直接接触。
接着(图28b)，执行第一化学机械抛光以便移除第二过程区域73的顶部部分直到第一过程区域72bis的部分再次暴露。
然后(图28c)，进行第三各向异性刻蚀以便选择性移除第一过程区域72bis的侧向布置的并且与第一反射表面Sm相距一定距离的部分；具体而言，移除到如此程度以致暴露第一预备层14bis的对应部分。除第二竖直区域134以外，第一过程区域72bis的余留部分形成第一横向通道140的第一部分141a。
具体而言，第一部分141a由第二过程表面Sp2侧向界定，该第二过程表面Sp2为平面型，具有长方形形状，并且被布置在与第一反射表面Sm相距一定侧向距离处。更具体地，第二过程表面Sp2关于z轴、关于第一横向通道140(平行于x轴)的轴、以及关于第一反射表面Sm倾斜。例如，第二过程表面Sp2关于x轴和z轴倾斜45°并且关于第一反射表面Sm倾斜90°。
接着(图28d)，执行第四化学气相沉积，以便在第一过程区域73、第一横向通道140的第一部分141a、以及第一预备层14bis的暴露部分的顶部上形成第二预备层88bis。
然后(图28e)，执行第五化学气相沉积以便在第二预备层88bis的顶部上形成第三过程区域141b-bis。
接着(图28f)，执行第三过程区域141b-bis的第二化学机械抛光直到第一横向通道140的第一部分141a再次暴露。在实践中，在该第二抛光期间，移除第三过程区域141b-bis的部分以及第二预备层88bis的部分，后者部分之前被布置在第二过程区域73以及第一横向通道140的第一部分141a的顶部上。第三过程区域141b-bis的余留部分定义第一横向通道140的第二部分141b。被布置在第二过程表面Sp2之上的第二预备层88bis的第一余留部分代替形成上述第一元件92；即，其在使用中将作为光学分束器起作用；第二预备层88bis被布置为与第一预备层14bis接触的第二余留部分形成第三涂覆层88。
然后(图28g)，执行第六化学气相沉积以便形成第四过程区域79，该第四过程区域79与第二过程区域73一起形成涂覆区域75。
接着(图28h)，执行第四各向异性刻蚀以便形成第二孔洞，在此由250指定。第二孔洞250为盲类型，与第一元件92竖直对准，并且在底部处由第一横向通道140的第二部分141b界定。然后执行第七化学气相沉积，以便在第二孔洞250内形成第一竖直区域132。最终(步骤未图示)，执行底表面的化学机械抛光操作直到暴露第二竖直区域134。
本光电子器件提供的优点从上述描述中清楚地显现出来。具体而言，本光电子器件使得能够获得三维(3D)系统，其中两个或者更多集成光电子器件被布置在彼此的顶部上并且能够与彼此光学通信。此外，通过采用实施例中具有延伸远至光电子器件侧壁的至少一个横向通道的实施例，可以形成包括两个或者更多光电子器件的系统，该两个或者更多光电子器件沿着彼此的边布置并且具有对准的相应横向通道以便使得它们之间的通信能够进行。
此外，由于第一光电二极管30和/或发射器130形成于半导体本体2中，它们恰好由与半导体本体2的半导体相同的半导体制成，而不需要设想将由不同半导体材料制成的其它本体键合到半导体本体2的步骤。再次地，本光电子器件为集成类型的，并且从而可以通过仅使用微电子类型的技术来制造，因此没有依靠诸如例如键合之类的操作的任何需要。
最终，显而易见的是，可以关于本文中已经描述和图示的内容作出修改和变化，而不因此脱离本发明的如所附权利要求中所定义的保护范围。
例如，第一光电二极管30可以是所谓的PIN型的，而不是PN型的；此外，可以存在诸如例如LED或者激光器之类的光学发射器，而不是第一光电二极管30。总体上，此外，参照了集成在半导体本体2中以指示任何光电子部件的光电子部件，该光电子部件的有源区域形成于半导体本体2中。在本身已知的程度上，该有源区域可以例如包括PN结，或者在光学发射器的情形下，包括其中出现受激发射或者自发发射现象的区域。此外，集成在半导体本体中的光电子部件可以例如是光电导体、光敏电阻器、或者光电晶体管。
第一涂覆层12和第二涂覆层14可以由与彼此不同的材料制成。
关于横向通道，如下实施例是可能的，即其中仅存在第一横向通道72。此外，关于第一横向通道72和第二横向通道74以及联系芯10所描述的几何形状仅通过示例的方式提出。例如，部分——即，芯10的顶部部分11a和底部部分11b——中的一个部分或者两者，可以具有截头圆锥形状或者截头棱锥形状。此外，第一横向通道和第二横向通道两者都可以具有不同形状；例如，它们可以是条带形状的或者具有所谓的“脊型波导”形状。
同样地，第一竖直区域132和第二竖直区域134的形状也可以与所述内容不同。
此外，第一倾斜壁Si1和第二倾斜壁Si2也可以具有与所述以及所图示内容不同的形状；例如，它们的形状可以是梯形的。
最终，关于所述和/或所图示的实施例，混合的实施例是可能的，其中存在所述和/或所图示的实施例中的两个或者更多实施例的技术特性。

Claims (27)

1.一种集成光电子器件，由第一表面(S1)和第二表面(S2)界定，并且包括：
——半导体材料的本体(2)，在所述本体(2)内部形成在探测器(30)和发射器(130)之间选择的至少一个光电子部件；以及
——光学路径(OP)，所述光学路径至少部分地是引导类型的并且在所述第一表面和所述第二表面之间延伸，所述光学路径穿过所述本体；
其中所述光电子部件通过所述光学路径光学耦合到自由空间的第一部分以及自由空间的第二部分，所述自由空间的第一部分和第二部分分别被布置在所述第一表面上方和所述第二表面下方。
2.根据权利要求1所述的器件，还包括布置在所述本体(2)的顶部上并且形成所述第一表面(S1)的顶部区域(4；75)，所述本体由所述第二表面(S2)以及主表面(S3)界定，所述主表面被布置在所述第一表面和所述第二表面之间；以及其中所述光学路径(OP)由第一限制区域(11a、11b)以及第二限制区域(132、134)形成，所述第一限制区域从所述第一表面开始在所述顶部区域内延伸，所述第二限制区域从所述第二表面开始在所述本体内延伸；以及其中所述第一限制区域由第一侧向区域(12；75)侧向包围，所述第一侧向区域具有小于所述第一限制区域的折射率(n1)的折射率(n2)，使得所述第一限制区域和所述第一侧向区域形成第一耦合波导(22)；以及其中所述第二限制区域由第二侧向区域(14)侧向包围，所述第二侧向区域具有小于所述第二限制区域的折射率(n1)的折射率(n2)，使得所述第二限制区域和所述第二侧向区域形成第二耦合波导(24)。
3.根据权利要求2所述的器件，还包括第一涂覆层(12)，所述第一涂覆层侧向包围所述第一限制区域(11a、132)并且形成所述第一侧向区域。
4.根据权利要求2或3所述的器件，还包括第二涂覆层(14)，所述第二涂覆层侧向包围所述第二限制区域(11b；134)并且形成所述第二侧向区域。
5.根据权利要求2至4中的任一项所述的器件，包括孔洞(8)，所述孔洞在所述第一表面(S1)和所述第二表面(S2)之间延伸，所述第一和第二限制区域(11a；11b)被布置在所述孔洞内。
6.根据权利要求5所述的器件，包括芯(10)，所述芯被布置在所述孔洞(8)内并且形成所述第一和第二限制区域(11a、11b)。
7.根据权利要求6所述的器件，其中所述第一和第二限制区域(11a、11b)被布置在彼此的顶部上；以及其中所述第一和第二侧向区域(12、14)被布置在彼此的顶部上并且与彼此分离，使得所述芯包括布置在所述第一限制区域和所述第二限制区域之间的非涂覆区域(11c)；以及其中所述光电子部件(30；130)被光学耦合到所述非涂覆区域。
8.根据权利要求7所述的器件，其中所述光电子部件(30；130)由半导体材料的第一区域(32)和第二区域(34)形成，所述第一区域和所述第二区域具有不同的导电类型并且通过界面表面(I)分离，所述界面表面与所述芯(10)的所述非涂覆区域(11c)直接接触。
9.根据权利要求2至4中的任一项所述的器件，其中所述第一和第二限制区域(11a、11b)被布置在彼此的顶部上；以及其中所述电子部件被布置在所述第一和第二限制区域(11a、11b)之间。
10.根据权利要求6所述的器件，还包括横向于所述芯(10)延伸、与所述芯(10)直接接触并且在顶部和底部处由第三侧向区域(2、4；75)包围的第一横向通道(72；80；140)，所述第三侧向区域具有小于所述第一横向通道的折射率(n1)的折射率(n2)，使得所述第一横向通道和所述第三横向区域形成第一横向波导(83)，所述第一横向波导被光学耦合到所述第一和第二耦合波导(22、24)。
11.根据权利要求10所述的器件，还包括设计为将所述第一横向波导(83)光学耦合到所述第一和第二耦合波导(22、24)的光学分束器(90)。
12.根据权利要求11所述的器件，其中所述第一和第二耦合波导(22、24)平行于第一方向(z)延伸，以及其中所述第一横向波导(83)平行于第二方向(x)延伸；以及其中所述光学分束器(90)包括第一层状元件(92)，所述第一层状元件(92)布置在所述孔洞(8)内横向于所述第一方向和所述第二方向并且具有小于所述芯的折射率(n1)的折射率(n2)。
13.根据权利要求12所述的器件，还包括横向于所述芯(10)延伸并且在顶部和底部处由第四侧向区域(2、4；75)包围的第二横向通道(74)，所述第二横向通道的折射率(n2)大于所述第四侧向区域的折射率(n1)，使得所述第二横向通道和所述第四侧向区域形成第二横向波导(85)。
14.根据权利要求13所述的器件，其中所述第一层状元件(92)使所述第一限制区域(11a)与所述第二限制区域(11b)分离，并且使所述第一横向通道(72)与所述第二横向通道(74)分离，所述第一层状元件还被设计为以便于将光学信号二者择一地耦合到所述第一横向波导或者所述第二横向波导，如果所述光学信号从所述第一表面(S1)开始在所述第一耦合波导(22)中传播，则将所述光学信号耦合到所述第一横向波导，或者如果所述光学信号从所述第二表面(S2)开始在所述第二耦合波导(24)中传播，则将所述光学信号耦合到所述第二横向波导。
15.根据权利要求13所述的器件，其中所述第二横向波导(85)平行于所述第二方向(x)延伸，以及其中所述光学分束器(90)包括被布置为与所述第一元件(92)关于平行于所述第一方向(z)的轴镜像的第二层状元件(94)。
16.根据权利要求15所述的器件，其中所述光学分束器(90)还包括被布置为分别与所述第一和第二层状元件(92、94)关于平行于所述第二方向(x)的轴镜像的第三层状元件(98)和第四层状元件(100)，所述光学分束器(90)被设计为，如果光学信号从所述第一表面(S1)开始在所述第一耦合波导(22)中传播或者从所述第二表面(S2)开始在所述第二耦合波导(24)中传播，则将所述光学信号耦合到所述第一和第二横向波导(83、85)两者。
17.根据权利要求12至16中的任一项所述的器件，其中所述第一和第二方向(z、x)彼此正交，并且所述第一层状元件(92)形成关于所述第一方向和所述第二方向两者基本上等于45°的角。
18.根据权利要求10所述的器件，还包括耦合结构(142)，所述耦合结构被设计为将沿着所述第一横向波导(83)并且向所述芯(10)的方向传播的光学信号与所述第一和第二耦合波导(22、24)耦合，所述耦合结构包括至少一个反射表面(Sm)。
19.根据权利要求10至18中的任一项所述的器件，其中所述第一横向通道(72；80；140)在所述本体(2)的所述主表面(S3)的顶部上并且在所述第一表面(S1)下方延伸。
20.根据权利要求19所述的器件，其中所述本体(2)形成凹槽(112)，所述凹槽从所述主表面(S3)延伸并且至少由横向于所述主表面布置的第一壁(Sp1)界定；以及其中所述第一横向通道(72)至少部分地在所述凹槽内延伸；以及其中所述光电子部件(30；130)由形成结的第一区域(32)和第二区域(34)形成，所述结面向所述第一壁。
21.根据权利要求20所述的器件，其中所述凹槽(112)还由关于所述主表面(S3)和所述第一壁(Si1)为横向的第二壁(Si2)界定，所述结(32、34)还面向所述第二壁。
22.根据权利要求20或21所述的器件，其中布置在所述第一壁(Si1)的顶部上的所述第一横向通道(72)的部分在顶部处由平行于所述第一壁的另一壁(Si3)界定。
23.一种光电子系统，至少包括根据前述权利要求中的任一项的第一光电子器件(1、150)，所述第一光电子器件包括光学发射器(162)；所述光电子系统还包括第二光电子器件(150)，所述第二光电子器件包括光学探测器(168)，所述光学发射器和所述光学探测器通过所述第一光电子器件的所述光学路径(OP)光学耦合。
24.一种用于制造由第一表面(S1)和第二表面(S2)界定的光电子器件的工艺，包括以下步骤：
——形成半导体材料的本体(2)，在所述本体内部形成在探测器(30)和发射器(130)之间选择的至少一个光电子部件；以及
——形成光学路径(OP)，所述光学路径至少部分地为引导类型的并且在所述第一表面和所述第二表面之间延伸，所述光学路径穿过所述本体；
以及其中形成光学路径的步骤包括形成所述光学路径使得所述光电子部件通过所述光学路径光学耦合到自由空间的第一部分和自由空间的第二部分，所述自由空间的第一部分和第二部分分别布置在所述第一表面上方和所述第二表面下方。
25.根据权利要求24所述的制造工艺，其中所述本体(2)由所述第二表面(S2)和主表面(S3)界定，并且还包括如下步骤，即在所述本体(2)的顶部上形成顶部区域(4；75)，从而所述顶部区域形成所述第一表面(S1)，使得所述主表面被布置在所述第一表面和所述第二表面之间；以及其中形成所述光学路径(OP)的步骤包括：
——从所述第一表面(S1)开始，形成延伸进入所述顶部区域的第一限制区域(11a；132)；
——从所述第二表面(S2)开始，形成延伸进入所述本体的第二限制区域(11b；134)；
——围绕所述第一限制区域，形成第一侧向区域(12；75)，所述第一侧向区域具有小于所述第一限制区域的折射率(n1)的折射率(n2)；以及
——围绕所述第二限制区域，形成第二侧向区域(14)，所述第二侧向区域具有小于所述第二限制区域的折射率(n1)的折射率(n2)。
26.根据权利要求25所述的工艺，其中所述形成第一限制区域和第二限制区域(11a；132；11b、134)以及第一侧向区域和第二侧向区域(12、14；75)的步骤包括：
——在所述顶部区域内形成第一沟槽(202)；
——在所述第一沟槽内形成所述第一侧向区域；
——在所述本体(2)内形成第二沟槽(206)；
——在所述第二沟槽内形成所述第二侧向区域；
——选择性移除分别由所述第一侧向区域和所述第二侧向区域包围的所述顶部区域和所述本体的部分，从而形成孔洞(210)，所述孔洞在所述第一表面和所述第二表面之间延伸并且由所述第一侧向区域和所述第二侧向区域界定；以及
——在所述孔洞内形成所述第一限制区域和所述第二限制区域。
27.根据权利要求25所述的工艺，还包括以下步骤：
——在所述本体(2)内沿着第一方向(z)形成第一孔洞(220)；
——形成第一预备层(14bis)，所述第一预备层在所述本体的顶部上延伸，涂覆所述第一孔洞的壁，并且形成所述第二侧向区域(14)；
——在所述第一预备层的顶部上形成第一预备区域(72bis)，所述第一预备区域的部分在所述第一孔洞内延伸并且形成所述第二限制区域(11b)；
——选择性移除所述第一预备区域的部分，所述第一预备区域的余留部分(72)由过程表面(Sp1)界定，所述过程表面布置在所述第二限制区域的顶部上并且关于所述第一方向为横向的；
——在所述过程表面的顶部上形成第二预备层(88bis)；
——在所述第二预备层的顶部上形成第二预备区域(73)；
——移除所述第二预备区域的部分直到暴露所述第一预备区域的所述余留部分，所述第一预备区域的所述余留部分通过所述第二预备层的部分与所述第二预备区域的余留部分分离；
——在所述第一预备区域和所述第二预备区域的所述余留部分的顶部上形成所述第一侧向区域(75)，并且使得所述第一侧向区域将形成第二孔洞(230)；以及
——在所述第二孔洞内形成所述第一限制区域(11a)。
CN201380032245.6A 2012-07-02 2013-07-02 具有波导的集成光电子器件以及其制造工艺 Active CN104380159B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
IT000583A ITTO20120583A1 (it) 2012-07-02 2012-07-02 Dispositivo optoelettronico integrato con guida d'onda e relativo procedimento di fabbricazione
ITTO2012A000583 2012-07-02
PCT/IB2013/055430 WO2014006570A1 (en) 2012-07-02 2013-07-02 Integrated optoelectronic device with waveguide and manufacturing process thereof

Publications (2)

Publication Number Publication Date
CN104380159A true CN104380159A (zh) 2015-02-25
CN104380159B CN104380159B (zh) 2018-02-09

Family

ID=46758934

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380032245.6A Active CN104380159B (zh) 2012-07-02 2013-07-02 具有波导的集成光电子器件以及其制造工艺

Country Status (5)

Country Link
US (1) US9202951B2 (zh)
CN (1) CN104380159B (zh)
DE (1) DE112013003336T5 (zh)
IT (1) ITTO20120583A1 (zh)
WO (1) WO2014006570A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104749718A (zh) * 2013-12-31 2015-07-01 意法半导体股份有限公司 具有波导的集成光电子器件和系统以及其制造方法
CN105655417A (zh) * 2016-02-29 2016-06-08 华为技术有限公司 光波导探测器与光模块

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9640683B2 (en) * 2013-11-07 2017-05-02 Xintec Inc. Electrical contact structure with a redistribution layer connected to a stud
US10027420B2 (en) * 2014-06-26 2018-07-17 Luxtera, Inc. Method and system for a silicon-based optical phase modulator with high modal overlap
US10132934B2 (en) 2014-09-17 2018-11-20 Stmicroelectronics S.R.L. Integrated detection device, in particular detector of particles such as particulates or alpha particles
CN106057927B (zh) * 2016-07-29 2018-01-19 何颖 一种光波导探测器
EP3330759A1 (en) * 2016-12-05 2018-06-06 IMEC vzw Photonic circuit light coupler and related method

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1190743A (zh) * 1996-09-30 1998-08-19 西门子公司 用于双向光数据传输的光电模
US6353264B1 (en) * 2000-07-18 2002-03-05 Trw Inc. Pseudomonolithic wafer scale module
TW200825483A (en) * 2006-12-06 2008-06-16 Ind Tech Res Inst Hybrid opto-electrical circuit board and method for manufacturing the same
US20090277228A1 (en) * 2002-02-28 2009-11-12 Matsushita Electric Industrial Co., Ltd. Three-dimensional optical waveguide, method of manufacturing same, optical module, and optical transmission system
WO2010077394A1 (en) * 2008-12-17 2010-07-08 National Semiconductor Corporation Wafer level optoelectronic package with fiber side insertion

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5191394A (en) 1991-10-28 1993-03-02 General Electric Company Amorphous silicon photodiode with sloped sidewalls and method of fabrication
US5652811A (en) * 1996-03-06 1997-07-29 The United States Of America As Represented By The Secretary Of The Air Force Semiconductor on fiber optic substrate (SOFOS)
US6150188A (en) 1998-02-26 2000-11-21 Micron Technology Inc. Integrated circuits using optical fiber interconnects formed through a semiconductor wafer and methods for forming same
US6090636A (en) * 1998-02-26 2000-07-18 Micron Technology, Inc. Integrated circuits using optical waveguide interconnects formed through a semiconductor wafer and methods for forming same
US6300218B1 (en) 2000-05-08 2001-10-09 International Business Machines Corporation Method for patterning a buried oxide thickness for a separation by implanted oxygen (simox) process
US6815828B1 (en) * 2000-07-18 2004-11-09 Northrop Grumman Corporation Large multi-function integrated circuit device
US6650823B1 (en) 2000-12-19 2003-11-18 Intel Corporation Method of creating a photonic via using fiber optic
ITTO20010424A1 (it) 2001-05-07 2002-11-07 Consiglio Nazionale Ricerche Dispositivo laser a base di nanostrutture di silicio.
JP2003168818A (ja) 2001-09-18 2003-06-13 Anritsu Corp 順メサ型アバランシェフォトダイオード及びその製造方法
EP1351288B1 (en) 2002-04-05 2015-10-28 STMicroelectronics Srl Process for manufacturing an insulated interconnection through a body of semiconductor material and corresponding semiconductor device
US6924510B2 (en) 2002-05-06 2005-08-02 Intel Corporation Silicon and silicon/germanium light-emitting device, methods and systems
US6835633B2 (en) 2002-07-24 2004-12-28 International Business Machines Corporation SOI wafers with 30-100 Å buried oxide (BOX) created by wafer bonding using 30-100 Å thin oxide as bonding layer
US7046879B2 (en) 2002-11-27 2006-05-16 General Electric Company Optical via for three dimensional interconnection
US7352066B2 (en) 2003-09-30 2008-04-01 International Business Machines Corporation Silicon based optical vias
EP1734591B1 (en) 2005-06-16 2013-05-22 STMicroelectronics S.r.l. Optical radiation emitting device and method for manufacturing this device
US8005326B2 (en) 2008-07-10 2011-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Optical clock signal distribution using through-silicon vias
JP5605608B2 (ja) 2010-03-30 2014-10-15 ソニー株式会社 送信装置及び方法、並びにプログラム
US20120236128A1 (en) 2010-05-14 2012-09-20 Panasonic Corporation Camera body, method for controlling camera body, program, and storage recording medium to store program
US8378400B2 (en) * 2010-10-29 2013-02-19 Unisantis Electronics Singapore Pte Ltd. Solid state imaging device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1190743A (zh) * 1996-09-30 1998-08-19 西门子公司 用于双向光数据传输的光电模
US6353264B1 (en) * 2000-07-18 2002-03-05 Trw Inc. Pseudomonolithic wafer scale module
US20090277228A1 (en) * 2002-02-28 2009-11-12 Matsushita Electric Industrial Co., Ltd. Three-dimensional optical waveguide, method of manufacturing same, optical module, and optical transmission system
TW200825483A (en) * 2006-12-06 2008-06-16 Ind Tech Res Inst Hybrid opto-electrical circuit board and method for manufacturing the same
WO2010077394A1 (en) * 2008-12-17 2010-07-08 National Semiconductor Corporation Wafer level optoelectronic package with fiber side insertion

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104749718A (zh) * 2013-12-31 2015-07-01 意法半导体股份有限公司 具有波导的集成光电子器件和系统以及其制造方法
CN104749718B (zh) * 2013-12-31 2018-08-14 意法半导体股份有限公司 具有波导的集成光电子器件和系统以及其制造方法
CN105655417A (zh) * 2016-02-29 2016-06-08 华为技术有限公司 光波导探测器与光模块
CN105655417B (zh) * 2016-02-29 2017-07-28 华为技术有限公司 光波导探测器与光模块
WO2017148098A1 (zh) * 2016-02-29 2017-09-08 华为技术有限公司 光波导探测器与光模块
US10446707B2 (en) 2016-02-29 2019-10-15 Huawei Technologies Co., Ltd. Optical waveguide detector and optical module

Also Published As

Publication number Publication date
US20140001493A1 (en) 2014-01-02
US9202951B2 (en) 2015-12-01
WO2014006570A1 (en) 2014-01-09
CN104380159B (zh) 2018-02-09
ITTO20120583A1 (it) 2014-01-03
DE112013003336T5 (de) 2015-04-02
WO2014006570A8 (en) 2014-05-15

Similar Documents

Publication Publication Date Title
US11199407B2 (en) System architecture for integrated photonics optical gyroscopes
CN104380159A (zh) 具有波导的集成光电子器件以及其制造工艺
CN204613453U (zh) 集成光电子器件和光电子系统
US10955692B2 (en) Optoelectronic component
US20170199037A1 (en) Fiber Optic Gyroscope With Integrated WaveGuide Couplers and Opto-Electronic Devices
US7228013B1 (en) Polymer phase modulator
CA2328789C (en) Multifunction integrated optics chip having improved polarization extinction ratio
CN111221076A (zh) 用于平面光子电路的垂直光学耦合器
CN105180917A (zh) 一种硅基混合集成单轴光纤陀螺光学芯片及其制备方法
US20170276870A1 (en) Cmos based micro-photonic systems
JP2020520476A (ja) 一体型コリメーション構造を備えたフォトニックチップ
US6418246B1 (en) Lateral trenching for cross coupling suppression in integrated optics chips
US11506496B2 (en) System architecture for integrated photonics optical gyroscopes
Shang et al. Near-navigation-grade interferometric fiber optic gyroscope with an integrated optical chip
US9256027B2 (en) Integrated optoelectronic device and system with waveguide and manufacturing process thereof
JP2009150886A (ja) 光ファイバ電流センサおよびそれを用いた電流検知方法
US11371842B2 (en) Multi-layer silicon nitride waveguide based integrated photonics optical gyroscope chip with electro-optic phase shifter
US7239765B1 (en) Polymer phase modulator
US7309628B2 (en) Method of forming a semiconductor device
US20220171134A1 (en) Optical Circuit for Alignment and Optical Alignment Method
Leistiko et al. Biochemical microsystems with integrated photodiode arrays of improved sensitivity and functionality
Zimmermann et al. Integrated Optics

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20220718

Address after: Geneva, Switzerland

Patentee after: STMicroelectronics International N.V.

Address before: Italy Agra Brianza

Patentee before: STMicroelectronics S.R.L.