CN104361587B - 应用于dsp的直方图统计的实现装置和方法 - Google Patents

Abstract

一种应用于DSP的直方图统计的实现装置，包括：查找表模块、读控制模块、写控制模块、查找表相关模块、寄存器组，读控制模块和查找表相关模块在取指极，查找表模块在执行级，写控制模块在返回级，查找表模块由4个SRAM组成；读控制模块产生读查找表模块的地址、使能和片选信号；写控制模块用于加法运算和产生写查找表模块的地址、数据、使能和片选信号；查找表相关模块产生写操作和读操作的相关标志；寄存器组，对控制信号和数据寄存，以及流水线停顿。本发明还提供一种应用于DSP的直方图统计的实现方法。发明的优点在于：用户可以根据溢出标志对像素数的位宽任意扩展，满足多种需求，采用流水线结构，执行效率提高。

Description

应用于DSP的直方图统计的实现装置和方法

技术领域

本发明涉及气图像处理领域，尤其涉及一种图像处理中用到的直方图统计的方法。

背景技术

直方图统计是图像处理的重要组成部分，快速高效的进行直方图统计是做好图像处理的基础，目前现有的实现直方图统计的方法有两种：一种是用软件实现，另一种是用硬件实现。目前的硬件实现电路一般有RAM、加法器、地址寄存器等组成，RAM一般是256深度。

在《电视技术》第36卷第7期(总第382期)《基于FPGA的实时直方图统计设计》论文中，直方图统计即用硬件实现的，有RAM、地址产生、控制和加法器组成。

现有技术中存在的问题有两点：

一，加法器中没有溢出标志，如果位宽不够无法进行扩展；

二，现有设计中没有流水概念，效率低。

发明内容

本发明的所要解决的技术问题之一在于提供一种既可以进行扩展又可以提高工作效率的应用于DSP的直方图统计的实现装置。

本发明的所要解决的技术问题之二在于提供一种既可以进行扩展又可以提高工作效率的应用于DSP的直方图统计的实现方法。

本发明采用以下技术方案解决上述技术问题的：一种应用于DSP的直方图统计的实现装置，包括：查找表模块、读控制模块、写控制模块、查找表相关模块、寄存器组，所述实现装置共分三级，读控制模块和查找表相关模块在取指极(AC级)、查找表模块在执行级(EX级)、写控制模块在返回级(WB级)；

查找表模块，支持32位、16位、8位读写，查找表模块由4个SRAM组成，每个SRAM位宽8位，深度1K位，由于每个SRAM只有8位宽，16位、32读写由多个SRAM拼接而成，SRAM深度为1K，将1K分为4个256位，即4块用n表示，这样可以减少相关，提高SRAM读写效率；

读控制模块，用于产生读查找表模块的地址、使能和片选信号；

写控制模块，包括加法器和写地址产生单元，用于加法运算和产生写查找表模块的地址、数据、使能和片选信号；

查找表相关模块，包括读查找表标志产生单元、写查找表标志产生单元、比较器，当第一节拍出现写操作，第二节拍出现对同一块SRAM读操作时，查找表相关模块会产生相关标志，流水线需要停顿2个节拍；

寄存器组，寄存器组分为2组寄存器，取指级寄存器和执行级寄存器，作用是对控制信号和数据寄存，以及流水线停顿。

进一步的，所述应用于DSP的直方图统计的实现装置的工作步骤如下：

第一步：读控制模块根据指令功能产生查找表模块的读地址、使能和片选信号，查找表相关模块根据控制信号产生读查找表标志和写查找表标志，通过内部的比较器产生相关标志；

第二步：读控制模块产生的读地址、使能和片选信号进入取指级寄存器，当相关标志有效时，寄存器停顿，否则控制信号寄存一级，取指级寄存器输出寄存之后的读地址、使能和片选信号；

第三步：查找表模块共有4个SRAM，每个SRAM模型根据取指级寄存器送来的读地址、使能和片选信号，输出4个8位宽数据；

第四步：4个8位宽数据进入执行级寄存器，当相关标志有效时，寄存器停顿，否则控制信号寄存一级，执行级寄存器输出4个8位宽数据；

第五步：写控制模块根据具体指令是8位、16位、32位操作和查找表模块读出的数据进行拼接和加法，得到最终结果输出，加法器对执行级寄存器输出的数据进行拼接、加法等操作，当数据为8位宽时，分别对执行级寄存器输出的数据进行加1操作，送给写地址产生单元，当数据为16位宽时，将执行级寄存器输出的数据拼接成2个16位数据，然后分别进行加1操作，送给写地址产生单元，当数据为32位宽时，将执行级寄存器输出的数据拼接成1个32位数据，然后进行加1操作，送给写地址产生单元，最终加法器产生读查找表数据和溢出标志，写地址产生单元输出写查找表的地址、数据、使能和片选信号；

第六步：写查找表的地址、数据、使能和片选信号送给查找表模块，查找表模块将写查找表的数据写到对应的写查找表的地址中。

本发明还提供了所述应用于DSP的直方图统计的实现方法，包括下述步骤：

第一步：读控制模块根据指令功能产生查找表模块的读地址、使能和片选信号，查找表相关模块根据控制信号产生读查找表标志和写查找表标志，通过内部的比较器产生相关标志；

第二步：读控制模块产生的读地址、使能和片选信号进入取指级寄存器，当相关标志有效时，寄存器停顿，否则控制信号寄存一级，取指级寄存器输出寄存之后的读地址、使能和片选信号；

第三步：查找表模块共有4个SRAM，每个SRAM模型根据取指级寄存器送来的读地址、使能和片选信号，输出4个8位宽数据；

第四步：4个8位宽数据进入执行级寄存器，当相关标志有效时，寄存器停顿，否则控制信号寄存一级，执行级寄存器输出4个8位宽数据；

第五步：写控制模块根据具体指令是8位、16位、32位操作和查找表模块读出的数据进行拼接和加法，得到最终结果输出，写控制模块内部的加法器对执行级寄存器输出的数据进行拼接、加法等操作，当数据为8位宽时，分别对执行级寄存器输出的数据进行加1操作，送给控制模块内部的写地址产生单元，当数据为16位宽时，将执行级寄存器输出的数据拼接成2个16位数据，然后分别进行加1操作，送给写地址产生单元，当数据为32位宽时，将执行级寄存器输出的数据拼接成1个32位数据，然后进行加1操作，送给写地址产生单元，最终加法器产生读查找表数据和溢出标志，写地址产生单元输出写查找表的地址、数据、使能和片选信号；

第六步：写查找表的地址、数据、使能和片选信号送给查找表模块，查找表模块将写查找表的数据写到对应的写查找表的地址中。

本发明的优点在于：

1、现有技术中，加法器中没有溢出标志，如果位宽不够无法进行扩展；本发明中，直方图统计可以同时进行4个8位数据的读，写和加1操作，或者2个16位数据的读，写和加1操作，或者1个32位数据的读，写和加1操作。在加法器中，增加溢出标志，比如当32位数据加1溢出，写控制会产生溢出标志502，用户可以根据溢出标志对像素数的位宽任意扩展，满足多种需求。

2、现有设计中没有流水概念，效率低。在直方图统计硬件中加入流水，分别为取指级、执行级和返回级，可以提高工作效率。经过DSP验证，采用流水线结构的直方图统计，执行效率可以提高50％。

附图说明

图1为本发明一种应用于DSP的直方图统计的实现装置的组成原理框图。

图2为本发明中的写控制模块的组成原理框图。

图3为本发明中的查找表相关模块的组成原理框图。

具体实施方式

以下结合附图对本发明进行详细的描述。

请参阅图1所示，本发明一种应用于DSP的直方图统计的实现装置，包括：查找表模块、读控制模块、写控制模块、查找表相关模块、寄存器组，所述实现装置共分三级，读控制模块和查找表相关模块在取指极(AC级)、查找表模块在执行级(EX级)、写控制模块在返回级(WB级)。

查找表模块，支持32位、16位、8位读写，查找表模块由4个SRAM组成，每个SRAM位宽8位，深度1K位，由于每个SRAM只有8位宽，16位、32读写由多个SRAM拼接而成，SRAM深度为1K，将1K分为4个256位，即4块用n表示，n是一个变量，其范围是0～3，每一次只能读写4块中一块256位SRAM，n只是表示每次读写的块数，也可以用其它变量表示，这样可以减少相关，提高SRAM读写效率。

读控制模块，用于产生读查找表模块的地址、使能和片选信号。

参阅图2所示，写控制模块，包括加法器和写地址产生单元，用于加法运算和产生写查找表模块的地址、数据、使能和片选信号。

参阅图3所示，查找表相关模块，包括读查找表标志产生单元、写查找表标志产生单元、比较器，当第一节拍出现写操作，第二节拍出现对同一块SRAM读操作时，查找表相关模块会产生相关标志，流水线需要停顿2个节拍。

寄存器组，寄存器组分为2组寄存器，取指级寄存器和执行级寄存器，作用是对控制信号和数据寄存，以及流水线停顿。

所述应用于DSP的直方图统计的实现装置的工作步骤如下：

第一步：读控制模块根据指令功能产生查找表模块的读地址101、使能102和片选信号103，如图1所示。地址是8位宽，数据支持8位、16位、32位，每个查找表模块可能是不同的地址。当数据是8位时，需产生四组读地址，分别送给4个SRAM，可以同时对四个地址进行读操作。查找表相关模块根据控制信号产生读查找表标志和写查找表标志，通过内部的比较器产生相关标志104，如图3所示；

第二步：读控制模块产生读地址101、使能102和片选信号103进入取指级寄存器，当相关标志104有效时，寄存器停顿，否则控制信号寄存一级，取指级寄存器输出寄存之后的读地址201、使能202和片选信号203；

第三步：查找表模块共有4个SRAM，每4个组成一块，用n表示。因为多功能查找表实现一共分三级，读和写不在同一级流水，会出现相关性，为了减少相关性，查找表模块共分为4块SRAM，用n表示，SRAM模型是双端口模型，读写分开。每个SRAM模型根据取指级寄存器送来的读地址201、使能202和片选信号203，输出4个8位宽数据301、302、303和304；

第四步：4个8位宽数据301、302、303和304进入执行级寄存器，当相关标志104有效时，寄存器停顿，否则控制信号寄存一级，执行级寄存器输出4个8位宽数据401、402、403和404；

第五步：写控制模块根据具体指令是8位、16位、32位操作和查找表模块读出的数据进行拼接和加法，得到最终结果输出，如图2所示，加法器对执行级寄存器输出的数据401、402、403和404进行拼接、加法等操作，当数据为8位宽时，分别对执行级寄存器输出的数据401、402、403和404进行加1操作，送给写地址产生单元，当数据为16位宽时，将执行级寄存器输出的数据401、402、403和404拼接成2个16位数据，然后分别进行加1操作，送给写地址产生单元，当数据为32位宽时，将执行级寄存器输出的数据401、402、403和404拼接成1个32位数据，然后进行加1操作，送给写地址产生单元，最终加法器产生读查找表数据501和溢出标志502，写地址产生单元输出写查找表的地址503、数据504、使能505和片选信号506；

第六步：写查找表的地址503、数据504、使能505和片选信号506送给查找表模块，查找表模块将写查找表的数据504写到对应的写查找表的地址503中。

以上所述仅为本发明创造的较佳实施例而已，并不用以限制本发明创造，凡在本发明创造的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明创造的保护范围之内。

Claims (2)

1.一种应用于DSP的直方图统计的实现装置，包括：查找表模块、读控制模块、写控制模块，其特征在于：还包括查找表相关模块、寄存器组，所述实现装置共分三级，读控制模块和查找表相关模块在取指极，查找表模块在执行级，写控制模块在返回级；

查找表模块，支持32位、16位、8位读写，查找表模块由4个SRAM组成，每个SRAM位宽8位，深度1K位；

读控制模块，用于产生读查找表模块的地址、使能和片选信号；

写控制模块，包括加法器和写地址产生单元，用于加法运算和产生写查找表模块的地址、数据、使能和片选信号；

查找表相关模块，包括读查找表标志产生单元、写查找表标志产生单元、比较器，当第一节拍出现写操作，第二节拍出现对同一块SRAM读操作时，查找表相关模块会产生相关标志，流水线需要停顿2个节拍；

寄存器组，寄存器组分为2组寄存器，取指级寄存器和执行级寄存器，作用是对控制信号和数据寄存，以及流水线停顿；

所述应用于DSP的直方图统计的实现装置的工作步骤如下：

第一步：读控制模块根据指令功能产生查找表模块的读地址、使能和片选信号，查找表相关模块根据控制信号产生读查找表标志和写查找表标志，通过内部的比较器产生相关标志；

第二步：读控制模块产生的读地址、使能和片选信号进入取指级寄存器，当相关标志有效时，寄存器停顿，否则控制信号寄存一级，取指级寄存器输出寄存之后的读地址、使能和片选信号；

第三步：查找表模块共有4个SRAM，每个SRAM模型根据取指级寄存器送来的读地址、使能和片选信号，输出4个8位宽数据；

第四步：4个8位宽数据进入执行级寄存器，当相关标志有效时，寄存器停顿，否则控制信号寄存一级，执行级寄存器输出4个8位宽数据；

第五步：写控制模块根据具体指令是8位、16位、32位操作和查找表模块读出的数据进行拼接和加法，得到最终结果输出，加法器对执行级寄存器输出的数据进行拼接、加法操作，当数据为8位宽时，分别对执行级寄存器输出的数据进行加1操作，送给写地址产生单元，当数据为16位宽时，将执行级寄存器输出的数据拼接成2个16位数据，然后分别进行加1操作，送给写地址产生单元，当数据为32位宽时，将执行级寄存器输出的数据拼接成1个32位数据，然后进行加1操作，送给写地址产生单元，最终加法器产生读查找表数据和溢出标志，写地址产生单元输出写查找表的地址、数据、使能和片选信号；

第六步：写查找表的地址、数据、使能和片选信号送给查找表模块，查找表模块将写查找表的数据写到对应的写查找表的地址中。

2.一种应用于DSP的直方图统计的实现方法，其特征在于：包括下述步骤：

第一步：读控制模块根据指令功能产生查找表模块的读地址、使能和片选信号，查找表相关模块根据控制信号产生读查找表标志和写查找表标志，通过内部的比较器产生相关标志；

第二步：读控制模块产生的读地址、使能和片选信号进入取指级寄存器，当相关标志有效时，寄存器停顿，否则控制信号寄存一级，取指级寄存器输出寄存之后的读地址、使能和片选信号；

第三步：查找表模块共有4个SRAM，每个SRAM模型根据取指级寄存器送来的读地址、使能和片选信号，输出4个8位宽数据；

第四步：4个8位宽数据进入执行级寄存器，当相关标志有效时，寄存器停顿，否则控制信号寄存一级，执行级寄存器输出4个8位宽数据；

第五步：写控制模块根据具体指令是8位、16位、32位操作和查找表模块读出的数据进行拼接和加法，得到最终结果输出，写控制模块内部的加法器对执行级寄存器输出的数据进行拼接、加法操作，当数据为8位宽时，分别对执行级寄存器输出的数据进行加1操作，送给控制模块内部的写地址产生单元，当数据为16位宽时，将执行级寄存器输出的数据拼接成2个16位数据，然后分别进行加1操作，送给写地址产生单元，当数据为32位宽时，将执行级寄存器输出的数据拼接成1个32位数据，然后进行加1操作，送给写地址产生单元，最终加法器产生读查找表数据和溢出标志，写地址产生单元输出写查找表的地址、数据、使能和片选信号；

第六步：写查找表的地址、数据、使能和片选信号送给查找表模块，查找表模块将写查找表的数据写到对应的写查找表的地址中。