CN104333936A - 一种用于led恒流驱动电路的闭环控制电路 - Google Patents

Abstract

本发明公开了一种用于LED恒流驱动电路的闭环控制电路及方法，属于电路控制技术领域。本发明的闭环控制电路包括：一输出平均电流采样单元，一输出平均电流基准电压单元，一误差放大器单元，一比较器单元，一电感零电流检测单元，一谷底导通检测单元，一逻辑与驱动单元。本发明的用于LED恒流驱动电路的闭环控制电路，通过闭环控制的方式使得LED输出平均电流采样电压的平均值与输出平均电流基准电压相等，从而实现了LED输出平均电流的恒流控制，提高了LED输出的恒流精度；系统通过闭环反馈能根据应用条件的变化而自动进行相应调整，有效的提高了LED输出电流的线性和负载调整能力，也提高了LED驱动电源的抗干扰能力和稳定性。

Description

一种用于LED恒流驱动电路的闭环控制电路

 

技术领域

本发明属于电路控制技术领域，尤其涉及一种用于LED恒流驱动电路的闭环控制电路。

 

背景技术

在非隔离LED恒流驱动电源中，降压式LED恒流驱动电路是应用最为广泛的一种。目前降压式LED恒流驱动电路普遍采用电感峰值电流检测和电感电流过零检测相结合的开环控制方式来实现LED恒流输出的目的。

图1是传统的采用开环控制方式的降压式LED恒流驱动电路，通常包括：整流桥D1～D4，输入滤波电容C1，供电电阻R1，供电电容C2，控制芯片U1，峰值电流采样电阻R2，功率开关管Q1，电感L1，续流二极管D5，输出电容C3，输出电阻R3和LED负载LEDs。在控制芯片U1内部，通常包括：比较器单元，基准电压单元，电感零电流检测单元和逻辑与驱动单元。当功率开关管Q1导通时，电感L1上的电流开始随时间斜坡上升，同时峰值电流采样电阻R2上产生一斜坡电压信号。当控制芯片U1的峰值电流采样引脚上的电压信号达到控制芯片U1内部的基准电压时，比较器单元的输出信号开始翻转，输出OFF信号到逻辑与驱动逻辑单元以驱动功率开关管Q1关断。此时电感L1上的电流开始随时间斜坡下降并通过续流二极管D5继续输出到输出电容C3和LED负载LEDs上。当电感L1上的电流斜坡下降到零时，控制芯片U1内部的电感零电流检测单元输出ON信号到逻辑与驱动单元以驱动功率开关管Q1重新导通，并重复上述的开环控制过程。因此，LED输出电流大小理论上为电感峰值电流大小的一半。

传统的降压式LED恒流驱动电路普遍采用电感峰值电流检测和电感电流过零检测相结合的开环控制方式来实现LED的恒流输出。这种采用开环控制方式的降压式LED恒流驱动电路存在以下缺点：由于控制芯片内部延时的存在，电感电流实际上并不是工作在临界模式下，这会影响LED输出电流的恒流精度，使得LED输出电流偏离理论值。由于电感峰值电流固定，当输入电压、输出电压或温度等外部条件变化时，系统不能自动的对电感峰值电流作出相应的调整，从而影响了LED输出电流的线性和负载调整能力。特别是当输入母线电压很接近输出电压时，LED输出电流会明显变小。另外，在抗干扰能力和稳定性方面，这种传统的开环控制方式的降压式LED恒流驱动电路也具有局限性。

 

发明内容

针对传统的开环控制方式的降压式LED恒流驱动电路的缺点与不足，本发明的首要目的在于提供一种用于LED恒流驱动电路的闭环控制电路。

本发明的再一目的在于提供上述用于LED恒流驱动电路的闭环控制电路的应用。

本发明的目的通过以下技术方案实现：一种用于LED恒流驱动电路的闭环控制电路，该闭环控制电路包括：

一输出平均电流采样单元，用于对LED输出平均电流进行采样；

一输出平均电流基准电压单元，用于产生所需要的输出平均电流基准电压；

一误差放大器单元，用于将输出平均电流采样电压与输出平均电流基准电压的差值进行放大，输出一电感峰值电流采样的阈值电压；

一比较器单元，用于将峰值电流采样电阻上的电压值与电感峰值电流采样的阈值电压进行比较；

一电感零电流检测单元，用于对电感电流的过零时刻进行检测；

一谷底导通检测单元，用于对功率开关管漏极的谐振电压进行谷底检测以输出一控制功率开关管导通的信号；

一逻辑与驱动单元，用于对比较器单元和谷底导通检测单元的输出信号进行逻辑控制，进而驱动功率开关管和控制输出平均电流采样单元；

所述电感零电流检测单元的输入端连接电阻分压器的输出端，其输出端连接所述输出平均电流采样单元的第一个输入端；所述输出平均电流采样单元的第二个输入端与峰值电流采样电阻连接，所述输出平均电流采样单元的输出端与所述误差放大器单元的负输入端连接；所述误差放大器单元的正输入端与所述输出平均电流基准电压单元的输出端连接，所述误差放大器单元输出端与所述比较器单元的负输入端连接；所述比较器单元的正输入端与所述峰值电流采样电阻连接，所述比较器单元输出端与所述逻辑与驱动单元的一个输入端连接；所述谷底导通检测单元的输入端与电阻分压器的输出端连接，所述谷底导通检测单元的输出端与所述逻辑与驱动单元的另一个输入端连接；所述逻辑与驱动单元的输出端分别连接到功率开关管的输入端和所述输出平均电流采样单元的第三个输入端。

更进一步地，所述输出平均电流采样单元包括：一开关控制逻辑单元，第一开关，第二开关，第一采样电容，第二采样电容，运算放大器单元，NMOS晶体管，第一电阻，第三开关，第四开关和滤波电容；所述开关控制逻辑单元的一个输入端连接所述电感零电流检测单元的输出端，另一个输入端连接所述逻辑与驱动单元的输出端，所述开关控制逻辑单元的四个输出端分别控制所述第一开关、第二开关、第三开关和第四开关的闭合与断开；所述第一开关的一端连接峰值电流采样电阻，其另一端连接所述第一采样电容，所述第一采样电容的另一端连接电源地；所述第二开关的一端连接所述第一采样电容，其另一端连接所述第二采样电容，所述第二采样电容的另一端连接电源地；所述运算放大器单元的正输入端连接所述第二采样电容，负输入端连接所述NMOS晶体管的源极，所述运算放大器单元的输出端连接所述NMOS晶体管的栅极；所述NMOS晶体管的漏极连接VDD电源；所述第一电阻的一端连接所述NMOS晶体管的源极，其另一端连接电源地；所述第三开关的一端连接所述第一电阻，其另一端连接所述滤波电容；所述第四开关的一端连接所述滤波电容，其另一端连接电源地；所述滤波电容的输出端连接到所述误差放大器单元的负输入端。

本发明同时公开了一种用于LED恒流驱动电路的闭环控制电路，将所述LED恒流驱动电路的输出平均电流进行采样，并把采样电压与所述输出平均电流基准电压进行误差放大，将所得的误差放大器的输出电压作为电感峰值电流采样的阈值电压；在闭环控制过程中，所述LED恒流驱动电路通过闭环反馈能自动的调整所述电感峰值电流采样的阈值电压，从而自动的调整了电感的峰值电流，使得输出平均电流采样电压的平均值与所述输出平均电流基准电压相等，实现了LED输出的恒流控制。

更进一步地，如图2所示，本发明同时公开了一种LED恒流驱动电路，该LED恒流驱动电路还包括：一整流桥，一输入滤波电容，一启动电阻，一供电电容，一电感辅助绕组，一电阻分压器，一整流二极管，一峰值电流采样电阻，一功率开关管，一电感，一续流二极管，一输出电容，一输出电阻和一LED负载。

更进一步地，如图4所示，本发明同时公开了一种LED恒流驱动电路，该LED恒流驱动电路还包括：一整流桥，一输入滤波电容，一启动电阻，一供电电容，一电阻分压器，一整流二极管，一峰值电流采样电阻，一功率开关管，一电感，一续流二极管，一输出电容，一输出电阻和一LED负载。

本发明所述的用于LED恒流驱动电路的闭环控制电路在降压、升压、升降压或反激拓扑的开关电源系统中应用。

与传统的用于LED恒流驱动电路的开环控制技术相比较，本发明的用于LED恒流驱动电路的闭环控制电路，通过闭环控制的方式使得LED输出平均电流采样电压的平均值与输出平均电流基准电压相等，从而实现了LED输出平均电流的恒流控制，提高了LED输出的恒流精度；即使在输入母线电压很接近输出电压时，LED输出仍然具有很好的恒流精度。同时，系统通过闭环反馈能根据应用条件的变化而自动进行相应调整，这有效的提高了LED输出电流的线性和负载调整能力，也提高了LED驱动电源的抗干扰能力和稳定性。另外，本发明的LED恒流驱动电路工作在准谐振模式下，功率开关管能进行谷底导通，这显著的减少了功率开关管的损耗，从而提高了系统的效率。

 

附图说明

图1为传统的采用开环控制方式的降压式LED恒流驱动电路；

图2为本发明实施例1的采用闭环控制方式的降压式LED恒流驱动电路图；

图3为本发明实施例1的采用闭环控制方式的降压式LED恒流驱动电路的关键节点波形图；

图4为本发明实施例2的采用闭环控制方式的降压式LED恒流驱动电路的图；

图5为本发明的输出平均电流采样单元的一个具体实施图。

    

具体实施方式

下面结合实施例及附图对本发明作进一步详细的描述，但本发明的实施方式不限于此。

本发明解决了传统的用于LED恒流驱动电路的开环控制技术的输出恒流精度和输出电流调整能力等问题，提供了解决该问题的LED恒流驱动电路的闭环控制电路及方法。通过闭环反馈技术，系统自动的调整电感峰值电流采样的阈值电压，使得输出平均电流采样电压的平均值与输出平均电流基准电压保持相等，从而实现了LED输出恒流的目的。特别的，即使在输入滤波电容比较小，输入母线电压的波谷比输出电压还要低时，本发明的LED恒流驱动电路仍然能对LED输出平均电流进行采样和闭环控制，以保证LED输出仍然具有很好的恒流精度。这可以减少输入滤波电容的体积和成本。

实施例1

如图2所示，为本发明的用于LED恒流驱动电路的闭环控制电路的实施例1。用于LED恒流驱动电路的闭环控制电路包括：输出平均电流采样单元201，输出平均电流基准电压单元202，误差放大器单元203，比较器单元204，电感零电流检测单元205，谷底导通检测单元206和逻辑与驱动单元207。

所述LED恒流驱动电路还包括：整流桥208，输入滤波电容209，启动电阻210，供电电容211， 电感辅助绕组212，电阻分压器电阻213、214，整流二极管215，峰值电流采样电阻216，功率开关管217，续流二极管218，电感219，输出电容220，输出电阻221和LED负载222。

在所述功率开关管217导通期间，所述输出平均电流采样单元201对所述电感219上的电流进行采样。当所述电感219上的电流达到峰值时，所述比较器单元204输出一逻辑信号OFF，所述功率开关管217关断；此时所述平均电流采样单元201把所述电感219上的峰值电流采样电压保持下来。在所述功率开关管217关断期间，所述电感219的电流随时间从峰值开始斜坡下降。当所述电感219的电流斜坡下降到零时，所述电感零电流检测单元205输出一电感零电流检测信号ZCD，同时所述功率开关管217的漏极开始进行准谐振。当所述功率开关管217的漏极电压DRN谐振到谷底时，所述谷底导通检测单元206输出一谷底导通检测信号ON，所述功率开关管217重新导通。所述输出平均电流采样单元201在所述电感219的工作时间内输出所述保持电压而在所述电感219的空闲时间内输出一零电压到所述误差放大器单元203的负输入端作为输出平均电流采样电压SENSE。所述输出平均电流基准电压与所述输出平均电流采样电压分别输入到所述误差放大器单元203的正、负输入端来进行误差放大，并输出一误差放大信号COMP作为所述电感219的峰值电流采样的阈值电压。系统根据输出平均电流采样电压与输出平均电流基准电压的差值，自动的调整所述电感219的峰值电流采样的阈值电压，从而调整了所述电感219的峰值电流，以使得输出平均电流采样电压的平均值与输出平均电流基准电压相等，从而实现了LED输出的恒流控制。

图3为本发明的采用闭环控制方式的降压式LED恒流驱动电路的实施例1的关键节点波形图。从图中可以看到，在电感工作时间内，SENSE电压为当前周期的电感峰值电流的采样电压，在电感空闲时间内，SENSE电压为一零电压；SENSE电压波形与电感电流波形的时序一致。同时从图中可以看到，采用本发明的闭环控制技术，LED恒流驱动电路的功率开关管可以工作在准谐振模式下，功率开关管的漏极电压DRN准谐振到谷底时，功率开关管的栅极驱动信号GD才开始变为高电平。这能显著的减小了功率开关管的开关损耗。

实施例2

如图4所示，为本发明的用于LED恒流驱动电路的闭环控制电路的实施例2。用于LED恒流驱动电路的闭环控制电路包括：输出平均电流采样单元401，输出平均电流基准电压单元402，误差放大器单元403，比较器单元404，电感零电流检测单元405，谷底导通检测单元406和逻辑与驱动单元407。所述LED恒流驱动电路还包括：整流桥408，输入滤波电容409，启动电阻410，供电电容411，电阻分压器电阻412、413，整流二极管414，功率开关管415，峰值电流采样电阻416，续流二极管417，电感418，输出电容419，输出电阻420和LED负载421。

具体的说，本实施例的闭环控制电路设计与实施例1相同，其闭环控制的工作原理与过程也相同，在此不再赘述。所不同的是，本实施例的LED恒流驱动电路的控制芯片400的电源地与系统的电源地并不共地，而是采用了浮地的连接方式；相应的，功率开关管采用了高边驱动的连接方式。本实施例的控制芯片400采用浮地的连接方式，省去了用来采样电感两端电压的辅助绕组，这节省了系统的成本和缩小了LED驱动电源的体积。

图5为本发明中输出平均电流采样单元的一个具体实施图。所述输出平均电流采样单元由开关控制逻辑单元500，第一开关501，第二开关502，第一采样电容503，第二采样电容504，运算放大器单元505，NMOS晶体管506，第一电阻507，第三开关508，第四开关509和滤波电容510组成。所述输出平均电流采样单元对所述LED恒流驱动电路的输出平均电流进行采样。当所述功率开关管导通时，所述第一开关501闭合，此时所述第一采样电容503对所述峰值电流采样电阻上的电压进行采样；当所述功率开关管开始关断时，所述第一开关501断开，所述第二开关502闭合，此时所述第二采样电容504的电压等于所述第一采样电容503的电压。当所述开关控制逻辑单元500经过一个内置的关断延时后，所述第二开关502断开，则所述第二采样电容504上的电压保持不变直至所述第二开关502再次闭合。相应的，当所述功率开关管关断时，所述第三开关508闭合，把所述第二采样电容504上的电压输出到所述滤波电容510上；当所述电感零电流检测单元输出一电感零电流检测信号ZCD时，所述第三开关508断开，所述第四开关509闭合，则所述滤波电容510上的电压为变为零；当所述功率开关管再一次导通时，所述第三开关508重新闭合，所述第四开关509重新断开，则所述第二采样电容504上的电压再次输出到所述滤波电容510上。如此反复，实现对输出平均电流的采样。

本说明书所述的仅是本发明的较佳的具体实施方式，用于说明本发明的技术方案，而非对本发明的限制，凡本领域的技术人员依据本发明的构思通过逻辑分析、推理或者有限的实验来对本发明做出了一些调整和改变而得到的技术方案，例如将本发明的闭环控制电路的技术应用在升压，升降压等拓扑的LED驱动电源中。仍为本发明的要义所在，皆应在本发明的范围之内。

Claims (3)

1.一种用于LED恒流驱动电路的闭环控制电路，其特征在于包括：

一输出平均电流采样单元，用于对LED输出平均电流进行采样；

一输出平均电流基准电压单元，用于产生所需要的输出平均电流基准电压；

一误差放大器单元，用于将输出平均电流采样电压与所述输出平均电流基准电压的差值进行放大，输出一电感峰值电流采样的阈值电压；

一比较器单元，用于将峰值电流采样电阻上的电压值与所述电感峰值电流采样的阈值电压进行比较；

一电感零电流检测单元，用于对电感电流的过零时刻进行检测；

一谷底导通检测单元，用于对功率开关管漏极的谐振电压进行谷底检测以输出一控制功率开关管导通的信号；

一逻辑与驱动单元，用于对所述比较器单元和所述谷底导通检测单元的输出信号进行逻辑控制，进而驱动功率开关管和控制所述输出平均电流采样单元；

所述电感零电流检测单元的输入端连接电阻分压器的输出端，其输出端连接所述输出平均电流采样单元的第一个输入端；所述输出平均电流采样单元的第二个输入端与峰值电流采样电阻连接，所述输出平均电流采样单元的输出端与所述误差放大器单元的负输入端连接；所述误差放大器单元的正输入端与所述输出平均电流基准电压单元的输出端连接，所述误差放大器单元输出端与所述比较器单元的负输入端连接；所述比较器单元的正输入端与所述峰值电流采样电阻连接，所述比较器单元输出端与所述逻辑与驱动单元的一个输入端连接；所述谷底导通检测单元的输入端与电阻分压器的输出端连接，所述谷底导通检测单元的输出端与所述逻辑与驱动单元的另一个输入端连接；所述逻辑与驱动单元的输出端分别连接到功率开关管的输入端和所述输出平均电流采样单元的第三个输入端。

2.根据权利要求1所述的用于LED恒流驱动电路的闭环控制电路，其特征在于：所述输出平均电流采样单元包括：一开关控制逻辑单元，第一开关，第二开关，第一采样电容，第二采样电容，运算放大器单元，NMOS晶体管，第一电阻，第三开关，第四开关和滤波电容；所述开关控制逻辑单元的一个输入端连接所述电感零电流检测单元的输出端，另一个输入端连接所述逻辑与驱动单元的输出端，所述开关控制逻辑单元的四个输出端分别控制所述第一开关、第二开关、第三开关和第四开关的闭合与断开；所述第一开关的一端连接峰值电流采样电阻，其另一端连接所述第一采样电容，所述第一采样电容的另一端连接电源地；所述第二开关的一端连接所述第一采样电容，其另一端连接所述第二采样电容，所述第二采样电容的另一端连接电源地；所述运算放大器单元的正输入端连接所述第二采样电容，负输入端连接所述NMOS晶体管的源极，所述运算放大器单元的输出端连接所述NMOS晶体管的栅极；所述NMOS晶体管的漏极连接VDD电源；所述第一电阻的一端连接所述NMOS晶体管的源极，其另一端连接电源地；所述第三开关的一端连接所述第一电阻，其另一端连接所述滤波电容；所述第四开关的一端连接所述滤波电容，其另一端连接电源地；所述滤波电容的输出端连接到所述误差放大器单元的负输入端。

3.权利要求1或2所述的用于LED恒流驱动电路的闭环控制电路在降压、升压、升降压或反激拓扑的开关电源系统中应用。