CN104333676B - 一种坏点遮盖方法和系统 - Google Patents

一种坏点遮盖方法和系统 Download PDF

Info

Publication number
CN104333676B
CN104333676B CN201410631943.4A CN201410631943A CN104333676B CN 104333676 B CN104333676 B CN 104333676B CN 201410631943 A CN201410631943 A CN 201410631943A CN 104333676 B CN104333676 B CN 104333676B
Authority
CN
China
Prior art keywords
bad point
memory
point coordinate
chip
chip interior
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410631943.4A
Other languages
English (en)
Other versions
CN104333676A (zh
Inventor
任立
李国新
吴大斌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BEIJING VIMICRO ARTIFICIAL INTELLIGENCE CHIP TECHNOLOGY Co.,Ltd.
Original Assignee
Guangdong Vimicro Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangdong Vimicro Corp filed Critical Guangdong Vimicro Corp
Priority to CN201410631943.4A priority Critical patent/CN104333676B/zh
Publication of CN104333676A publication Critical patent/CN104333676A/zh
Application granted granted Critical
Publication of CN104333676B publication Critical patent/CN104333676B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Image Analysis (AREA)

Abstract

本发明实施例提供一种坏点遮盖方法和系统,解决了现有技术中由于芯片内SRAM的大小有限,而使得坏点表存储受限,以及芯片制造成本增加的问题。该坏点遮盖方法包括:将坏点表存储在芯片外部存储器;从所述芯片外部存储器中读取所述坏点表中的坏点坐标存入芯片内部存储器;根据所述芯片内部存储器中存储的坏点坐标,对落入所述坏点坐标的显示数据进行遮盖处理;清除所述芯片内部存储器中已完成遮盖处理的坏点坐标;继续从所述芯片外部存储器中读取坏点坐标存入所述芯片内部存储器已清除的存储空间。

Description

一种坏点遮盖方法和系统
技术领域
本发明涉及数字图像处理领域,特别涉及一种坏点遮盖方法和系统。
技术背景
现有技术中的坏点遮盖是首先通过特殊程序检测出图像传感器的坏点,将坏点的坐标保存在一坏点表中;然后芯片再根据该坏点表对图像传感器实时传输的显示数据进行处理,以遮盖算法对落入坏点坐标的显示数据进行遮盖。其中,坏点表存储在芯片内部的单口SRAM(静态存储器)中。现有的SRAM一般只能储存1024个坏点坐标,每个坏点坐标的位宽为12-bit。
然而随着图像传感器分辨率的不断提高,图像传感器的坏点数量以及坏点坐标的位宽也不断增加。以4K分辨率的图像传感器为例,坏点坐标的位宽至少要扩展到13-bit,这样现有SRAM的大小则至少需要增加4%。此外,4K分辨率的像素点数量高达4096*2160个,即使只有其中1%的像素点为坏点,芯片内SRAM的尺寸也必须成百倍增加。而增加SRAM的尺寸不仅有悖于当今社会对芯片“微型化”的要求,还会增加芯片的制造成本。
发明内容
有鉴于此,本发明实施例提供一种新的坏点遮盖方法和系统,解决了现有技术中由于芯片内SRAM的大小有限,而使得坏点表存储受限,以及芯片制造成本增加的问题。
本发明实施例提供了一种坏点遮盖方法,包括:
将坏点表存储在芯片外部存储器;
从所述芯片外部存储器中读取所述坏点表中的坏点坐标存入芯片内部存储器;
根据所述芯片内部存储器中存储的坏点坐标,对落入所述坏点坐标的显示数据进行遮盖处理;
清除所述芯片内部存储器中已完成遮盖处理的坏点坐标;
从所述芯片外部存储器中读取坏点坐标存入所述芯片内部存储器已清除的存储空间。
本发明实施例提供的一种坏点遮盖方法系统,包括:
控制模块,配置为从芯片外部存储器中读取坏点表中的坏点坐标存入芯片内部存储器,其中,所述芯片外部存储器预先存储有所述坏点表;
遮盖模块,配置为根据所述芯片内部存储器中存储的坏点坐标,对落入所述坏点坐标的显示数据进行遮盖处理;
清除模块,配置为清除所述芯片内部存储器中已完成遮盖处理的坏点坐标。
利用本发明实施例所提供的坏点遮盖方法和系统,将坏点表存储在芯片外部存储器,坏点坐标的存储以及坏点坐标的位宽不再受芯片内部存储器的限制,扩展了坏点表的容量。此外,芯片内部存储器不用同时存储坏点表中的所有坏点坐标,减小了芯片内部存储器的大小,这不仅有利于减小芯片制造尺寸,还降低了芯片的制造成本。
附图说明
图1所示为本发明一实施例所提供的坏点遮盖方法的流程示意图。
图2所示为本发明一实施例所提供的坏点遮盖方法的流程示意图。
图3所示为本发明一实施例所提供的坏点遮盖系统的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清除、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
图1所示为本发明一实施例所提供的坏点遮盖方法的流程示意图。如图1所示,该坏点遮盖方法包括:
步骤101:将坏点表存储在芯片外部存储器。其中,坏点表中包括通过特殊程序检测出的图像传感器的所有坏点的坏点坐标。这样后续的遮盖步骤中,只需针对该坏点表中的坏点坐标对显示数据进行遮盖处理即可。
本领域技术人员可以理解,坏点表的生成方法可采用现有技术中的任何检测方法,本发明对此不做限定。
步骤102:从所述芯片外部存储器中读取所述坏点表中的坏点坐标存入芯片内部存储器。
由于芯片内部存储器的尺寸大小受限,而坏点表的数据量可能较大。因此在实际的实现过程中,仅将坏点表中的一部分坏点坐标存入芯片内部存储器。在完成对落入芯片内部存储器中坏点坐标的显示数据的遮盖处理的同时,再继续从芯片外部存储器读取坏点坐标继续进行遮盖处理,具体步骤描述请见步骤104~105。
步骤103:根据所述芯片内部存储器中存储的坏点坐标,对落入所述坏点坐标的显示数据进行遮盖处理。具体过程为,如果判断图像传感器传输的显示数据落入了某一坏点坐标,则对该显示数据进行遮盖处理,并执行步骤104。在本发明一实施例中,以显示数据的传输序列顺序判断显示数据是否落入坏点坐标。
步骤104:清除所述芯片内部存储器中已完成遮盖处理的坏点坐标。在本发明一实施例中,清除的具体过程可以为:每完成一坏点坐标上显示数据的遮盖处理,即从所述芯片内部存储器中清除该坏点坐标。
步骤105:从所述芯片外部存储器中读取坏点坐标存入所述芯片内部存储器已清除的存储空间。在本发明一实施例中,步骤105和步骤103是并行进行的,即在从芯片外部存储器中读取坏点坐标存入所述芯片内部存储器已清除的存储空间的同时,遮盖处理的过程也在继续进行。
在本发明一实施例中,为了提高坏点遮盖的效率,可以是在芯片内部存储器中已清除坏点坐标的数量达到一预设阀值时,再读取坏点表中剩余的坏点坐标存入芯片内部存储器以继续进行遮盖处理。下面通过图2所示的实施例进行详细说明。
图2所示为本发明一实施例所提供的坏点遮盖方法的流程示意图。在图2所示的实施例中,预设阀值设定为:已清除坏点坐标的数量达到所述芯片内部存储器所能存储坏点坐标总量的四分之一。此外,芯片外部存储器采用DDR存储器,其中的坏点表中坏点坐标的总数量为N。芯片内部存储器采用SRAM存储器,其所能存储坏点坐标的总量为M(M<N)。如图2所示,该坏点遮盖方法包括:
步骤201:从DDR中读取了M个坏点坐标,并将“SRAM中坏点坐标的数量”(后文以dp_sram_cnt表示)设为M,将“已遮盖处理的坏点坐标的数量”(后文以dp_cnt表示)设为0,将“坏点表中坏点坐标的总数量”(后文以dp_total表示)设为N。
步骤202:将该M个坏点坐标写入SRAM。
步骤203:开始按显示数据的传输序列进行坏点判断。当判断当前处理的显示数据未落入坏点坐标时,则继续对下一个显示数据进行判断;当判断当前处理的显示数据落入坏点坐标时,则对该显示数据进行遮盖,并执行步骤204。
步骤204:将dp_sram_cnt减1,并将dp_cnt加1。
步骤205:判断dp_cnt是否达到了dp_total。若已达到,则说明坏点表中所有坏点坐标上的显示数据都被遮盖完毕,流程结束;若未达到,则执行步骤206。
步骤206:判断dp_sram_cnt是否大于3/4*M。若判断结果为是,则证明还未达到预设阀值,此时返回步骤203开始对下一个显示数据进行判断;若判断结果为否,则证明已有1/4*M个坏点坐标上的显示数据已被遮盖完毕,此时执行步骤207。
步骤207:从DDR读取1/4*M个坏点坐标存入SRAM已清除的存储空间,然后返回步骤203继续对序列中的显示数据进行遮盖处理。
如此循环反复直至坏点表中所有的坏点坐标上的显示数据都被遮盖完毕,流程结束。
在本发明一实施例中,芯片外部存储器可以是DDR存储器。芯片内部存储器可以是32b*128,即大小为0.5kb的双口SRAM存储器。在本发明一实施例中,可以通过寄存器,配置待检测表大小,总坏点数,坏点坐标的位宽。可以通过修改待检测表中内容的数据结构来灵活配置坏点坐标的位宽。
图3所示为本发明一实施例所提供的坏点遮盖系统的结构示意图。如图3所示,该坏点遮盖系统包括:
控制模块,配置为从芯片外部存储器中读取坏点表中的坏点坐标存入芯片内部存储器,其中,芯片外部存储器预先存储有坏点表。
遮盖模块,配置为根据芯片内部存储器中存储的坏点坐标,对落入坏点坐标的显示数据进行遮盖处理。
清除模块,配置为清除芯片内部存储器中已完成遮盖处理的坏点坐标。
在本发明一实施例中,还可以进一步包括:第一判断模块,配置为判断显示数据是否落入坏点坐标。
在本发明另一实施例中,还可以进一步包括:第二判断模块,配置为判断芯片内部存储器中已遮盖处理的坏点坐标的数量是否达到一预设阀值。则此时控制模块还可以进一步根据第二判断模块返回的确定结果从芯片外部存储器中读取坏点坐标存入芯片内部存储器已清除的存储空间。
在本发明另一实施例中,清除模块和控制模块集成为一个芯片内部的模块。
以上仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内,所作的任何修改、等同替换等,均应包含在本发明的保护范围之内。

Claims (10)

1.一种坏点遮盖方法,其特征在于,包括:
将坏点表存储在芯片外部存储器,其中,通过寄存器配置所述坏点表的大小、坏点数及坏点坐标的位宽;
从所述芯片外部存储器中读取所述坏点表中的坏点坐标存入芯片内部存储器;
根据所述芯片内部存储器中存储的坏点坐标,对落入所述坏点坐标的显示数据进行遮盖处理;
清除所述芯片内部存储器中已完成遮盖处理的坏点坐标;
从所述芯片外部存储器中读取坏点坐标存入所述芯片内部存储器已清除的存储空间。
2.根据权利要求1所述的方法,其特征在于,所述对落入所述坏点坐标的显示数据进行遮盖处理包括:
以所述显示数据的传输序列顺序判断所述显示数据是否落入坏点坐标;如果判断结果为是,则对该落入坏点坐标的显示数据进行遮盖处理。
3.根据权利要求1所述的方法,其特征在于,所述清除所述芯片内部存储器中已完成遮盖处理的坏点坐标包括:
每完成一坏点坐标上显示数据的遮盖处理,即从所述芯片内部存储器中清除该坏点坐标。
4.根据权利要求1所述的方法,其特征在于,所述从所述芯片外部存储器中读取坏点坐标存入所述芯片内部存储器已清除的存储空间包括:
判断所述芯片内部存储器中已清除的坏点坐标的数量是否达到一预设阀值;如果判断结果为是,则从所述芯片外部存储器中读取坏点坐标存入所述芯片内部存储器已清除的存储空间。
5.根据权利要求4所述的方法,其特征在于,所述芯片内部存储器中已清除的坏点坐标的数量达到一预设阀值包括:
所述已清除的坏点坐标的数量达到所述芯片内部存储器所能存储坏点坐标总量的四分之一。
6.根据权利要求1或4所述的方法,其特征在于,所述从所述芯片外部存储器中读取坏点坐标存入所述芯片内部存储器已清除的存储空间的过程与所述遮盖处理过程并行进行。
7.一种坏点遮盖系统,其特征在于,包括:
控制模块,配置为从芯片外部存储器中读取坏点表中的坏点坐标存入芯片内部存储器,且通过寄存器配置所述坏点表的大小、坏点数及坏点坐标的位宽,其中,所述芯片外部存储器预先存储有所述坏点表;
遮盖模块,配置为根据所述芯片内部存储器中存储的坏点坐标,对落入所述坏点坐标的显示数据进行遮盖处理;
清除模块,配置为清除所述芯片内部存储器中已完成遮盖处理的坏点坐标。
8.根据权利要求7所述的系统,其特征在于,进一步包括:
第一判断模块,配置为判断显示数据是否落入坏点坐标;和/或,
第二判断模块,配置为判断所述芯片内部存储器中已遮盖处理的坏点坐标的数量是否达到一预设阀值;
此时控制模块还可以进一步配置为:根据所述第二判断模块返回的确定结果从芯片外部存储器中读取坏点坐标存入芯片内部存储器已清除的存储空间。
9.根据权利要求7所述的系统,其特征在于,所述芯片外部存储器为DDR存储器。
10.根据权利要求7所述的系统,其特征在于,所述芯片内部存储器为双口SRAM存储器。
CN201410631943.4A 2014-11-11 2014-11-11 一种坏点遮盖方法和系统 Active CN104333676B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410631943.4A CN104333676B (zh) 2014-11-11 2014-11-11 一种坏点遮盖方法和系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410631943.4A CN104333676B (zh) 2014-11-11 2014-11-11 一种坏点遮盖方法和系统

Publications (2)

Publication Number Publication Date
CN104333676A CN104333676A (zh) 2015-02-04
CN104333676B true CN104333676B (zh) 2019-06-21

Family

ID=52408320

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410631943.4A Active CN104333676B (zh) 2014-11-11 2014-11-11 一种坏点遮盖方法和系统

Country Status (1)

Country Link
CN (1) CN104333676B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105718849B (zh) * 2015-10-21 2019-06-11 深圳芯启航科技有限公司 应用于指纹传感器的像素点扫描方法和装置
CN106385549B (zh) * 2016-09-05 2019-04-26 凌云光技术集团有限责任公司 图像坏点矫正方法及相关装置
CN113744653B (zh) * 2020-05-29 2022-07-26 中国科学院长春光学精密机械与物理研究所 基于微型led的显示器件

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101110050A (zh) * 2007-08-13 2008-01-23 北京中星微电子有限公司 一种自适应自动检测坏点的图像处理芯片及方法
CN102801912A (zh) * 2012-07-17 2012-11-28 北京伽略电子系统技术有限公司 一种红外图像处理芯片及处理方法
CN104112413A (zh) * 2013-04-17 2014-10-22 深圳市德彩光电有限公司 Led显示屏坏点点检系统

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101110050A (zh) * 2007-08-13 2008-01-23 北京中星微电子有限公司 一种自适应自动检测坏点的图像处理芯片及方法
CN102801912A (zh) * 2012-07-17 2012-11-28 北京伽略电子系统技术有限公司 一种红外图像处理芯片及处理方法
CN104112413A (zh) * 2013-04-17 2014-10-22 深圳市德彩光电有限公司 Led显示屏坏点点检系统

Also Published As

Publication number Publication date
CN104333676A (zh) 2015-02-04

Similar Documents

Publication Publication Date Title
CN104700062B (zh) 一种识别二维码的方法及设备
CN104333676B (zh) 一种坏点遮盖方法和系统
Hottinger et al. Paleogene larger rotaliid foraminifera from the western and central Neotethys
CN107833238A (zh) 最大连通域标记方法、目标跟踪方法、增强现实/虚拟现实装置
CN109685000A (zh) 一种基于视觉的车位检测方法及装置
CN104699422B (zh) 缓存数据的确定方法及装置
CN104182974B (zh) 一种基于特征点进行图像匹配的加速方法
CN103489200B (zh) 图像处理装置及图像处理方法
US11461038B2 (en) Method, device and terminal for testing memory chip
CN109993019A (zh) 基于连通域分析的二维码识别方法、系统及设备和介质
CN108074267A (zh) 交点检测装置及方法、摄像头校正系统及方法、程序及记录介质
CN105701839B (zh) 状态估计装置、状态估计方法以及集成电路
CN105915880A (zh) 图像处理装置和图像处理方法
CN108663382A (zh) 基于视觉显著性的纸张表面缺陷检测的方法及装置
CN106649759A (zh) 图片的处理方法及移动终端
CN106678362A (zh) 一种汽车档位学习判断方法和装置
CN108647579A (zh) 一种障碍物检测方法、装置及终端
CN110751732A (zh) 一种2d图像转3d图像的方法
CN106646465A (zh) 一种级联恒虚警检测方法及装置
CN107240101B (zh) 目标区域检测方法和装置、图像分割方法和装置
CN103729844B (zh) 一种静止检测方法和装置
CN104575613B (zh) 一种电性失效分析方法
CN111340811B (zh) 违章合成图的拆分方法、设备及计算机存储介质
CN106127786B (zh) 一种复杂连通区域特征的快速标定与提取方法
CN103426157B (zh) 图像有效区域的扫描方法及装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20190312

Address after: 519031 Room 105-15070, No. 6 Baohua Road, Hengqin New District, Zhuhai City, Guangdong Province

Applicant after: Guangdong Vimicro Corp

Address before: 519000 room 105, 6 Baohua Road, Hengqin New District, Zhuhai, Guangdong -478

Applicant before: GUANGDONG ZHONGXING ELECTRONICS CO., LTD.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20210125

Address after: No. 607, 6th floor, shining building, 35 Xueyuan Road, Haidian District, Beijing 100083

Patentee after: BEIJING VIMICRO ARTIFICIAL INTELLIGENCE CHIP TECHNOLOGY Co.,Ltd.

Address before: 519031 Room 105-15070, No. 6 Baohua Road, Hengqin New District, Zhuhai City, Guangdong Province

Patentee before: GUANGDONG VIMICRO ELECTRONICS Co.,Ltd.

TR01 Transfer of patent right