CN104322118A - 一种下行数据的发送方法和设备 - Google Patents
一种下行数据的发送方法和设备 Download PDFInfo
- Publication number
- CN104322118A CN104322118A CN201480000915.0A CN201480000915A CN104322118A CN 104322118 A CN104322118 A CN 104322118A CN 201480000915 A CN201480000915 A CN 201480000915A CN 104322118 A CN104322118 A CN 104322118A
- Authority
- CN
- China
- Prior art keywords
- sector
- downlink data
- time delay
- bsc
- delay value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04W—WIRELESS COMMUNICATION NETWORKS
- H04W56/00—Synchronisation arrangements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04W—WIRELESS COMMUNICATION NETWORKS
- H04W56/00—Synchronisation arrangements
- H04W56/004—Synchronisation arrangements compensating for timing error of reception due to propagation delay
- H04W56/0045—Synchronisation arrangements compensating for timing error of reception due to propagation delay compensating for timing error by altering transmission time
Abstract
本发明公开了一种下行数据的发送方法和设备,内容包括:确定逻辑小区内扇区与基站控制器BSC之间的链路时延值,以及所述逻辑小区与所述BSC之间的最大链路时延值;根据所述链路时延值和所述最大链路时延值,调整所述扇区的下行数据的发送时间;根据调整后的所述发送时间,发送所述扇区的下行数据,这样通过对扇区与BSC之间通信链路的时延进行检测,依据检测结果调整各个扇区下行数据的发送时间,使得通过各个扇区空口发送的下行数据的时间同步,有效防止了逻辑小区内各个扇区之间发送下行数据不同步导致的同频干扰问题,提高了逻辑小区内不同扇区之间发送下行数据的同步效率。
Description
技术领域
本发明涉及无线通信技术领域,尤其涉及一种下行数据的发送方法和设备。
背景技术
全球移动通信系统(Global System for Mobile Communication,GSM)中,小区合并是指将多个服务小区(通常是相邻的服务小区)进行频点合并,合并之后成为一个逻辑小区。该逻辑小区使用一个频点,这样使得GSM使用的频点数量大大减小,而且保证信号覆盖范围保持不变,有效地提高了频谱资源的利用率。此外,通过小区合并的方式组网,有效减小了终端设备在各个服务小区之间的执行小区重选操作和小区切换操作的次数。
在小区合并之后,一个逻辑小区内包含了多个服务小区,每一个服务小区成为该逻辑小区的一个扇区,一个逻辑小区内的各个扇区下行数据发送需要满足发送频点相同以及发送数据内容的时间相同的要求,一旦出现各个扇区下行数据发送不满足发送频点相同以及发送数据内容的时间相同的要求,将会在该逻辑小区内发生严重的同频干扰。
具体地,由于一个逻辑小区内的各个扇区之间满足同步要求,但是各个扇区与BSC(Base Station Controller,基站控制器)之间的链路时延不同,这样使得由BSC或者BTS发送各个扇区的下行数据的时间不一致,增加了各个扇区之间的同频干扰。
由此可见,亟需一种下行数据的发送方法,用于解决目前存在的BSC或者BTS发送各个扇区的下行数据的时间不一致引发的各个扇区之间的同频干扰比较大的问题。
发明内容
有鉴于此,本发明实施例提供了一种下行数据的发送方法和设备,用于解决目前存在的BSC或者BTS发送各个扇区的下行数据的时间不一致引发的各个扇区之间的同频干扰比较大的问题。
根据本发明的第一方面,提供了一种下行数据的发送设备,包括:
处理器,用于确定逻辑小区内扇区与基站控制器BSC之间的链路时延值,以及所述逻辑小区与所述BSC之间的最大链路时延值;并根据所述链路时延值和所述最大链路时延值,调整所述扇区的下行数据的发送时间;
信号发射器,用于根据调整后的所述发送时间,发送所述扇区的下行数据。
在本发明第一方面可能的实施方式中,第一种可能的实施方式中,所述处理器,具体用于确定通过逻辑小区内扇区与基站控制器BSC之间的通信链路传输测试帧所使用的实际时长,其中,所述逻辑小区内扇区与基站控制器BSC之间的通信链路传输测试帧包含由所述BSC向所述逻辑小区内扇区发送测试帧;
计算确定的所述实际时长与设定的理论时长之间的差值,并将所述差值作为确定的逻辑小区内扇区与基站控制器BSC之间的链路时延值;
其中,所述设定的理论时长用于表征逻辑小区的各个扇区与基站控制器BSC之间的每一条通信链路传输测试帧所使用的理论时长。
在本发明第一方面可能的实施方式中,或者在本发明第一方面的第一种可能的实施方式中,第二种可能的实施方式中,所述处理器,具体用于在得到所述逻辑小区内每一个扇区与所述BSC之间的链路时延值时,依次比较任意两个扇区对应的链路时延值的大小;
将比较结果中数值最大的链路时延值作为所述逻辑小区与所述BSC之间的最大链路时延值。
在本发明第一方面可能的实施方式中,或者在本发明第一方面的第一种可能的实施方式中,或者在本发明第一方面的第二种可能的实施方式中,第三种可能的实施方式中,所述下行数据的发送时间包含BSC发送下行数据的时间;
所述处理器,具体用于计算所述最大链路时延值和所述链路时延值之间差值;并将预设的BSC发送下行数据的时间延迟所述差值,作为所述BSC向所述扇区发送下行数据的发送时间;
所述信号发射器,具体用于按照得到的所述BSC向所述扇区发送下行数据的发送时间,通过所述BSC与所述扇区之间的通信链路向所述扇区空口发送所述扇区的下行数据。
在本发明第一方面可能的实施方式中,或者在本发明第一方面的第一种可能的实施方式中,或者在本发明第一方面的第二种可能的实施方式中,第四种可能的实施方式中,所述下行数据的发送时间包含扇区空口发送下行数据的时间;
所述处理器,具体用于计算所述最大链路时延值和所述链路时延值之间差值;并将预设的扇区空口发送下行数据的时间增加所述差值,作为所述扇区空口发送下行数据的发送时间;
所述信号发射器,具体用于按照得到的所述扇区空口发送下行数据的发送时间,通过所述扇区空口发送所述扇区的下行数据。
根据本发明的第二方面,提供了一种下行数据的发送设备,包括:
确定模块,用于确定逻辑小区内扇区与基站控制器BSC之间的链路时延值,以及所述逻辑小区与所述BSC之间的最大链路时延值;
调整模块,用于根据所述确定模块确定的所述链路时延值和所述最大链路时延值,调整所述扇区的下行数据的发送时间;
发送模块,用于根据所述调整模块调整后的所述发送时间,发送所述扇区的下行数据。
在本发明第二方面可能的实施方式中,第一种可能的实施方式中,所述确定模块,具体用于确定通过逻辑小区内扇区与基站控制器BSC之间的通信链路传输测试帧所使用的实际时长,其中,所述逻辑小区内扇区与基站控制器BSC之间的通信链路传输测试帧包含由所述BSC向所述逻辑小区内扇区发送测试帧;
计算确定的所述实际时长与设定的理论时长之间的差值,并将所述差值作为确定的逻辑小区内扇区与基站控制器BSC之间的链路时延值;
其中,所述设定的理论时长用于表征逻辑小区的各个扇区与基站控制器BSC之间的每一条通信链路传输测试帧所使用的理论时长。
在本发明第二方面可能的实施方式中,或者在本发明第二方面的第一种可能的实施方式中,第二种可能的实施方式中,所述确定模块,具体用于在得到所述逻辑小区内每一个扇区与所述BSC之间的链路时延值时,依次比较任意两个扇区对应的链路时延值的大小;
将比较结果中数值最大的链路时延值作为所述逻辑小区与所述BSC之间的最大链路时延值。
在本发明第二方面可能的实施方式中,或者在本发明第二方面的第一种可能的实施方式中,或者在本发明第二方面的第二种可能的实施方式中,第三种可能的实施方式中,所述下行数据的发送时间包含BSC发送下行数据的时间;
所述调整模块,具体用于计算所述确定模块确定的所述最大链路时延值和所述链路时延值之间差值;并将预设的BSC发送下行数据的时间延迟所述差值,作为所述BSC向所述扇区发送下行数据的发送时间;
所述发送模块,具体用于按照所述调整模块得到的所述BSC向所述扇区发送下行数据的发送时间,通过所述BSC与所述扇区之间的通信链路向所述扇区空口发送所述扇区的下行数据。
在本发明第二方面可能的实施方式中,或者在本发明第二方面的第一种可能的实施方式中,或者在本发明第二方面的第二种可能的实施方式中,第四种可能的实施方式中,所述下行数据的发送时间包含扇区空口发送下行数据的时间;
所述调整模块,具体用于计算所述确定模块确定的所述最大链路时延值和所述链路时延值之间差值;并将预设的扇区空口发送下行数据的时间增加所述差值,作为所述扇区空口发送下行数据的发送时间;
所述发送模块,具体用于按照所述调整模块得到的所述扇区空口发送下行数据的发送时间,通过所述扇区空口发送所述扇区的下行数据。
根据本发明的第三方面,提供了一种下行数据的发送方法,包括:
确定逻辑小区内扇区与基站控制器BSC之间的链路时延值,以及所述逻辑小区与所述BSC之间的最大链路时延值;
根据所述链路时延值和所述最大链路时延值,调整所述扇区的下行数据的发送时间;
根据调整后的所述发送时间,发送所述扇区的下行数据。
在本发明第三方面可能的实施方式中,第一种可能的实施方式中,所述确定逻辑小区内扇区与基站控制器BSC之间的链路时延值,包括:
确定通过逻辑小区内扇区与基站控制器BSC之间的通信链路传输测试帧所使用的实际时长,其中,所述逻辑小区内扇区与基站控制器BSC之间的通信链路传输测试帧包含由所述BSC向所述逻辑小区内扇区发送测试帧;
计算确定的所述实际时长与设定的理论时长之间的差值,并将所述差值作为确定的逻辑小区内扇区与基站控制器BSC之间的链路时延值;
其中,所述设定的理论时长用于表征逻辑小区的各个扇区与基站控制器BSC之间的每一条通信链路传输测试帧所使用的理论时长。
在本发明第三方面可能的实施方式中,或者在本发明第三方面的第一种可能的实施方式中,第二种可能的实施方式中,所述确定所述逻辑小区与所述BSC之间的最大链路时延值,包括:
在得到所述逻辑小区内每一个扇区与所述BSC之间的链路时延值时,依次比较任意两个扇区对应的链路时延值的大小;
将比较结果中数值最大的链路时延值作为所述逻辑小区与所述BSC之间的最大链路时延值。
在本发明第三方面可能的实施方式中,或者在本发明第三方面的第一种可能的实施方式中,或者在本发明第三方面的第二种可能的实施方式中,第三种可能的实施方式中,所述下行数据的发送时间包含BSC发送下行数据的时间;
根据所述链路时延值和所述最大链路时延值,调整所述扇区的下行数据的发送时间,包括:
计算所述最大链路时延值和所述链路时延值之间差值;并
将预设的BSC发送下行数据的时间延迟所述差值,作为所述BSC向所述扇区发送下行数据的发送时间;
根据调整后的所述发送时间,发送所述扇区的下行数据,包括:
按照得到的所述BSC向所述扇区发送下行数据的发送时间,通过所述BSC与所述扇区之间的通信链路向所述扇区空口发送所述扇区的下行数据。
在本发明第三方面可能的实施方式中,或者在本发明第三方面的第一种可能的实施方式中,或者在本发明第三方面的第二种可能的实施方式中,第四种可能的实施方式中,所述下行数据的发送时间包含扇区空口发送下行数据的时间;
根据所述链路时延值和所述最大链路时延值,调整所述扇区的下行数据的发送时间,包括:
计算所述最大链路时延值和所述链路时延值之间差值;并
将预设的扇区空口发送下行数据的时间增加所述差值,作为所述扇区空口发送下行数据的发送时间;
根据调整后的所述发送时间,发送所述扇区的下行数据,包括:
按照得到的所述扇区空口发送下行数据的发送时间,通过所述扇区空口发送所述扇区的下行数据。
本发明实施例通过确定逻辑小区内扇区与基站控制器BSC之间的链路时延值,以及所述逻辑小区与所述BSC之间的最大链路时延值;根据所述链路时延值和所述最大链路时延值,调整所述扇区的下行数据的发送时间;根据调整后的所述发送时间,发送所述扇区的下行数据,这样通过对扇区与BSC之间通信链路的时延进行检测,依据检测结果调整各个扇区下行数据的发送时间,使得通过各个扇区空口发送的下行数据的时间同步,有效防止了逻辑小区内各个扇区之间发送下行数据不同步导致的同频干扰问题,提高了逻辑小区内不同扇区之间发送下行数据的同步效率。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简要介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域的普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1为本发明实施例一提供的一种下行数据的发送设备的结构示意图;
图2为本发明实施例二提供的一种下行数据的发送设备的结构示意图;
图3为本发明实施例三提供的一种下行数据的发送方法的流程示意图;
图4为多扇区下行数据块同步发送至空口的结构示意图;
图5为多扇区下行数据块同步发送的结构示意图;
图6为本发明实施例四提供的一种下行数据的发送方法的流程示意图;
图7为本发明实施例五提供的一种下行数据的发送方法的流程示意图。
具体实施方式
为了实现本发明的目的,本发明实施例提供了一种下行数据的发送方法和设备,确定逻辑小区内扇区与基站控制器BSC之间的链路时延值,以及所述逻辑小区与所述BSC之间的最大链路时延值;根据所述链路时延值和所述最大链路时延值,调整所述扇区的下行数据的发送时间;根据调整后的所述发送时间,发送所述扇区的下行数据,这样通过对扇区与BSC之间通信链路的时延进行检测,依据检测结果调整各个扇区下行数据的发送时间,使得通过各个扇区空口发送的下行数据的时间同步,有效防止了逻辑小区内各个扇区之间发送下行数据不同步导致的同频干扰问题,提高了逻辑小区内不同扇区之间发送下行数据的同步效率。
需要说明的是,一个逻辑小区内包含了多个扇区,这些扇区使用相同的频谱资源,在同一个频点下传输数据。
下面结合说明书附图对本发明各个实施例进行详细描述。
实施例一:
如图1所示,为本发明实施例一提供的一种下行数据的发送设备的结构示意图,该设备具体可以执行后续实施例三至实施例五的方法步骤,所述发送设备包括:处理器11和信号发射器12,其中,处理器11和信号发射器12之间通过总线13连接。
处理器11,用于确定逻辑小区内扇区与基站控制器BSC之间的链路时延值,以及所述逻辑小区与所述BSC之间的最大链路时延值;并根据所述链路时延值和所述最大链路时延值,调整所述扇区的下行数据的发送时间;
信号发射器12,用于根据调整后的所述发送时间,发送所述扇区的下行数据。
可选地,所述处理器11,具体用于确定通过逻辑小区内扇区与基站控制器BSC之间的通信链路传输测试帧所使用的实际时长,其中,所述逻辑小区内扇区与基站控制器BSC之间的通信链路传输测试帧包含由所述BSC向所述逻辑小区内扇区发送测试帧;计算确定的所述实际时长与设定的理论时长之间的差值,并将所述差值作为确定的逻辑小区内扇区与基站控制器BSC之间的链路时延值;
其中,所述设定的理论时长用于表征逻辑小区的各个扇区与基站控制器BSC之间的每一条通信链路传输测试帧所使用的理论时长。
可选地,所述处理器11,具体用于在得到所述逻辑小区内每一个扇区与所述BSC之间的链路时延值时,依次比较任意两个扇区对应的链路时延值的大小;将比较结果中数值最大的链路时延值作为所述逻辑小区与所述BSC之间的最大链路时延值。
可选地,当所述下行数据的发送时间包含BSC发送下行数据的时间时,所述处理器11,具体用于计算所述最大链路时延值和所述链路时延值之间差值;并将预设的BSC发送下行数据的时间延迟所述差值,作为所述BSC向所述扇区发送下行数据的发送时间;
所述信号发射器12,具体用于按照得到的所述BSC向所述扇区发送下行数据的发送时间,通过所述BSC与所述扇区之间的通信链路向所述扇区空口发送所述扇区的下行数据。
可选地,当所述下行数据的发送时间包含扇区空口发送下行数据的时间时,所述处理器11,具体用于计算所述最大链路时延值和所述链路时延值之间差值;并将预设的扇区空口发送下行数据的时间增加所述差值,作为所述扇区空口发送下行数据的发送时间;
所述信号发射器12,具体用于按照得到的所述扇区空口发送下行数据的发送时间,通过所述扇区空口发送所述扇区的下行数据。
需要说明的是,本发明实施例一所述的发送设备中处理器可以是一个通用中央处理器(CPU),微处理器,特定应用集成电路(application-specific integratedcircuit,ASIC),或一个或多个用于控制本发明方案程序执行的集成电路。
通过本发明实施例一所述的发送设备对扇区与BSC之间通信链路的时延进行检测,依据检测结果调整各个扇区下行数据的发送时间,使得通过各个扇区空口发送的下行数据的时间同步,有效防止了逻辑小区内各个扇区之间发送下行数据不同步导致的同频干扰问题,提高了逻辑小区内不同扇区之间发送下行数据的同步效率。
实施例二:
如图2所示,为本发明实施例二提供的一种下行数据的发送设备的结构示意图,该设备具体可以执行后续实施例三至实施例五的方法步骤,所述发送设备包括:确定模块21、调整模块22和发送模块23,其中:
确定模块21,用于确定逻辑小区内扇区与基站控制器BSC之间的链路时延值,以及所述逻辑小区与所述BSC之间的最大链路时延值;
调整模块22,用于根据所述确定模块21确定的所述链路时延值和所述最大链路时延值,调整所述扇区的下行数据的发送时间;
发送模块23,用于根据所述调整模块22调整后的所述发送时间,发送所述扇区的下行数据。
可选地,所述确定模块21,具体用于确定通过逻辑小区内扇区与基站控制器BSC之间的通信链路传输测试帧所使用的实际时长,其中,所述逻辑小区内扇区与基站控制器BSC之间的通信链路传输测试帧包含由所述BSC向所述逻辑小区内扇区发送测试帧;计算确定的所述实际时长与设定的理论时长之间的差值,并将所述差值作为确定的逻辑小区内扇区与基站控制器BSC之间的链路时延值;
其中,所述设定的理论时长用于表征逻辑小区的各个扇区与基站控制器BSC之间的每一条通信链路传输测试帧所使用的理论时长。
可选地,所述确定模块21,具体用于在得到所述逻辑小区内每一个扇区与所述BSC之间的链路时延值时,依次比较任意两个扇区对应的链路时延值的大小;将比较结果中数值最大的链路时延值作为所述逻辑小区与所述BSC之间的最大链路时延值。
可选地,当所述下行数据的发送时间包含BSC发送下行数据的时间时,所述调整模块22,具体用于计算所述确定模块21确定的所述最大链路时延值和所述链路时延值之间差值;并将预设的BSC发送下行数据的时间延迟所述差值,作为所述BSC向所述扇区发送下行数据的发送时间;
所述发送模块23,具体用于按照所述调整模块22得到的所述BSC向所述扇区发送下行数据的发送时间,通过所述BSC与所述扇区之间的通信链路向所述扇区空口发送所述扇区的下行数据。
可选地,当所述下行数据的发送时间包含扇区空口发送下行数据的时间时,所述调整模块22,具体用于计算所述确定模块21确定的所述最大链路时延值和所述链路时延值之间差值;并将预设的扇区空口发送下行数据的时间增加所述差值,作为所述扇区空口发送下行数据的发送时间;
所述发送模块23,具体用于按照所述调整模块22得到的所述扇区空口发送下行数据的发送时间,通过所述扇区空口发送所述扇区的下行数据。
需要说明的是,本发明实施例二所述的设备可以通过硬件设备实现,还可以通过软件方式实现,这里不做限定。
实施例三:
如图3所示,为本发明实施例三提供的一种下行数据的发送方法的流程示意图。所述方法可以如下所述。
步骤101:控制设备确定逻辑小区内扇区与基站控制器BSC之间的链路时延值。
在步骤101中,逻辑小区内扇区与基站控制器(BSC,Base StationController)之间建立业务,由于逻辑小区内不同扇区与BSC之间的通信链路不同,从BSC发送的下行数据到达逻辑小区内各个扇区的时间也不同,这样就使得逻辑小区内各个扇区通过空口发送的下行数据的时间不同,造成了逻辑小区内各个扇区在发送下行数据时存在同频干扰。
为了解决逻辑小区内各个扇区在发送下行数据时存在的同频干扰问题,首先确定逻辑小区内各个扇区与基站控制器BSC之间的链路时延值。
具体地,确定逻辑小区内各个扇区与基站控制器BSC之间的链路时延值的方式包括但不限于(这里以一个扇区为例进行说明):
第一步:确定通过逻辑小区内扇区与基站控制器BSC之间的通信链路传输测试帧所使用的实际时长。
其中,所述逻辑小区内扇区与基站控制器BSC之间的通信链路传输测试帧包含由所述BSC向所述逻辑小区内扇区发送测试帧。
具体地,指示BSC向逻辑小区内各个扇区发送用于测试时延的测试帧,记录一个发送测试帧的第一时间T1;
确定每一个扇区接收到该测试帧的第二时间T2,即第一个扇区接收到该测试帧的第二时间T21,第二个扇区接收到该测试帧的第二时间T22,……,第N个扇区接收到该测试帧的第二时间T2n。
得到通过逻辑小区内第一扇区与BSC之间的通信链路传输测试帧所使用的实际时长为(T21-T1);
通过逻辑小区内第二扇区与BSC之间的通信链路传输测试帧所使用的实际时长为(T22-T1);
通过逻辑小区内第N扇区与BSC之间的通信链路传输测试帧所使用的实际时长为(T2n-T1)。
第二步:计算确定的所述实际时长与设定的理论时长之间的差值,并将所述差值作为确定的逻辑小区内扇区与BSC之间的链路时延值。
其中,所述设定的理论时长用于表征逻辑小区的各个扇区与BSC之间的每一条通信链路传输测试帧所使用的理论时长。
需要说明的是,逻辑小区内各个扇区与BSC之间的每一条通信链路传输下行数据所使用的理论时长相同,即逻辑小区内第一扇区与BSC之间的通信链路传输下行数据所使用的理论时长、逻辑小区内第二扇区与BSC之间的通信链路传输下行数据所使用的理论时长、……、逻辑小区内第N扇区与BSC之间的通信链路传输下行数据所使用的理论时长都相同,这里假设设定的理论时长为T理。
针对逻辑小区内第一扇区:计算确定的所述实际时长与设定的理论时长之间的差值为(T21-T1)-T理,即确定的逻辑小区内第一扇区与BSC之间的链路时延值为(T21-T1)-T理;
针对逻辑小区内第二扇区:计算确定的所述实际时长与设定的理论时长之间的差值为(T22-T1)-T理,即确定的逻辑小区内第二扇区与BSC之间的链路时延值为(T22-T1)-T理;
针对逻辑小区内第N扇区:计算确定的所述实际时长与设定的理论时长之间的差值为(T2n-T1)-T理,即确定的逻辑小区内第N扇区与BSC之间的链路时延值为(T2n-T1)-T理。
步骤102:控制设备确定所述逻辑小区与所述BSC之间的最大链路时延值。
在步骤102中,利用步骤101的方式得到逻辑小区内每一个扇区与所述BSC之间的链路时延值,按照以下方式确定所述逻辑小区与所述BSC之间的最大链路时延值:
在得到所述逻辑小区内每一个扇区与所述BSC之间的链路时延值时,依次比较任意两个扇区对应的链路时延值的大小,将比较结果中数值最大的链路时延值作为所述逻辑小区与所述BSC之间的最大链路时延值。
具体地,仍以上述内容为例:得到第一扇区与BSC之间的链路时延值为(T21-T1)-T理;得到第二扇区与BSC之间的链路时延值为(T22-T1)-T理;……;得到第N扇区与BSC之间的链路时延值为(T2n-T1)-T理。
将得到的N个链路时延值进行比较,选择出N个链路时延值中数值最大的一个,作为逻辑小区与所述BSC之间的最大链路时延值。
或者说,比较通过步骤101中第一步“确定通过逻辑小区内扇区与基站控制器BSC之间的通信链路传输测试帧所使用的实际时长”得到的逻辑小区内各个扇区与基站控制器BSC之间的通信链路传输测试帧所使用的实际时长,实际时长最大,说明链路时延最长,再计算实际时长与理论时长的差值得到逻辑小区与所述BSC之间的最大链路时延值。
需要说明的是,步骤101与步骤102没有执行先后顺序,可以按照实施例一中所述的方式先执行步骤101,再执行步骤102;也可以先执行步骤102,在执行步骤101;还可以同时执行步骤101和步骤102。
步骤103:控制设备根据所述链路时延值和所述最大链路时延值,调整所述扇区的下行数据的发送时间。
其中,所述下行数据的发送时间包含BSC发送下行数据的时间、扇区空口发送下行数据的时间中的至少一种。
在步骤103中,由于扇区下行数据的发送时间包括两个阶段:一个阶段是由BSC将下行数据发送给每一个扇区;另一个阶段是由扇区将下行数据通过空口发送给终端,为了保证各个扇区在将下行数据通过空口发送给终端时避免出现同频干扰,至少可以采取以下两种方式实现不同扇区内下行数据发送的同步:
第一种方式:BSC根据所述链路时延值和所述最大链路时延值,调整将下行数据发送给每一个扇区的发送时间,保证下行数据同时到达对应的扇区,使得扇区在接收到下行数据时,直接将下行数据通过空口发送给终端。
第二种方式:BSC同时将下行数据发送给每一个扇区,不同扇区根据所述链路时延值和所述最大链路时延值,确定将下行数据发送给空口的时间,即扇区在接收到BSC发送的下行数据时缓存下行数据时间。
具体地,在第一种方式实施时,控制设备针对每一个扇区执行以下操作:
计算所述最大链路时延值和所述扇区的所述链路时延值之间差值。
将预设的BSC发送下行数据的时间延迟所述差值,得到所述BSC向所述扇区发送下行数据的发送时间。
需要说明的是,预设的BSC发送下行数据的时间即BSC向扇区发送下行数据的时间,一般BSC向逻辑小区内各个扇区发送下行数据的时间相同。
将得到的所述BSC向所述扇区发送下行数据的发送时间发送给BSC,BSC存储该发送时间与扇区标识之间的对应关系,使得BSC在向扇区发送下行数据时,按照存储的对应关系,确定向扇区发送下行数据的发送时间。
具体地,在第二种方式实施时,控制设备针对每一个扇区执行以下操作:
计算所述最大链路时延值和所述链路时延值之间差值;并将预设的扇区空口发送下行数据的时间增加所述差值,得到所述扇区空口发送下行数据的发送时间。
需要说明的是,预设的扇区空口发送下行数据的时间即扇区在接收到下行数据时向空口发送下行数据的时间,针对不同扇区,接收到下行数据的时间不同,使得预设的扇区空口发送下行数据的时间也不同。
将得到所述扇区空口发送下行数据的发送时间发送给所述扇区,使得该扇区在接收的BSC发送的下行数据时,根据得到所述扇区空口发送下行数据的发送时间,缓存接收到的下行数据。
或者,将得到所述扇区空口发送下行数据的发送时间发送给所述扇区,使得该扇区根据得到所述扇区空口发送下行数据的发送时间,调整Jitter Buffer(抖动缓存)参数。
步骤104:根据调整后的所述发送时间,发送所述扇区的下行数据。
在步骤104中,利用步骤103中第一种方式进行调整,那么按照得到的所述BSC向所述扇区发送下行数据的发送时间,通过所述BSC与所述扇区之间的通信链路向所述扇区空口发送下行数据,使得所述扇区在接收到下行数据时,直接将下行数据通过空口发送给终端。
这样使得各个扇区接收到下行数据的时间相同,有效避免了同频干扰问题。
如图4所示,为多扇区下行数据块同步发送至空口的结构示意图。
利用步骤103中第二种方式进行调整,那么按照得到的所述扇区空口发送下行数据的发送时间,通过所述扇区空口发送下行数据,即所述扇区在接收到BSC发送的下行数据时,按照得到的所述扇区空口发送下行数据的发送时间,缓存下行数据,在各个扇区的下行数据都到达空口时,同步将下行数据发送给终端。
这样虽然各个扇区接收到下行数据的时间不相同,但是通过在空口缓存使得下行数据发送的时间相同,也有效避免了同频干扰问题。
如图5所示,为多扇区下行数据块同步发送的结构示意图。
在本发明另一个实施例中,所述方法还包括:
每一个扇区监控空口发送下行数据的状态,在确定空口发送下行数据不同步时,再次启动本发明实施例一中所述的方法,重新调整下行数据发送时间,以避免同频干扰问题。
通过本发明实施例三的方案,确定逻辑小区内扇区与基站控制器BSC之间的链路时延值,以及所述逻辑小区与所述BSC之间的最大链路时延值;根据所述链路时延值和所述最大链路时延值,调整所述扇区的下行数据的发送时间;根据调整后的所述发送时间,发送所述扇区的下行数据,这样通过对扇区与BSC之间通信链路的时延进行检测,依据检测结果调整各个扇区下行数据的发送时间,使得通过各个扇区空口发送的下行数据的时间同步,有效防止了逻辑小区内各个扇区之间发送下行数据不同步导致的同频干扰问题,提高了逻辑小区内不同扇区之间发送下行数据的同步效率。
实施例四:
如图6所示,为本发明实施例四提供的一种下行数据的发送方法的流程示意图。所述方法可以如下所述。
步骤201:控制设备确定逻辑小区内扇区与基站控制器BSC之间的链路时延值。
步骤201的具体实施方式与本发明实施例一中步骤101的具体实施方式相同,这里不做具体描述。
步骤202:控制设备确定所述逻辑小区与所述BSC之间的最大链路时延值。
步骤202的具体实施方式与本发明实施例一中步骤102的具体实施方式相同,这里不做具体描述。
需要说明的是,步骤201与步骤202没有执行先后顺序,可以按照实施例一中所述的方式先执行步骤201,再执行步骤202;也可以先执行步骤202,在执行步骤201;还可以同时执行步骤201和步骤202。
步骤203:控制设备计算所述最大链路时延值和所述扇区的所述链路时延值之间差值,并将预设的BSC发送下行数据的时间延迟所述差值,得到所述BSC向所述扇区发送下行数据的发送时间。
在步骤203中,由于扇区下行数据的发送时间包括两个阶段:一个阶段是由BSC将下行数据发送给每一个扇区;另一个阶段是由扇区将下行数据通过空口发送给终端,为了保证各个扇区在将下行数据通过空口发送给终端时避免出现同频干扰,BSC根据所述链路时延值和所述最大链路时延值,调整将下行数据发送给每一个扇区的发送时间,保证下行数据同时到达对应的扇区,使得扇区在接收到下行数据时,直接将下行数据通过空口发送给终端。
具体地,计算所述最大链路时延值和所述扇区的所述链路时延值之间差值。
将预设的BSC发送下行数据的时间延迟所述差值,得到所述BSC向所述扇区发送下行数据的发送时间。
需要说明的是,预设的BSC发送下行数据的时间即BSC向扇区发送下行数据的时间,一般BSC向逻辑小区内各个扇区发送下行数据的时间相同。
将得到的所述BSC向所述扇区发送下行数据的发送时间发送给BSC,BSC存储该发送时间与扇区标识之间的对应关系,使得BSC在向扇区发送下行数据时,按照存储的对应关系,确定向扇区发送下行数据的发送时间。
步骤204:控制设备按照得到的所述BSC向所述扇区发送下行数据的发送时间,通过所述BSC与所述扇区之间的通信链路向所述扇区空口发送下行数据,使得所述扇区在接收到下行数据时,直接将下行数据通过空口发送给终端。
实施例五:
如图7所示,为本发明实施例五提供的一种下行数据的发送方法的流程示意图。所述方法可以如下所述。
步骤301:控制设备确定逻辑小区内扇区与基站控制器BSC之间的链路时延值。
步骤301的具体实施方式与本发明实施例一中步骤101的具体实施方式相同,这里不做具体描述。
步骤302:控制设备确定所述逻辑小区与所述BSC之间的最大链路时延值。
步骤302的具体实施方式与本发明实施例一中步骤102的具体实施方式相同,这里不做具体描述。
需要说明的是,步骤301与步骤302没有执行先后顺序,可以按照实施例一中所述的方式先执行步骤301,再执行步骤302;也可以先执行步骤302,在执行步骤301;还可以同时执行步骤301和步骤302。
步骤303:控制设备计算所述最大链路时延值和所述扇区的所述链路时延值之间差值;并将预设的扇区空口发送下行数据的时间增加所述差值,得到所述扇区空口发送下行数据的发送时间。
需要说明的是,预设的扇区空口发送下行数据的时间即扇区在接收到下行数据时向空口发送下行数据的时间,针对不同扇区,接收到下行数据的时间不同,使得预设的扇区空口发送下行数据的时间也不同。
将得到所述扇区空口发送下行数据的发送时间发送给所述扇区,使得该扇区在接收的BSC发送的下行数据时,根据得到所述扇区空口发送下行数据的发送时间,缓存接收到的下行数据。
或者,将得到所述扇区空口发送下行数据的发送时间发送给所述扇区,使得该扇区根据得到所述扇区空口发送下行数据的发送时间,调整Jitter Buffer(抖动缓存)参数。
步骤304:按照得到的所述扇区空口发送下行数据的发送时间,通过所述扇区空口发送下行数据,即所述扇区在接收到BSC发送的下行数据时,按照得到的所述扇区空口发送下行数据的发送时间,缓存下行数据,在各个扇区的下行数据都到达空口时,同步将下行数据发送给终端。
本领域的技术人员应明白,本发明的实施例可提供为方法、装置(设备)、或计算机程序产品。因此,本发明可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且,本发明可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
本发明是参照根据本发明实施例的方法、装置(设备)和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器,使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中,使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品,该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上,使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理,从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
尽管已描述了本发明的优选实施例,但本领域内的技术人员一旦得知了基本创造性概念,则可对这些实施例作出另外的变更和修改。所以,所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
显然,本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。
Claims (15)
1.一种下行数据的发送设备,其特征在于,包括:
处理器,用于确定逻辑小区内扇区与基站控制器BSC之间的链路时延值,以及所述逻辑小区与所述BSC之间的最大链路时延值;并根据所述链路时延值和所述最大链路时延值,调整所述扇区的下行数据的发送时间;
信号发射器,用于根据调整后的所述发送时间,发送所述扇区的下行数据。
2.如权利要求1所述的发送设备,其特征在于,
所述处理器,具体用于确定通过逻辑小区内扇区与基站控制器BSC之间的通信链路传输测试帧所使用的实际时长,其中,所述逻辑小区内扇区与基站控制器BSC之间的通信链路传输测试帧包含由所述BSC向所述逻辑小区内扇区发送测试帧;
计算确定的所述实际时长与设定的理论时长之间的差值,并将所述差值作为确定的逻辑小区内扇区与基站控制器BSC之间的链路时延值;
其中,所述设定的理论时长用于表征逻辑小区的各个扇区与基站控制器BSC之间的每一条通信链路传输测试帧所使用的理论时长。
3.如权利要求1或2所述的发送设备,其特征在于,
所述处理器,具体用于在得到所述逻辑小区内每一个扇区与所述BSC之间的链路时延值时,依次比较任意两个扇区对应的链路时延值的大小;
将比较结果中数值最大的链路时延值作为所述逻辑小区与所述BSC之间的最大链路时延值。
4.如权利要求1至3任一所述的发送设备,其特征在于,所述下行数据的发送时间包含BSC发送下行数据的时间;
所述处理器,具体用于计算所述最大链路时延值和所述链路时延值之间差值;并将预设的BSC发送下行数据的时间延迟所述差值,作为所述BSC向所述扇区发送下行数据的发送时间;
所述信号发射器,具体用于按照得到的所述BSC向所述扇区发送下行数据的发送时间,通过所述BSC与所述扇区之间的通信链路向所述扇区空口发送所述扇区的下行数据。
5.如权利要求1至3任一所述的发送设备,其特征在于,所述下行数据的发送时间包含扇区空口发送下行数据的时间;
所述处理器,具体用于计算所述最大链路时延值和所述链路时延值之间差值;并将预设的扇区空口发送下行数据的时间增加所述差值,作为所述扇区空口发送下行数据的发送时间;
所述信号发射器,具体用于按照得到的所述扇区空口发送下行数据的发送时间,通过所述扇区空口发送所述扇区的下行数据。
6.一种下行数据的发送设备,其特征在于,包括:
确定模块,用于确定逻辑小区内扇区与基站控制器BSC之间的链路时延值,以及所述逻辑小区与所述BSC之间的最大链路时延值;
调整模块,用于根据所述确定模块确定的所述链路时延值和所述最大链路时延值,调整所述扇区的下行数据的发送时间;
发送模块,用于根据所述调整模块调整后的所述发送时间,发送所述扇区的下行数据。
7.如权利要求6所述的发送设备,其特征在于,
所述确定模块,具体用于确定通过逻辑小区内扇区与基站控制器BSC之间的通信链路传输测试帧所使用的实际时长,其中,所述逻辑小区内扇区与基站控制器BSC之间的通信链路传输测试帧包含由所述BSC向所述逻辑小区内扇区发送测试帧;
计算确定的所述实际时长与设定的理论时长之间的差值,并将所述差值作为确定的逻辑小区内扇区与基站控制器BSC之间的链路时延值;
其中,所述设定的理论时长用于表征逻辑小区的各个扇区与基站控制器BSC之间的每一条通信链路传输测试帧所使用的理论时长。
8.如权利要求6或7所述的发送设备,其特征在于,
所述确定模块,具体用于在得到所述逻辑小区内每一个扇区与所述BSC之间的链路时延值时,依次比较任意两个扇区对应的链路时延值的大小;
将比较结果中数值最大的链路时延值作为所述逻辑小区与所述BSC之间的最大链路时延值。
9.如权利要求6至8任一所述的发送设备,其特征在于,所述下行数据的发送时间包含BSC发送下行数据的时间;
所述调整模块,具体用于计算所述确定模块确定的所述最大链路时延值和所述链路时延值之间差值;并将预设的BSC发送下行数据的时间延迟所述差值,作为所述BSC向所述扇区发送下行数据的发送时间;
所述发送模块,具体用于按照所述调整模块得到的所述BSC向所述扇区发送下行数据的发送时间,通过所述BSC与所述扇区之间的通信链路向所述扇区空口发送所述扇区的下行数据。
10.如权利要求6至8任一所述的发送设备,其特征在于,所述下行数据的发送时间包含扇区空口发送下行数据的时间;
所述调整模块,具体用于计算所述确定模块确定的所述最大链路时延值和所述链路时延值之间差值;并将预设的扇区空口发送下行数据的时间增加所述差值,作为所述扇区空口发送下行数据的发送时间;
所述发送模块,具体用于按照所述调整模块得到的所述扇区空口发送下行数据的发送时间,通过所述扇区空口发送所述扇区的下行数据。
11.一种下行数据的发送方法,其特征在于,包括:
确定逻辑小区内扇区与基站控制器BSC之间的链路时延值,以及所述逻辑小区与所述BSC之间的最大链路时延值;
根据所述链路时延值和所述最大链路时延值,调整所述扇区的下行数据的发送时间;
根据调整后的所述发送时间,发送所述扇区的下行数据。
12.如权利要求11所述的发送方法,其特征在于,所述确定逻辑小区内扇区与基站控制器BSC之间的链路时延值,包括:
确定通过逻辑小区内扇区与基站控制器BSC之间的通信链路传输测试帧所使用的实际时长,其中,所述逻辑小区内扇区与基站控制器BSC之间的通信链路传输测试帧包含由所述BSC向所述逻辑小区内扇区发送测试帧;
计算确定的所述实际时长与设定的理论时长之间的差值,并将所述差值作为确定的逻辑小区内扇区与基站控制器BSC之间的链路时延值;
其中,所述设定的理论时长用于表征逻辑小区的各个扇区与基站控制器BSC之间的每一条通信链路传输测试帧所使用的理论时长。
13.如权利要求11或12所述的发送方法,其特征在于,所述确定所述逻辑小区与所述BSC之间的最大链路时延值,包括:
在得到所述逻辑小区内每一个扇区与所述BSC之间的链路时延值时,依次比较任意两个扇区对应的链路时延值的大小;
将比较结果中数值最大的链路时延值作为所述逻辑小区与所述BSC之间的最大链路时延值。
14.如权利要求11至13任一所述的发送方法,其特征在于,所述下行数据的发送时间包含BSC发送下行数据的时间;
根据所述链路时延值和所述最大链路时延值,调整所述扇区的下行数据的发送时间,包括:
计算所述最大链路时延值和所述链路时延值之间差值;并
将预设的BSC发送下行数据的时间延迟所述差值,作为所述BSC向所述扇区发送下行数据的发送时间;
根据调整后的所述发送时间,发送所述扇区的下行数据,包括:
按照得到的所述BSC向所述扇区发送下行数据的发送时间,通过所述BSC与所述扇区之间的通信链路向所述扇区空口发送所述扇区的下行数据。
15.如权利要求11至13任一所述的发送方法,其特征在于,所述下行数据的发送时间包含扇区空口发送下行数据的时间;
根据所述链路时延值和所述最大链路时延值,调整所述扇区的下行数据的发送时间,包括:
计算所述最大链路时延值和所述链路时延值之间差值;并
将预设的扇区空口发送下行数据的时间增加所述差值,作为所述扇区空口发送下行数据的发送时间;
根据调整后的所述发送时间,发送所述扇区的下行数据,包括:
按照得到的所述扇区空口发送下行数据的发送时间,通过所述扇区空口发送所述扇区的下行数据。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/CN2014/075682 WO2015157988A1 (zh) | 2014-04-18 | 2014-04-18 | 一种下行数据的发送方法和设备 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN104322118A true CN104322118A (zh) | 2015-01-28 |
Family
ID=52376128
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201480000915.0A Pending CN104322118A (zh) | 2014-04-18 | 2014-04-18 | 一种下行数据的发送方法和设备 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN104322118A (zh) |
WO (1) | WO2015157988A1 (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1881840A (zh) * | 2005-06-14 | 2006-12-20 | 上海华为技术有限公司 | 一种保持同一基站各天线口下行数据同步的方法 |
CN101098328A (zh) * | 2007-06-29 | 2008-01-02 | 中兴通讯股份有限公司 | 一种基带与射频系统同步和时延补偿方法 |
CN101754269A (zh) * | 2008-11-28 | 2010-06-23 | 中兴通讯股份有限公司 | 一种实现下行链路时延补偿的方法 |
CN102045830A (zh) * | 2009-10-20 | 2011-05-04 | 中国移动通信集团公司 | 一种空口同步方法和装置及系统 |
-
2014
- 2014-04-18 WO PCT/CN2014/075682 patent/WO2015157988A1/zh active Application Filing
- 2014-04-18 CN CN201480000915.0A patent/CN104322118A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1881840A (zh) * | 2005-06-14 | 2006-12-20 | 上海华为技术有限公司 | 一种保持同一基站各天线口下行数据同步的方法 |
CN101098328A (zh) * | 2007-06-29 | 2008-01-02 | 中兴通讯股份有限公司 | 一种基带与射频系统同步和时延补偿方法 |
CN101754269A (zh) * | 2008-11-28 | 2010-06-23 | 中兴通讯股份有限公司 | 一种实现下行链路时延补偿的方法 |
CN102045830A (zh) * | 2009-10-20 | 2011-05-04 | 中国移动通信集团公司 | 一种空口同步方法和装置及系统 |
Also Published As
Publication number | Publication date |
---|---|
WO2015157988A1 (zh) | 2015-10-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10856247B2 (en) | Transmission timing adjustment method and device | |
US20220158886A1 (en) | Method and Apparatus for Selecting an Antenna Port Using Received Antenna Port Specific Adjustments | |
JP7091370B2 (ja) | 無線通信方法及びデバイス | |
CN109511156A (zh) | 一种选择prach资源的方法及装置 | |
CN101232325B (zh) | 无线通信系统、空中接口同步调整方法、基站及其控制装置 | |
CN102869086B (zh) | 调整信号发送时间的方法和装置 | |
WO2016066121A1 (zh) | 一种实现基站和终端间灵活harq定时的方法及装置 | |
US20150181486A1 (en) | Techniques for switching between wireless networks | |
EP2573975A2 (en) | Method and device for selecting sampling clock signal | |
CN104244346A (zh) | 一种确定切换目标小区的方法及装置 | |
JP2019506100A (ja) | 動的ランダムアクセス応答(rar)受信終了 | |
CN104541536A (zh) | 检测设备对设备信号的方法、用户设备和基站 | |
CN111065111B (zh) | 一种多测量事件并发上报的方法及装置 | |
CN111769900B (zh) | 一种信道状态信息参考信号的调度方法及装置 | |
CN105959974B (zh) | 一种预测空口带宽的方法和装置 | |
CN105515743A (zh) | 一种导频信号的传输控制方法、系统及相关设备 | |
CN109155927A (zh) | 切换控制方法、控制终端和无人机 | |
CN112087784B (zh) | 基于上行覆盖的异频切换方法及装置 | |
JPWO2021064974A5 (ja) | 端末、基地局、通信方法、及び通信システム | |
CN104322118A (zh) | 一种下行数据的发送方法和设备 | |
CN104837190B (zh) | 用于实现自适应开环功率控制的方法和装置 | |
CN105577252A (zh) | 一种移动终端的天线选择方法 | |
EP3261377A1 (en) | Channel state measurement method, device and communication system | |
CN104919867A (zh) | 异构网络的不平衡区域的软切换区的信号发送方法及装置 | |
JPWO2019138559A1 (ja) | ユーザ装置、及び上り送信タイミング調整方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20150128 |
|
RJ01 | Rejection of invention patent application after publication |