CN104299889A - 混合特征蚀刻和倒角蚀刻的系统 - Google Patents

混合特征蚀刻和倒角蚀刻的系统 Download PDF

Info

Publication number
CN104299889A
CN104299889A CN201410335866.8A CN201410335866A CN104299889A CN 104299889 A CN104299889 A CN 104299889A CN 201410335866 A CN201410335866 A CN 201410335866A CN 104299889 A CN104299889 A CN 104299889A
Authority
CN
China
Prior art keywords
plasma
top electrode
treatment state
substrate
during
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410335866.8A
Other languages
English (en)
Other versions
CN104299889B (zh
Inventor
安德列亚斯·费希尔
约翰·霍兰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lam Research Corp
Original Assignee
Lam Research Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lam Research Corp filed Critical Lam Research Corp
Publication of CN104299889A publication Critical patent/CN104299889A/zh
Application granted granted Critical
Publication of CN104299889B publication Critical patent/CN104299889B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32366—Localised processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32366—Localised processing
    • H01J37/32385—Treating the edge of the workpieces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/32568—Relative arrangement or disposition of electrodes; moving means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32623—Mechanical discharge control means
    • H01J37/32642—Focus rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00

Landscapes

  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)

Abstract

本发明涉及混合特征蚀刻和倒角蚀刻的系统，具体提供了具有用于执行衬底的等离子体处理以及利用至少第一处理状态和第二处理状态的至少等离子体处理室的等离子体处理系统。等离子体在第一处理状态期间存在于衬底的中心区域上方以在第一处理状态期间执行至少所述中心区域的等离子体处理。等离子体在第二处理状态期间不存在于衬底的中心区域上方但存在于倒角边缘区域附近以在第二处理状态期间至少执行倒角边缘区域的等离子体处理。在第二处理状态期间，上电极处于RF浮动状态且衬底被置于下电极表面上。

Description

混合特征蚀刻和倒角蚀刻的系统
技术领域
本发明涉及等离子体处理，更具体地涉及混合特征蚀刻和倒角(bevel)蚀刻的系统。
背景技术
在半导体产品的制造中，衬底(例如，半导体晶片)通过相继沉积、蚀刻和抛光各种层而被处理从而创建半导体器件。等离子体以及更具体的等离子体增强蚀刻和沉积往往在这些处理步骤中被采用。
针对给定晶片，在衬底的外缘有环形区域(称为倒角区域)，在该区域发生材料沉积且所述材料需要被移除以便降低后续工艺步骤上的缺陷和污染风险。例如，在膜沉积工艺过程中以及在蚀刻工艺过程中，有机材料和无机材料的沉积往往累积在倒角区域中(例如，尤其是在晶片的恰好倒角处)。由于晶片倒角的曲率，被沉积在倒角区域的膜往往有大量的内在机械应力。如果不通过后续的处理步骤去除沉积物，则应力会在膜堆层中累积。结果，所沉积材料中的一些会剥落并造成在该衬底上形成的器件上的缺陷，在这种情况下，衬底上的成品率会受到不良影响的程度达若干个百分比。
为了降低和/或最小化这种环形边缘区域中的沉积材料剥落以及较低的器件成品率的可能性，半导体器件制造者在器件形成处理步骤(比如特征蚀刻步骤或材料沉积步骤)之间穿插一或多个倒角蚀刻步骤。
在本公开中，采用蚀刻来讨论各种实施例，但应当理解本发明的实施方式也可方便地应用于沉积工艺。关于蚀刻，举例来说，倒角蚀刻步骤可与器件形成蚀刻步骤(亦称为“特征蚀刻”或“特征刻蚀”步骤)相互穿插。在典型的倒角蚀刻步骤中，不用等离子体处理衬底的器件形成区域(本文称为“特征区域”)。而是采用倒角蚀刻装置以在衬底的边缘附近形成环形等离子体从而蚀刻掉衬底的外缘处所累积的材料中的一些或全部。通过将一或多个倒角蚀刻步骤穿插到器件制造工艺中，在前述环形边缘区域中所累积的沉积物的不适当的积聚物被移除。因此，在衬底的环形边缘区域中所累积的沉积物中的一些会剥落的可能性大大降低，从而导致器件成品率提高。
在过去，特征蚀刻(即蚀刻以在衬底上形成电子特征)和倒角蚀刻使用不同的等离子体处理室执行。这使多群集工具的使用成为必要，所述多群集工具具有多室和/或多等离子体处理系统以及复杂的和/或耗时的衬底转移步骤以移动衬底进出不同的室，从而在一些特征蚀刻步骤或沉积步骤(如果有沉积工艺)之间执行前述倒角蚀刻步骤。
就有关半导体产品的制造的大多数技术领域而言，不断的创新和改进被需要以降低半导体制造的成本和/或时间和/或复杂度。本发明涉及用于在相同的室中执行特征蚀刻或倒角蚀刻的新颖的混合特征/倒角等离子体蚀刻系统。
发明内容
在一实施方式中，本发明涉及一种具有用于使用等离子体处理衬底的至少等离子体处理室的等离子体处理系统，所述衬底具有至少中心区域和倒角边缘区域。所述等离子体处理系统包括被配置用于在处理过程中支撑衬底的下电极。所述等离子体处理系统还包括上电极和用于在至少第一处理状态和第二处理状态下操作所述等离子体处理系统的控制逻辑块。所述控制逻辑块使所述等离子体在所述第一处理状态期间存在于所述衬底的所述中心区域上方以在所述第一处理状态期间至少执行所述中心区域的等离子体处理。所述控制逻辑块使所述等离子体在所述第二处理状态期间不存在于所述衬底的所述中心区域上方但存在于所述倒角边缘区域附近以在所述第二处理状态期间至少执行所述倒角边缘区域的等离子体处理。所述控制逻辑块进一步使所述上电极在所述第二处理状态期间处于RF浮动(floating)状态。所述衬底在所述第一处理状态和所述第二处理状态二者期间被置于所述下电极的表面上。
在另一实施方式中，本发明涉及一种具有用于使用等离子体处理衬底的至少等离子体处理室的等离子体处理系统，所述衬底具有至少中心区域和倒角边缘区域。所述等离子体处理系统包括被配置用于在处理过程中支撑衬底的下电极。所述等离子体处理系统还包括上电极和用于在至少第一处理状态和第二处理状态下操作所述等离子体处理系统的控制逻辑块。所述控制电路使所述上电极沿着与所述室的室中心轴平行的方向移动从而使所述上电极的下表面和所述衬底的上表面之间的间隙在所述第二处理状态期间窄于在所述第一处理状态期间存在的在所述上电极的所述下表面和所述衬底的所述上表面之间的间隙。所述控制电路进一步在所述上电极的状态在所述第一处理状态期间不是RF浮动状态时将所述上电极的所述状态切换到所述第二处理状态期间的所述RF浮动状态。所述衬底在所述第一处理状态和所述第二处理状态二者期间被置于所述下电极的表面上。
附图说明
在附图中，通过实施例的方式而不是限制的方式阐明本发明且其中类同的附图标记指代类似的元素，且其中：
图1示出了示例性衬底以便讨论。
图2示出了衬底的示例性倒角边缘区域以便讨论。
图3示出了另一示例性衬底以便讨论。
图4示出了衬底表面上的特征蚀刻和膜沉积过程中存在于等离子体处理室中的等离子体。
图5示出了倒角蚀刻步骤中存在于等离子体处理室中的等离子体。
图6根据实施方式示出了表示操作在特征蚀刻模式下的混合特征/倒角蚀刻室的简化侧视图。
图7根据本发明的实施方式示出了表示操作在倒角蚀刻模式下的混合特征/倒角蚀刻室的另一简化侧视图。
图8是概念性地示出在特征蚀刻模式下操作时的混合等离子体处理室的另一实施方式的剖视图。
图9是概念性地示出在倒角蚀刻模式下操作时的混合等离子体处理室的另一实施方式的剖视图。
具体实施方式
现在将参考附图中所示的本发明的若干实施方式详细描述本发明。在接下来的描述中，许多具体细节被阐述以便提供对本发明的透彻理解。但是，对本领域技术人员而言，显而易见的是，本发明可在没有这些具体细节中的一些或全部的情况下实施。另一方面，公知的工艺步骤和/或结构不会被详细描述以免不必要地模糊本发明。
下文描述各种实施方式，包括方法和技术。应当了解，本发明也可涵盖包括存储了用于执行本发明的实施方式的计算机可读指令的计算机可读介质的制造物件。计算机可读介质可包括例如用于存储计算机可读代码的半导体的、磁的、光磁的、光学的或其它形式的计算机可读介质。进一步地，本发明还可涵盖用于实施本发明的实施方式的装置。这样的装置可包括专用和/或可编程电路以执行与本发明的实施方式有关的任务。这样的装置的示例包括通用计算机和/或被适当编程的专用计算设备且可包括适用于与本发明的实施方式有关的各种任务的计算机/计算设备和专用/可编程电路的组合。
本发明的实施方式涉及具有一或多个等离子体处理室的能够在相同的室中执行特征蚀刻或倒角蚀刻的新颖的等离子体处理系统。出于限定的目的，此处规定一些术语定义。
特征蚀刻或特征刻蚀是指蚀刻衬底以创建特征，所述特征之后在电子器件(比如，例如晶体管、存储器件等)的形成中被采用。衬底特征区域(即形成特征的衬底表面区域)在衬底的至少一面上且从衬底的几何中心向衬底的边缘延伸。还存在环形的倒角边缘区域，其位于衬底的外周处。在该倒角边缘区域中，由于例如倒角区域处的晶片的弯曲形状，完整的器件形成受到限制。
参考图1(未按比例)，衬底100是圆形的且具有几何中心102。特征区域104在形状上通常是圆形的且包括几何中心102。特征区域104示出为从几何中心102延伸到总体圆形的线106，线106是将特征区域104和倒角区域110分开的概念性特征区域限制(FRL)线。特征蚀刻在等离子体按选择性的或全体性的方式蚀刻该特征区域104中的一或多个层时发生。倒角区域110从总体圆形的FRL线106延伸到晶片外周112且包括晶片外周112(其末端通常被称为顶尖(apex))。
图2示出了示例性衬底200的倒角表面的侧视图。这些倒角表面通常通过蚀刻或沉积进行处理。这些倒角表面包括上倒角表面204(从点208沿着倒角边缘的上表面到点210)和下倒角表面206(沿着倒角边缘的下表面在点208和212之间)。可以看到，倒角蚀刻在上倒角表面204和下倒角表面206两处通常在某种程度上穿透到晶片中(即，从晶片外周朝向晶片几何中心的方向230)。还可以看到，穿透深度沿着上倒角表面和下倒角表面可以(但不是必须)不同。在倒角蚀刻的过程中，控制穿透深度是关键，因为不希望蚀刻或损伤存在于特征区域/倒角区域分界处的特征。
回到图1，芯片制造者通常试图在器件形成中利用尽可能多的晶片表面区域。据此，由于不同处理系统针对朝向晶片外周的处理均匀性维持均匀等离子体和/或气体流的能力可以不同，所以特征区域线106的确切位置可以变化。虽然芯片制造者通常更喜欢线106尽可能靠近晶片外周112以最大化特征区域104并最小化倒角区域110，但这不是所有情况都可行。
为了讨论的清楚，此处引入“中心区域”的概念。如所述，倒角蚀刻通常从衬底外周向衬底几何中心穿透一定距离。该穿透距离受到有意的限制(由图2可见，其中点210和212表示倒角等离子体穿透的限制)，因此，在倒角蚀刻过程中(甚至在最极端的倒角蚀刻方案中)，有某些部分的衬底不会被暴露于倒角蚀刻等离子体。
图3示出了具有衬底表面302的衬底300，在衬底表面302上示出了概念性的界线304。该概念性的界线304与晶片的物理几何中心306的距离为从晶片的物理几何中心306到晶片的物理外周308的距离的25％。中心区域310示出为从物理几何中心306(且包括物理几何中心306)延伸到界线304。
该中心区域概念对讨论目的有用，因为“中心区域”清楚地表示了在任何可以想到的倒角蚀刻方案中在倒角蚀刻过程中不会被暴露于倒角蚀刻等离子体并因此不会在倒角蚀刻过程中遭到蚀刻的衬底表面区域。相比之下，图1的倒角区域110被设计来在倒角蚀刻过程中经受倒角蚀刻等离子体的作用并被蚀刻，因为倒角区域110包括晶片的至少物理外周，晶片的物理外周在倒角蚀刻过程中暴露于倒角等离子体云。
在特征蚀刻或膜沉积过程中，等离子体存在于至少中心区域310上方(实际上也存在于图1的所有特征区域104上方且在许多情况下还存在于倒角区域中的至少一些或全部区域上方)。这由概念性的图4示出，在图4中，特征蚀刻等离子体400示出为位于上电极402和晶片404的中心区域310之间，晶片404被置于下电极406上。
在倒角蚀刻过程中，等离子体不存在于中心区域310上方。换句话说，在晶片的中心区域310上方的区域中不存在特征蚀刻等离子体也不存在倒角蚀刻等离子体。理想的是，没有等离子体存在于特征区域上方，也没有等离子体蚀刻特征区域中的任何特征。等离子体反而存在于倒角等离子体区域中，倒角等离子体区域直接邻近图2的倒角表面204和206以蚀刻晶片的倒角区域。图5图示了倒角蚀刻等离子体502被示出为位于直接邻近晶片510的倒角表面的倒角等离子体区域504中以蚀刻晶片510的倒角表面的这种情形。PEZ(等离子体禁区)环也被示出，因为它们常常被用在传统的倒角蚀刻室中。这些PEZ环用来限制或调节倒角蚀刻等离子体502向衬底中心的穿透，有助于倒角蚀刻工艺的精确控制。
根据本发明的一或多种实施方式，提供了一种混合等离子体处理室，其被构造来在相同的室中以特征蚀刻模式或倒角蚀刻模式操作。在特征蚀刻模式中，等离子体存在于至少衬底中心区域上方(且优选地存在于全部特征区域上方和一些或全部倒角区域上方)以在衬底表面上蚀刻特征。在倒角蚀刻模式中，不允许等离子体形成在衬底中心区域上方(且优选地不允许等离子体形成在特征区域上方，也不允许等离子体蚀刻特征区域中的任何特征)。等离子体反而被形成在邻近倒角边缘(即衬底外周)的倒角等离子体区域中以使倒角边缘陷入倒角蚀刻等离子体中以便蚀刻倒角表面。
在一或多种实施方式中，衬底中心区域处的衬底上表面(面向上电极的衬底表面)和上电极的下表面(即面向衬底的表面)之间的间隙被设置得足够大以在衬底的特征区域上方维持特征蚀刻等离子体。举例来说，这样的间隙在特征蚀刻过程中在约1厘米至约20厘米之间。
在倒角蚀刻过程中，衬底中心区域处的衬底上表面和上电极的下表面之间的间隙被设置得很窄以致不能在衬底的特征区域上方维持等离子体(即，在衬底的特征区域上方禁止等离子体形成)。举例来说，在一或多种实施方式中，这样的间隙在倒角模式中小于1mm。例如，在典型的倒角蚀刻方案中，前述间隙为约0.35mm。由这里的讨论可见，在倒角蚀刻模式中的该间隙相较于特征蚀刻模式中存在的间隙要小得多。
在一或多种实施方式中，上电极(包括面向衬底中心部分的至少上电极中心部分)由等离子体工艺兼容的RF传导材料制成。衬底的中心部分已在上面联系图3进行讨论。在一或多种实施方式中，上电极由例如低阻硅、低阻碳化硅、氧化钇或氧化铝涂布的铝制成。
在一或多种实施方式中，上电极可从用于特征蚀刻的接地状态切换到用于倒角蚀刻的RF浮动状态。
在一或多种实施方式中，上电极可从用于特征蚀刻的RF供电状态切换到用于倒角蚀刻的RF浮动状态。
在一或多种实施方式中，上电极针对特征蚀刻和倒角蚀刻二者均处于RF浮动状态。
在一或多种实施方式中，上电极可移动以使室从特征蚀刻模式渡越到倒角蚀刻模式，反之亦然。
在一或多种实施方式中，下电极可移动以使室从特征蚀刻模式渡越到倒角蚀刻模式，反之亦然。
在一或多种实施方式中，下电极和上电极二者均可移动以使室从特征蚀刻模式渡越到倒角蚀刻模式，反之亦然。
在一或多种实施方式中，一或多个PEZ(等离子体禁区)环被提供并设置在上电极的外周之外。在一或多种实施方式中，PEZ环中的一或多个可相对于上电极沿着与室中心轴平行的方向独立移动以便调节倒角蚀刻等离子体。在其它实施方式中，PEZ环中的一或多个相对于上电极被固定。
在一或多种实施方式中，上电极组件具有至少第一组气体出口和第二组气体出口。在倒角蚀刻模式中，蚀刻剂气体从第一组出口排出并注入与晶片倒角边缘邻近且在晶片倒角边缘之外的倒角等离子体区域中以从所述蚀刻剂气体形成等离子体从而蚀刻倒角边缘。镇流(或缓冲)气体(比如氩或类似的合适气体)可被注入中心区域(使用例如第二组气体出口)以在倒角蚀刻过程中建立足够的工艺压强以及减少增压时间。
在一或多种实施方式中，采用控制逻辑块(可以是结合可编程硬件逻辑电路工作的专用硬件或软件，或者它们的组合)使上电极在第一处理状态(其是特征处理步骤，比如蚀刻工艺步骤或沉积步骤)和第二处理状态(其代表倒角处理步骤)之间移动。该控制逻辑块还可被用于执行将上电极和/或PEZ环RF切换到第二处理状态中的RF浮动状态(即，倒角处理状态)，本文稍后会讨论。
在特征蚀刻模式中，蚀刻剂气体从第二组气体出口(其可以是喷头组件的部件或者可以是离散的成组出口)排出，进入晶片特征区域上方(包括中心区域上方的区域)的间隙中以形成等离子体从而在晶片上蚀刻特征，或者能够通过两种气体出口按照不同的流率注入以便均匀性控制。
应当理解，给定的混合特征-倒角蚀刻室可以利用前面各种实施方式中所讨论的特征中的单个特征、多个特征、或者全部特征来实现。参考接下来的附图以及讨论可以更好地理解本发明的各种实施方式的这些特征和其它特征以及优点。
图6根据实施方式示出了表示操作在特征蚀刻模式下的混合特征/倒角蚀刻室600的简化侧视图。在这种特征蚀刻模式中，衬底614被示出为置于RF供电的下电极604上，下电极604可由一或多个RF信号(使用RF发生器，未图示)供电。上电极组件被示出为包括上PEZ环608和上电极602。
在特征蚀刻模式中，在一或多种实施方式中，上PEZ环608和下PEZ环610由绝缘体(比如氧化钇、氧化钇涂布的氧化铝或类似的合适材料)制成。
在一或多种替代实施方式中，上PEZ环608和/或下PEZ环610可由RF传导材料制成且与相邻部件绝缘使得这些PEZ环中的一个或者(优选)两个可以在特征蚀刻模式中的接地状态(或者特征蚀刻模式中所使用的任何状态)和倒角蚀刻模式中的RF浮动状态之间切换。举例来说，该RF切换可以利用用来执行上电极的RF切换的类似技术/装置来执行(本文在稍后讨论)。
一般而言，当处于特征蚀刻模式时，上PEZ环608和下PEZ环610不操作来限制等离子体在方向616上(从倒角等离子体区域612朝衬底的中心区域)的渗透。事实上，等离子体被激发并有意地保持在衬底614的特征区域上方的区域638(包括衬底614的衬底中心区域620上方的区域)中以执行特征蚀刻。
通过使用恰当的一或多个致动器装置移动上电极组件或下电极组件或二者，使间隙606足够大以在衬底的特征区域上方的区域638中维持特征蚀刻等离子体650。在特征蚀刻方案的实施例中，间隙606的范围可从约1cm至约4cm。在实施方式中，间隙606比由正在执行的任何特征蚀刻工艺实现的最大鞘厚度的两倍还要大。
针对特征蚀刻，上电极602可以是RF浮动的、RF供电的、或者RF接地的(具体取决于所需的特征蚀刻工艺)。上电极602的确切的RF状态(即，RF浮动、RF供电、或者RF接地)取决于正在执行的蚀刻工艺。
在特征蚀刻模式中，在一或多种实施方式中，上PEZ环608相对于上电极602至少在由箭头622示出的竖直方向上可独立移动。上PEZ环608的移动可通过恰当的致动器机构(举例来说，其可以是机械式的或电气式的或气动式的或液压式的，且可包括齿轮或其它力传递机构)完成。在另一实施方式中，上PEZ环608在特征蚀刻模式中可相对于上电极602被固定。
替代地或附加地，在一或多种实施方式中，下PEZ环610在特征蚀刻模式中相对于下电极604至少在由箭头632示出的竖直方向上可独立移动。下PEZ环610的移动可通过恰当的致动器机构(举例来说，其可以是机械式的或电气式的或气动式的或液压式的，且可包括齿轮或其它力传递机构)完成。在另一实施方式中，下PEZ环610在特征蚀刻模式中可相对于下电极604被固定。
上PEZ环608的下(面向衬底)表面在特征蚀刻模式中可以与上电极602的下(面向衬底)表面共面或者不共面。同样地，下PEZ环610的上(面向衬底)表面在特征蚀刻模式中可以与下电极604的上(面向衬底)表面共面或不共面。
上电极组件具有包括多个出口的气体分配机构，该气体分配机构在特征蚀刻模式中优选地将蚀刻剂气体均匀地(或者尽可能均匀地)分配到特征等离子体区域638中以在特征等离子体区域638中形成特征蚀刻等离子体650。在实施方式中，出口中的至少一些(实施例示出为出口640、642和644，但与之耦合的气体管线或气体歧管被省略以提高附图的清晰度)被嵌在或提供在上电极602的下(面向衬底)表面中以在特征蚀刻模式中促使蚀刻剂气体被相对均匀地分配到特征等离子体区域638中。
图7根据本发明的实施方式示出了表示混合特征/倒角蚀刻室600的另一简化侧视图，在图7中，室600操作在倒角蚀刻模式下。在这种倒角蚀刻模式中，衬底714被示出为置于RF供电的下电极604上，下电极604可由所讨论的一或多个RF信号供电。在倒角蚀刻模式中，上PEZ环608和下PEZ环610实际操作来限制等离子体沿方向616(从倒角等离子体区域612朝衬底的中心区域)渗透。
事实上，倒角蚀刻等离子体760从流730、732中的一或多个中释放的蚀刻剂气体被激发并有意地保持在邻近衬底边缘740的区域612中。这些倒角蚀刻剂流可沿着构建在上电极组件中(比如穿过上电极组件的一部分或在上电极组件的相邻部件之间中)的管道或歧管或通道流动。在实施例中，倒角蚀刻剂通道邻近至少PEZ环608和610中的一者或二者的竖直表面中的一或多个而创建，且倒角蚀刻剂通过在这种通道的端部处的倒角蚀刻剂出口释放成为流730和732从而形成倒角蚀刻等离子体760。如所述，诸如氩之类的缓冲气体可被释放到衬底的特征区域上方的间隙中(利用图6的出口640、642和644中的一或多个或者利用不同的气体分配机构)以使这种缓冲气体流向衬底的边缘。举例来说，这样的缓冲气体可起到增大气压的作用从而促进优化的倒角蚀刻等离子体的形成以用于倒角蚀刻。缓冲气体的另一作用可以是减少倒角蚀刻剂气体物质朝向特征被暴露的衬底中心的流量或渗透，因为在倒角蚀刻过程中，特征的蚀刻是不希望的。缓冲气体的再另一作用可以是在处于倒角蚀刻模式时减少工艺反应器的增压时间。
最重要地，倒角蚀刻模式在至少两个方面与特征蚀刻模式不同。第一，衬底中心上方(实际上是衬底的整个特征区域上方)的间隙被有意地设置为至少在衬底中心上方且理想地在衬底的整个特征区域上方抑制等离子体的形成(例如，太小以致于不能维持等离子体)。举例来说，上电极602的下(面向衬底)表面和衬底714的上表面之间的间隙706在倒角蚀刻模式中可被设置为0.5mm或以下。在实施例中，间隙706在混合特征/倒角蚀刻室的一个倒角蚀刻应用中被设置为0.35mm。在一或多种实施方式中，该间隙优选地小于由正在执行的任何倒角蚀刻工艺实现的最小鞘厚度。在一或多种实施方式中，间隙706的设置可以通过移动上电极组件或下电极组件或二者来实现。
第二，上电极602在倒角蚀刻模式期间处于RF浮动模式(而不是RF供电模式或RF接地模式)。这通过增大针对进入上电极的RF的阻抗帮助防止等离子体形成在特征区域上方。因浮动上电极而导致的高阻抗迫使RF耦合发生在衬底边缘朝向上接地电极处(图8和9中所示)。该RF耦合会在衬底边缘和设置在图7中的PEZ环608和/或PEZ环610的左边的接地环或接地表面之间(未图示以提高附图清晰度)。
为了从特征蚀刻模式满意地渡越到倒角蚀刻模式，上电极(例如602)会需要利用恰当的RF接地开关从RF供电或RF接地状态(如果这样的RF状态在特征蚀刻模式期间被使用)切换到RF浮动状态。这样的RF开关的一种实施方式(不是限制性实施例)可在美国专利7,393,432(“RF GROUND SWITCH FOR PLASMA PROCESSINGSYSTEM”)中找到，该专利通过参考并入本文。图6和7通过附图标记660示出了这样的RF接地开关。
进一步地，为了从特征蚀刻模式满意地渡越到倒角蚀刻模式，上电极组件或下电极组件或二者需要被移动以便使衬底特征区域上方的间隙变窄从而在倒角蚀刻过程中防止蚀刻特征。至少，应当没有等离子体存在于衬底中心区域上方(例如，图7的区域720上方)。进一步地，在混合特征/倒角室执行倒角蚀刻而非特征蚀刻时，蚀刻剂气体被释放到倒角等离子体区域612中而非被释放到特征等离子体区域638中。举例来说，将气体分配到特征等离子体区域638中的出口可任选地被用于为倒角等离子体蚀刻操作提供缓冲气体。但是，在一或多种实施方式中，特征蚀刻剂气体在倒角蚀刻过程中优选地不被释放到衬底中心区域上方的间隙中。此外，在一或多种实施方式中，如果需要，PEZ环608和610中的一者或二者可被移动以便设置PEZ环的面向衬底的表面之间的间隙从而控制或调节或恰当地限制从倒角等离子体760向衬底中心的倒角等离子体渗透。
为了从倒角蚀刻模式满意地渡越到特征蚀刻模式，上电极(例如602)会需要从倒角蚀刻模式的RF浮动模式切换到RF供电状态或RF接地状态(前提是这样的RF状态在特征蚀刻模式中被采用)。上电极602的RF切换可利用例如前述RF接地开关来完成。
进一步地，为了从倒角蚀刻模式满意地渡越到特征蚀刻模式，上电极组件或下电极组件或二者需要被移动以便使衬底特征区域上方的间隙变宽，从而使特征蚀刻等离子体(例如，图6的特征蚀刻等离子体650)能够被形成以执行特征蚀刻。进一步地，特征蚀刻剂气体被释放到特征等离子体区域638中以促进特征蚀刻等离子体650在特征蚀刻模式期间在衬底特征区域上方的形成。
图8是概念性地示出在特征蚀刻模式下操作时的混合等离子体处理室800的另一实施方式的剖视图。在这种特征蚀刻模式中，衬底806(其被放置在下电极810上)的上表面和上电极812的下表面之间的间隙充分大以在衬底806的中心上方的区域中维持特征蚀刻等离子体814。在该特征蚀刻实施例中，上电极812被示出为耦合到RF开关818，RF开关818将上电极812耦合到接地端820。根据特征蚀刻的要求，上电极812可替代地耦合到RF源822或者耦合到RF打开端824以使上电极812在特征蚀刻过程中RF浮动。为完整起见，上PEZ环802和下PEZ环804也被示出。这些在上面已进行讨论，在此不再重复。进一步地，上接地延伸部830和下接地延伸部832也被示出。这些接地延伸部是常见的，在此不再赘述。
图9是概念性地示出在倒角蚀刻模式下操作时的混合等离子体处理室900的另一实施方式的剖视图。图9的混合室900和图8的混合室800可表示相同的物理混合室，但操作在不同模式下。在这种倒角蚀刻模式中，衬底806(其被放置在下电极810上)的上表面和上电极812的下表面之间的间隙变窄使得等离子体不能被维持在衬底806的中心上方的区域中。这确保了倒角等离子体在倒角蚀刻模式期间不能蚀刻特征。
相较于图8中的特征蚀刻情形，注意图9的倒角蚀刻模式的上电极812和上PEZ环802二者均向下朝衬底806移动以使衬底806上方的间隙变窄。虽然该实施方式示出了上电极812和上PEZ环802二者一起移动，但它们也可以彼此分开地移动相同的距离或者移动不同的距离从而在用于倒角蚀刻的倒角边缘创建优化的间隙。上电极812被示出为耦合到RF开关818，RF开关818这时将上电极812耦合到RF打开端824以使上电极812在倒角蚀刻过程中RF浮动。倒角等离子体904被示出为存在于衬底806的倒角边缘处以在衬底806的倒角边缘上执行倒角蚀刻。
在一或多种实施方式中，在衬底被置于下电极的上表面上时(即衬底没有通过使用诸如销之类的衬底升高机构抬高到下电极的上表面或夹持表面的上方以渡越到倒角蚀刻模式中或者渡越到倒角蚀刻模式期间)，倒角蚀刻模式出现。代替将衬底升高离开下电极表面(这会需要使用诸如衬底升高机构之类的额外机构)以减小衬底的特征区域上方的间隙，从而从特征蚀刻模式渡越到倒角蚀刻模式中，本发明的一或多种实施方式通过降低上电极来减小特征区域上方的间隙(以及倒转前述动作以从倒角蚀刻模式渡越到特征蚀刻模式中)。其它一些实施方式通过升高下电极来减小衬底的特征区域上方的间隙以从特征蚀刻模式渡越到倒角蚀刻模式中(以及倒转前述动作以从倒角蚀刻模式渡越到特征蚀刻模式中)。其它另一些实施方式结合上电极的移动和/或下电极的移动和/或PEZ环中的一个或两个的移动以促使从特征蚀刻模式渡越到倒角蚀刻模式，反之亦然。在这些实施方式中，当从特征蚀刻模式渡越到倒角蚀刻模式时(反之亦然)，衬底停留在下电极的上表面上。
由上述可知，本发明的实施方式提供了能够在单个室中执行特征蚀刻或倒角蚀刻的室。通过恰当地设置间隙，切换上电极的RF状态以及控制恰当的蚀刻剂气体释放，特征蚀刻模式或倒角蚀刻模式可在单个室中被执行，从而消除了针对特征蚀刻和倒角蚀刻任务采用两个单独的室的需要。
虽然根据若干优选实施方式对本发明进行了描述，但还有落在本发明的范围内的修改方式、置换方式以及等同方式。虽然本文提供了各种实施例，但意图是这些实施例对于本发明来说是说明性的而非限制性的。应当注意，虽然各种实施方式被分开讨论以简化理解，但本文所讨论的各种实施方式的特征和/或步骤中的一些或全部可在给定的具有创造性的混合等离子体处理系统中(按照任意组合方式或顺序)被组合。此外，本文提供的标题和摘要是为了方便起见且不应当被用于解释本文权利要求的范围。

Claims (21)

1.一种具有用于使用等离子体处理衬底的至少等离子体处理室的等离子体处理系统，所述衬底具有至少中心区域和倒角边缘区域，所述等离子体处理系统包括：
被配置用于在所述处理的过程中支撑所述衬底的下电极；
上电极；以及
用于在至少第一处理状态和第二处理状态下操作所述等离子体处理系统的控制逻辑块，所述控制逻辑块使所述等离子体在所述第一处理状态期间存在于所述衬底的所述中心区域上方以在所述第一处理状态期间至少执行所述中心区域的等离子体处理，所述控制逻辑块使所述等离子体在所述第二处理状态期间不存在于所述衬底的所述中心区域上方但存在于所述倒角边缘区域附近以在所述第二处理状态期间至少执行所述倒角边缘区域的等离子体处理，所述控制逻辑块进一步使所述上电极在所述第二处理状态期间处于RF浮动状态，其中所述衬底在所述第一处理状态和所述第二处理状态二者期间被置于所述下电极的表面上。
2.如权利要求1所述的等离子体处理系统，其进一步包括位于所述上电极和所述下电极中的至少一者的外周之外的至少一个等离子体禁区(PEZ)环，其中所述PEZ环能够沿着与所述室的室中心轴平行的方向竖直移动。
3.如权利要求2所述的等离子体处理系统，其中所述PEZ环被设置在所述上电极的所述外周之外，所述PEZ环能够独立于所述上电极沿着与所述室的所述室中心轴平行的所述方向移动。
4.如权利要求1所述的等离子体处理系统，其中所述上电极在所述第一处理状态期间处于RF供电状态。
5.如权利要求1所述的等离子体处理系统，其中所述上电极在所述第一处理状态期间处于RF接地状态。
6.如权利要求1所述的等离子体处理系统，其中所述第一处理状态表示沉积工艺步骤。
7.如权利要求1所述的等离子体处理系统，其中所述第一处理状态表示特征蚀刻工艺步骤。
8.如权利要求1所述的等离子体处理系统，其中所述上电极的下表面和所述衬底之间的间隙在所述第一处理状态期间介于约1cm和约20cm之间，所述间隙在所述第二处理状态期间小于约1mm。
9.如权利要求1所述的等离子体处理系统，其中所述上电极能够沿着与所述室的室中心轴平行的方向移动。
10.如权利要求1所述的等离子体处理系统，其中所述控制逻辑块包括RF开关以在所述上电极的状态在所述第一处理状态期间不是所述RF浮动状态时将所述上电极的所述状态切换到所述第二处理状态期间的所述RF浮动状态。
11.如权利要求1所述的等离子体处理系统，其中所述控制逻辑块包括RF开关，所述控制逻辑块使所述上电极沿着与所述室的室中心轴平行的方向移动从而使所述第二处理状态期间在所述上电极的下表面和所述衬底的上表面之间的间隙窄于所述第一处理状态期间存在的在所述上电极的所述下表面和所述衬底的所述上表面之间的间隙，所述控制逻辑块进一步在所述上电极的状态在所述第一处理状态期间不是所述RF浮动状态时将所述上电极的所述状态切换到所述第二处理状态期间的所述RF浮动状态。
12.一种具有用于使用等离子体处理衬底的至少等离子体处理室的等离子体处理系统，所述衬底具有至少中心区域和倒角边缘区域，所述等离子体处理系统包括：
被配置用于在所述处理的过程中支撑所述衬底的下电极；
上电极；以及
用于在至少第一处理状态和第二处理状态下操作所述等离子体处理系统的控制逻辑块，所述控制电路使所述上电极沿着与所述室的室中心轴平行的方向移动从而使所述上电极的下表面和所述衬底的上表面之间的间隙在所述第二处理状态期间窄于在所述第一处理状态期间存在的在所述上电极的所述下表面和所述衬底的所述上表面之间的间隙，所述控制电路进一步在所述上电极的状态在所述第一处理状态期间不是所述RF浮动状态时将所述上电极的所述状态切换到所述第二处理状态期间的所述RF浮动状态，其中所述衬底在所述第一处理状态和所述第二处理状态二者期间被置于所述下电极的表面上。
13.如权利要求12所述的等离子体处理系统，其中所述上电极的所述下表面和所述衬底的所述上表面之间在所述第一处理状态期间的间隙足以在所述第一处理状态期间维持所述衬底的所述中心区域上方的所述等离子体，所述上电极的所述下表面和所述衬底的所述上表面之间在所述第二处理状态期间的间隙不足以在所述第二处理状态期间维持所述衬底的所述中心区域上方的所述等离子体，其中所述等离子体在所述第二处理状态期间存在于所述倒角边缘区域附近。
14.如权利要求12所述的等离子体处理系统，其中所述上电极的所述下表面和所述衬底的所述上表面之间的在所述第一处理状态期间的间隙在所述第一处理状态期间介于约1cm和约20cm之间使得所述等离子体在所述第一处理状态期间存在于所述衬底的所述中心区域上方，所述上电极的所述下表面和所述衬底的所述上表面之间的在所述第二处理状态期间的间隙在所述第二处理状态期间小于约1mm使得所述等离子体不存在于所述衬底的所述中心区域上方，其中所述等离子体在所述第二处理状态期间存在于所述倒角边缘区域附近。
15.如权利要求12所述的等离子体处理系统，其进一步包括位于所述上电极的外周之外的至少一个等离子体禁区(PEZ)环，其中所述PEZ环能够沿着与所述室的所述室中心轴平行的方向竖直移动。
16.如权利要求12所述的等离子体处理系统，其中所述PEZ环能够独立于所述上电极沿着与所述室的所述室中心轴平行的所述方向移动。
17.如权利要求12所述的等离子体处理系统，其中所述上电极在所述第一处理状态期间处于RF供电状态。
18.如权利要求12所述的等离子体处理系统，其中所述上电极在所述第一处理状态期间处于RF接地状态。
19.如权利要求12所述的等离子体处理系统，其中所述上电极在所述第一处理状态期间处于所述RF浮动状态。
20.如权利要求12所述的等离子体处理系统，其中所述第一处理状态表示沉积工艺步骤。
21.如权利要求12所述的等离子体处理系统，其中所述第一处理状态表示特征蚀刻工艺步骤。
CN201410335866.8A 2013-07-15 2014-07-15 混合特征蚀刻和倒角蚀刻的系统 Active CN104299889B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/942,502 2013-07-15
US13/942,502 US9564285B2 (en) 2013-07-15 2013-07-15 Hybrid feature etching and bevel etching systems

Publications (2)

Publication Number Publication Date
CN104299889A true CN104299889A (zh) 2015-01-21
CN104299889B CN104299889B (zh) 2017-07-04

Family

ID=52276175

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410335866.8A Active CN104299889B (zh) 2013-07-15 2014-07-15 混合特征蚀刻和倒角蚀刻的系统

Country Status (5)

Country Link
US (1) US9564285B2 (zh)
KR (1) KR102283688B1 (zh)
CN (1) CN104299889B (zh)
SG (1) SG10201404083WA (zh)
TW (1) TWI636502B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100098875A1 (en) * 2008-10-17 2010-04-22 Andreas Fischer Pre-coating and wafer-less auto-cleaning system and method
TWI848010B (zh) * 2018-10-18 2024-07-11 美商蘭姆研究公司 用於斜面蝕刻器的下電漿排除區域環
US20220093436A1 (en) * 2020-09-22 2022-03-24 Applied Materials, Inc. Movable electrode for process chamber
TWI787958B (zh) * 2021-08-18 2022-12-21 南韓商Ｐｓｋ有限公司 基板處理設備及基板處理方法
US20230369023A1 (en) * 2022-05-12 2023-11-16 Taiwan Semiconductor Manufacturing Company Limited Tunable plasma exclusion zone in semiconductor fabrication

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1449572A (zh) * 2000-06-30 2003-10-15 兰姆研究有限公司 转换的均匀性控制
US20090139963A1 (en) * 2007-11-30 2009-06-04 Theodoros Panagopoulos Multiple frequency pulsing of multiple coil source to control plasma ion density radial distribution
CN101589457A (zh) * 2007-01-26 2009-11-25 朗姆研究公司 可配置的斜面刻蚀机

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6492774B1 (en) * 2000-10-04 2002-12-10 Lam Research Corporation Wafer area pressure control for plasma confinement
JP4399219B2 (ja) * 2003-09-19 2010-01-13 東京エレクトロン株式会社 プラズマ処理装置及び上部電極ユニット
US7575638B2 (en) * 2007-02-02 2009-08-18 Lam Research Corporation Apparatus for defining regions of process exclusion and process performance in a process chamber
US7938931B2 (en) * 2006-05-24 2011-05-10 Lam Research Corporation Edge electrodes with variable power
US20100098875A1 (en) * 2008-10-17 2010-04-22 Andreas Fischer Pre-coating and wafer-less auto-cleaning system and method
US9275838B2 (en) * 2009-09-02 2016-03-01 Lam Research Corporation Arrangements for manipulating plasma confinement within a plasma processing system and methods thereof
US8562750B2 (en) * 2009-12-17 2013-10-22 Lam Research Corporation Method and apparatus for processing bevel edge

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1449572A (zh) * 2000-06-30 2003-10-15 兰姆研究有限公司 转换的均匀性控制
CN101589457A (zh) * 2007-01-26 2009-11-25 朗姆研究公司 可配置的斜面刻蚀机
US20090139963A1 (en) * 2007-11-30 2009-06-04 Theodoros Panagopoulos Multiple frequency pulsing of multiple coil source to control plasma ion density radial distribution

Also Published As

Publication number Publication date
CN104299889B (zh) 2017-07-04
US20150013906A1 (en) 2015-01-15
TW201517163A (zh) 2015-05-01
US9564285B2 (en) 2017-02-07
KR102283688B1 (ko) 2021-07-30
TWI636502B (zh) 2018-09-21
KR20150008819A (ko) 2015-01-23
SG10201404083WA (en) 2015-02-27

Similar Documents

Publication Publication Date Title
CN104299889A (zh) 混合特征蚀刻和倒角蚀刻的系统
US20140311581A1 (en) Pressure controller configuration for semiconductor processing applications
US9735021B2 (en) Etching method
US20180366351A1 (en) Oxygen compatible plasma source
US9293568B2 (en) Method of fin patterning
TWI723124B (zh) 硬遮罩之自我限制平坦化加工
US10923357B2 (en) Element chip and manufacturing process thereof
US11049695B2 (en) Metal contact landing structure
US8991331B2 (en) Integrated steerability array arrangement for minimizing non-uniformity and methods thereof
CN110565071A (zh) 用于等离子体过滤的系统和方法
US11880052B2 (en) Structure and method of mirror grounding in LCoS devices
KR100967458B1 (ko) 에칭 방법 및 에칭 장치
WO2018195423A1 (en) Structure with selective barrier layer
CN101374972A (zh) 等离子体溅镀中的刻蚀及侧壁选择性
WO2019010196A1 (en) METHODS OF FORMING A STACK OF MULTIPLE SEMICONDUCTOR LAYERS LAID DOWN
KR100274309B1 (ko) 스패터링 방법 및 장치
JP2000091247A (ja) プラズマ処理装置
WO2021021537A1 (en) Methods and apparatus for dual channel showerheads
TWI614361B (zh) 一種矽通孔刻蝕裝置
CN110800095A (zh) 用于半导体处理腔室中的气体输送的设备和方法
CN109207942B (zh) 一种金属膜层沉积方法和金属膜层沉积设备
JP5154778B2 (ja) 中空体プラズマ均一性調整デバイスと方法
US20040261714A1 (en) Plasma processing apparatus
KR101972210B1 (ko) 사분할 챔버 기반의 증착 장치, 다중분할 챔버 기반의 증착 시스템, 그리고 이를 이용한 증착 방법
JP7509854B2 (ja) 基板処理装置とそれを含む基板接合システム及びそれを用いた基板処理方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant