CN104283572A - 卷积码译码器输入信息的控制方法和装置 - Google Patents

Abstract

一种卷积码译码器输入信息的控制方法和装置，所述控制方法包括：所述当前执行周期写入输入信息的存储单元至所述存储空间的最后一个存储单元总的个数小于等于M-1时，复制所述当前执行周期写入的输入信息并进行存储，其中，所复制的输入信息，按照复制的先后顺序，依次存储在所述存储空间中第一存储区域的存储单元中，同时覆盖所述存储单元中原有的输入信息；所述当前执行周期写入输入信息的存储单元为所述存储空间的最后一个存储单元时，下一执行周期写入输入信息的存储单元为与上一次存储所述复制的输入信息的存储单元相邻的下一存储单元。应用本发明所述的控制方法，可以使用通用的卷积码译码器进行译码，减少卷积码译码器的制作成本。

Description

卷积码译码器输入信息的控制方法和装置

技术领域

本发明涉及通信技术领域中的卷积码译码器，具体涉及一种卷积码译码器输入信息的控制方法和装置。

背景技术

卷积码是信道编码技术的一种，它是一种性能优良、硬件复杂度低的高效信道编码，其性能表现稳定，在很多通信系统中得到了应用。

卷积码编码器是按照卷积码的编码规则对连续输入的信息序列进行编码，从而得到卷积码信息序列的一种电子器件。所述卷积码编码器按照编码过程中用于编码的移位寄存器的状态是否需要重置，可以分为不归零的卷积码编码器和归零的卷积码编码器。其中，所述不归零的卷积码编码器因其相对于归零的卷积码编码器具有较高的译码效率，应用于很多通信系统中。例如，在CDMA2000的同步信道和寻呼信道中都有应用。所述连续输入的信息序列经过不归零的编码器编码后，得到的是不归零的卷积码信息序列。

信道内传输的信息序列可以以子帧为单位，按照一定的次序传输。例如，CDMA2000的同步信道中，大小为800比特的不归零卷积码信息序列可以划分成8个子帧，每个子帧的大小为100比特，所述大小为800比特的不归零卷积码按照每次传输100比特的数据，先后连续传输。

信道内传输的信息序列存储在预设的存储空间内，所述存储空间包括多个地址连续的存储单元，每个存储单元内可以存储一个子帧。卷积码译码器从所述存储空间内连续读取所述信息序列，从而将所述信息序列恢复成编码前连续输入的信息序列。所述卷积码译码器进行译码时，每次能够读取的输入信息所在的存储单元的个数，称为译码窗口。例如，所述译码窗口可以是三个存储单元。所述卷积码译码器可以划分为通用的卷积码译码器和定制的卷积码译码器。前者主要适用于译码窗口内存储单元的地址连续的情况，制作成本很低，较为常见。后者主要是根据特殊的编码情况制作的卷积码译码器，制作成本及难度都较高，通常用于特殊情况。

现有技术中，所述连续输入的信息序列经过不归零的卷积码编码器后，在存储空间内存储时，导致译码窗口内存储单元的地址不连续等问题，这就需要信息接收端的卷积码译码器必须使用定制的卷积码译码器才能完成译码的工作，大大增加了卷积码译码器的制作成本，增大了卷积码译码器的制作难度。

发明内容

本发明解决的问题是针对不归零的卷积码信息序列译码时，必须使用定制的卷积码译码器进行译码，增加了卷积码译码器的制作成本和制作难度的问题。

为解决上述问题，本发明提供一种卷积码译码器输入信息的控制方法，所述卷积码译码器从预设的存储空间中读取输入信息，所述存储空间包括至少三个地址连续的存储单元，所述控制方法包括：

顺序接收输入信息并将所述输入信息依次写入所述存储单元中，当已写入所述输入信息的存储单元的个数大于等于M时，所述卷积码译码器从所述第一个写入输入信息的存储单元至当前执行周期写入输入信息的存储单元中，依次读取所述输入信息，所述M为译码窗口值，M为大于1的整数；

所述当前执行周期写入输入信息的存储单元至所述存储空间的最后一个存储单元总的个数小于等于M-1时，复制所述当前执行周期写入的输入信息并进行存储，其中，所复制的输入信息，按照复制的先后顺序，依次存储在所述存储空间中第一存储区域的存储单元中，同时覆盖所述存储单元中原有的输入信息，所述第一存储区域的存储单元包括所述存储空间的第一个存储单元至所述当前执行周期译码窗口相邻的上一存储单元；

所述当前执行周期写入输入信息的存储单元为所述存储空间的最后一个存储单元时，下一执行周期写入输入信息的存储单元为与上一次存储所述复制的输入信息的存储单元相邻的下一存储单元。

可选的，所述第一存储区域为所述存储空间的第一个存储单元至第M-1个存储单元。

可选的，所复制的输入信息，按照复制的先后顺序，依次存储在从所述第一存储区域的第一个存储单元开始的存储单元中，当存储所述复制的输入信息的存储单元为所述第一存储区域的最后一个存储单元时，将下一次复制的输入信息存储在所述第一存储区域的第一个存储单元。

可选的，所述当前执行周期写入输入信息的存储单元为所述存储空间的最后一个存储单元时，则下一执行周期写入输入信息的存储单元为所述存储空间的第M个存储单元。

可选的，所述卷积码译码器依次读取所述当前执行周期译码窗口内存储单元中的输入信息，以所述当前执行周期写入输入信息的存储单元为所述当前执行周期所述译码窗口的最后一个存储单元。

本发明还提供了一种卷积码译码器输入信息的控制装置，所述卷积码译码器从预设的存储空间中读取输入信息，所述存储空间包括若干个地址连续的存储单元，所述控制装置包括：

第一控制单元，用于顺序接收输入信息并将所述输入信息依次写入所述存储单元中，当已写入所述输入信息的存储单元的个数大于等于M时，控制所述卷积码译码器从所述第一个写入输入信息的存储单元至当前执行周期写入输入信息的存储单元中，依次读取所述输入信息，所述M为译码窗口值，M为大于1的整数；

复制单元，用于在所述当前执行周期写入输入信息的存储单元至所述存储空间的最后一个存储单元总的个数小于等于M-1时，复制所述当前执行周期写入的输入信息并进行存储，其中，所复制的输入信息，按照复制的先后顺序，依次存储在所述存储空间的第一存储区域的存储单元中，同时覆盖所述存储单元中原有的输入信息，所述第一存储区域的存储单元包括从所述存储空间的第一个存储单元至所述当前执行周期译码窗口相邻的上一存储单元的存储单元；

第二控制单元，用于在所述当前执行周期写入输入信息的存储单元为所述存储空间的最后一个存储单元时，控制下一执行周期写入输入信息的存储单元为与上一次存储所述复制的输入信息的存储单元相邻的下一存储单元。

可选的，所述第一存储区域为所述存储空间的第一个存储单元至第M-1个存储单元。

可选的，所述复制单元将所复制的输入信息，按照复制的先后顺序，依次存储在从所述第一存储区域的第一个存储单元开始的存储单元中，当存储所述复制的输入信息的存储单元为所述第一存储区域的最后一个存储单元时，将下一次复制的输入信息存储在所述第一存储区域的第一个存储单元。

可选的，所述当前执行周期写入输入信息的存储单元为所述存储空间的最后一个存储单元时，所述第二控制单元控制下一执行周期写入输入信息的存储单元为所述存储空间的第M个存储单元。

可选的，所述卷积码译码器依次读取所述译码窗口内存储单元中的输入信息，以所述当前执行周期写入的输入信息的存储单元为所述译码窗口的最后一个存储单元。

与现有技术相比，本发明的技术方案具有以下优点：

本发明的实施例中，所述输入信息顺序存放在存储单元中，当已写入输入信息的存储单元个数大于或等于译码窗口值时，所述卷积码译码器处于工作状态；在当前执行周期写入输入信息的存储单元至所述存储空间的最后一个存储单元总的个数小于等于译码窗口值减一时，复制所述当前执行周期写入的输入信息，并将复制的输入信息依次存储所述存储空间的第一存储区域的存储单元中，以及在所述当前执行周期写入输入信息的存储单元为所述存储空间的最后一个存储单元时，调整下一执行周期所述卷积码信息序列在存储空间中的写入地址，使得不同执行周期译码窗口内存储单元的地址始终是连续的，从而可以使用通用的卷积码译码器进行译码，减少卷积码译码器的制作成本，降低卷积码译码器的制作难度。

进一步地，以所述当前执行周期写入输入信息的存储单元为所述当前执行周期所述译码窗口的最后一个存储单元，所述译码窗口随着时间的变化而变化，可以使得存储单元写入输入信息与卷积码译码器读取输入信息同步，减少通信的延迟。

附图说明

图1是一种CDMA2000的同步信道应用实例图；

图2是现有技术中卷积码译码器译码窗口示意图；

图3是本发明实施例中卷积码译码器输入信息的控制方法示意图；

图4是本发明实施例中卷积码译码器输入信息的控制方法的实施例一示意图；

图5是本发明实施例中卷积码译码器输入信息的控制方法的实施例二示意图；

图6是本发明实施例中卷积码译码器输入信息的控制装置的示意图。

具体实施方式

图1是在CDMA2000的同步信道中信息传输的应用实例图，本发明的实施例均以CDMA2000的同步信道为具体应用环境，可以理解的是，在具体实施中，并不限于此环境。

参见图1，在发送端01，将要输入的信息序列连续地输入至卷积码编码器102中，所述卷积码编码器102根据预设的编码规则，对连续输入的信息序列进行编码后，形成卷积码信息序列。经所述卷积码编码器102输出的卷积码信息序列在发送端01依次经过符号重复器104、交织器106、信号映射器108、信道增益器110及扩频器112。其中，所述符号重复器104根据预设的重复倍数，可以对输入的卷积码信息序列进行简单的重复，增加传输的可靠性。所述交织器106将所述卷积码信息序列的输入次序打乱，使传输中产生的错误可以尽量均匀地分布在整个卷积码信息序列中，提高译码的准确率。所述信号映射器108及所述信道增益器110用于根据预先设定的规则，将所述卷积码信息序列进行映射或功率调整。所述扩频器112用于根据预设的扩频码对所述卷积码信息序列进行扩频。

接收端02的信息处理是发送端01信息处理的逆过程，经扩频器112输出的卷积码信息序列在接收端02依次经过解扩器114、信号去映射器116及解交织器118。经解交织器118输出的卷积码信息序列按照输出的先后顺序，依次存储在预设的存储空间中，其中所述存储空间的容量是一定的，所述存储空间包括多个地址连续的存储单元，一般情况下，每个存储单元存储一个子帧的卷积码信息序列。卷积码译码器120从所述存储空间中读取卷积码信息序列。

需要说明的是，当所述卷积码编码器102为不归零的卷积码编码器时，所述卷积码信息序列则为不归零的卷积码信息序列，为了满足译码的性能要求，对当前执行周期接收到的不归零卷积码信息序列进行译码时，需要使用相邻执行周期接收的卷积码信息序列完成译码。

如图2所示的现有技术中卷积码译码器译码窗口示意图，所述存储空间包括地址连续的五个存储单元，分别存储了第N-1个子帧的信息至第N+3个子帧的信息。当所述卷积码译码器的译码窗口为3时，根据不归零卷积码的特性，对第N个子帧的信息进行译码时，除了需要使用第N个子帧的信息外，还需要使用第N-1个子帧的信息以及第N+1个子帧的信息，对第N+1个子帧的信息进行译码时，除了需要使用第N+1个子帧的信息外，还需要使用第N个子帧的信息以及第N+2个子帧的信息，对第N+2个子帧的信息进行译码时，除了需要使用第N+2个子帧的信息外，还需要使用第N+1个子帧的信息以及第N+3个子帧的信息，而第N+3个子帧的信息所在的存储单元与第N+1个子帧的信息及第N+2个子帧的信息所在的存储单元的地址并不连续。

由此可以看出，所述卷积码信息序列在存储空间中存储时，总会出现译码窗口内存储单元的地址不连续的情况，现有技术中，针对上述情况，使用定制的卷积码译码器进行译码，增大了卷积码译码器的制作难度，又增加了卷积码译码器的制作成本。

本发明的实施例中提供的卷积码译码器输入信息的控制方法，在当前执行周期写入输入信息的存储单元至所述存储空间的最后一个存储单元总的个数小于或等于译码窗口值减一时，复制当前执行周期输入的信息并进行存储，存储复制的输入信息的存储单元与写入输入信息的存储单元在译码窗口内的地址连续，从而可以适用通用的卷积码译码器，降低卷积码译码器的制作难度及成本。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

如图3所示，本发明实施例中所述的控制方法包括步骤10、步骤20以及步骤30，其中，

步骤10：顺序接收输入信息并将所述输入信息依次写入所述存储单元中，当已写入所述输入信息的存储单元的个数大于等于M时，所述卷积码译码器从所述第一个写入输入信息的存储单元至当前执行周期写入输入信息的存储单元中，依次读取所述输入信息，所述M为预设的译码窗口值，M为大于1的整数；

步骤20：所述当前执行周期写入输入信息的存储单元至所述存储空间的最后一个存储单元总的个数小于等于M-1时，复制所述当前执行周期写入的输入信息并进行存储，其中，所复制的输入信息，按照复制的先后顺序，依次存储在第一存储区域的存储单元中，同时覆盖所述存储单元中原有的输入信息，所述第一存储区域的存储单元包括从所述存储空间的第一个存储单元至所述当前执行周期译码窗口相邻的上一存储单元；

步骤30：所述当前执行周期写入输入信息的存储单元为所述存储空间的最后一个存储单元时，则下一执行周期写入输入信息的存储单元为与上一次存储所述复制的输入信息的存储单元相邻的下一存储单元。

需要说明的是，本实施例中的步骤10、步骤20以及步骤30之间没有先后顺序，具体实施中，可以根据接收到的输入信息去选择适用步骤10、步骤20或者步骤30中的一个或两个以上的步骤。

其中，每个执行周期内都可以执行一次写入输入信息和一次读取输入信息的操作，复制写入的输入信息的过程可以在当前执行周期内完成，也可以在所述当前执行周期之前的某个执行周期内完成。写入所述输入信息的存储单元的个数小于M的执行周期，可以不执行复制操作。所述上一次复制写入的输入信息的操作可以发生在当前执行周期内，也可以发生在所述当前执行周期之前，即与当前执行周期内的写入操作时间最接近的一次复制操作。

在步骤10中，所述输入信息为卷积码信息序列，经解交织器输出的卷积码信息序列，可以以所述存储空间中的任一存储单元的地址为起始地址，按照所述存储单元地址由高到低或者由低到高的顺序依次写入至所述存储空间中，只要保证连续接收的输入信息在存储单元中存储地址是连续的即可。当所述输入信息按照由低到高的顺序写入时，所述存储空间的第一个存储单元就是所述存储空间最低地址的存储单元，而当所述输入信息按照由高到低的顺序写入时，所述存储空间的第一个存储单元就是所述存储空间的最高地址的存储单元。

由于所述存储空间的容量有限，随着时间的变化，所述当前执行周期接收到的卷积码信息就会覆盖之前某一执行周期接收到的信息。例如，在图2中，以所述输入信息按照存储空间中存储单元地址由低到高的顺序写入为例，第N+4个子帧的信息就会存储在第N-1个子帧的信息所在的存储单元中，并且覆盖第N-1个子帧的信息。同样的，第N+5个子帧的信息就会存储在第N个子帧的信息所在的存储单元中，并且覆盖第N个子帧的信息，依此类推。

当接收到的卷积码信息序列所在的存储单元的个数大于或等于M时，卷积码译码器处于工作状态。例如，当译码窗口值为3时，接收到的卷积码信息序列所在的存储单元个数大于等于3时，所述卷积码译码器开始工作。当所述卷积码信息序列以子帧为单位写入在所述存储空间时，每个存储单元可以存储一个子帧的信息，这样，所述译码窗口也可以表示为3个子帧，即当接收到的卷积码信息序列大于等于3个子帧时，所述卷积码译码器开始工作。

需要说明的是，经解交织器输出的卷积码信息序列可以是软比特信息，提高译码的效率和准确性。

在步骤20中，通过大量的实践获知，所述存储空间中存储单元的数量大于等于2M-1，当所述译码窗口值M≥2时，则所述存储空间中存储单元的数量至少为3个。假设所述存储空间中存储单元的数量是5个，M=3，则在当前执行周期写入输入信息的存储单元至所述存储空间的最后一个存储单元总的个数2个时，复制所述当前执行周期写入的输入信息并进行存储。

在具体实施中，所复制的输入信息，按照复制的先后顺序，依次存储在所述存储空间的第一存储区域的存储单元中，同时覆盖所述存储单元中原有的输入信息，其中，所述第一存储区域的存储单元包括从所述存储空间的第一个存储单元至所述当前执行周期译码窗口相邻的上一存储单元。

所述第一存储区域的存储单元可以包括从所述存储空间的第一个存储单元至第M-1个存储单元，当存储所述复制的输入信息的存储单元为所述第一存储区域的最后一个存储单元，即所述存储空间的第M-1个存储单元时，将下一次复制的输入信息存储在所述第一存储区域的第一个存储单元，即所述存储空间的第一个存储单元。所述第一存储区域的第一个存储单元以及最后一个存储单元由所述输入信息在存储空间中的写入顺序确定，例如，当所述输入信息按照存储单元的存储地址由低到高的顺序写入时，所述第一个存储单元为所述第一存储区域的最低地址的存储单元，所述最后一个存储单元为所述第一存储区域的最高地址的存储单元。

在步骤30中，所述当前执行周期写入信息的存储单元为所述存储空间的最后一个存储单元时，调整下一执行周期写入输入信息的存储单元为与上一次存储所述复制的输入信息的存储单元相邻的下一存储单元。当所述第一存储区域为所述存储空间的第一个存储单元至第M-1个存储单元，并且所述当前执行周期写入信息的存储单元为所述存储空间的最后一个存储单元时，则下一执行周期写入输入信息的存储单元为所述存储空间的第M个存储单元，使得下一执行周期写入输入信息的存储单元与步骤20中复制的输入信息所在的存储单元地址连续，从而适用于通用的卷积码译码器。

所述卷积码译码器依次读取所述当前执行周期译码窗口内存储单元中的输入信息，以所述当前执行周期写入输入信息的存储单元为所述当前执行周期所述译码窗口的最后一个存储单元。可以理解的是，所述译码窗口的第一个存储单元与最后一个存储单元也是按照所述输入信息的写入顺序确定。当所述输入信息按照存储空间中存储单元地址由高到低的顺序写入时，所述译码窗口的第一个存储单元即译码窗口内最高地址的存储单元，所述译码窗口的最后一个存储单元即为译码窗口内最低地址的存储单元。反之，所述译码窗口的第一个存储单元即为译码窗口内最低地址的存储单元，所述译码窗口的最后一个存储单元即为所述译码窗口内最高地址的存储单元。

下面以所述第一存储区域为所述存储空间的第一个存储单元至第M-1个存储单元，并且所复制的输入信息按照复制的先后顺序，依次存储在从所述第一存储区域的第一个存储单元开始的存储单元中为例，对本发明实施例中所述的控制方法进行说明：

如图4所示，为本发明所述控制方法的一实施例示意图，所述输入信息按照存储单元的存储地址由低至高的顺序写入存储空间中。其中，存储单元包括m1、m2、m3、m4至m5，存储空间的第一个存储单元为m1，存储空间的最后一个存储单元为m5，第一存储区域包括m1及m2，译码窗口M为3。

T1执行周期内，所述输入信息的第N-2个子帧写入至存储单元m4中，因m4至m5共包括2个存储单元，即等于M-1，则复制第N-2个子帧的信息至第一个存储单元即m1中。m4非存储空间的最后一个存储单元，无需调整下一执行周期即T2执行周期的写入输入信息存储单元。当前执行周期存储所述复制的输入信息的存储单元非第M-1个存储单元，无需调整下一次存储所述复制的输入信息的存储单元。所述译码窗口为m2、m3及m4，即译码窗口内的地址连续，通用的卷积码译码器读取译码窗口内的输入信息。

T2执行周期内，所述输入信息的第N-1个子帧写入存储单元m5中，当前执行周期写入输入信息的存储单元至最后一个存储单元共包括1个存储单元，小于M-1，则复制第N-1个子帧的信息至m2中，即与T1执行周期复制的输入信息按所述输入信息的写入顺序排列。因当前执行周期写入输入信息的存储单元m5为最后一个存储单元，调整下一个执行周期即T3执行周期写入输入信息的存储单元地址，T3执行周期写入输入信息的存储单元为所述存储空间的第M个存储单元即第3个存储单元。当前执行周期存储复制的输入信息的存储单元已为第M-1个存储单元，则调整下一次复制的输入信息的存储单元为所述第一存储区域的第1个存储单元。所述译码窗口为m3、m4及m5，所述通用的卷积码译码器读取所述译码窗口内的输入信息。

T3执行周期内，所述输入信息的第N个子帧写入存储单元m3中，因m3至m5共包括3个存储单元，大于M-1，故无需复制所述当前执行周期的输入信息。m3非最后一个存储单元，无需调整T4执行周期写入输入信息的地址。T1执行周期复制的输入信息以及T2执行周期复制的输入信息与T3执行周期的输入信息所在的存储单元地址连续。所述译码窗口为m1、m2及m3，所述通用的卷积码译码器读取所述译码窗口内的输入信息。

T4执行周期内，所述输入信息的第N+1个子帧写入存储单元m4中，复制第N+1个子帧的信息至所述存储空间的第一个存储单元。其他判断过程与T1执行周期类似，此处不再赘述。

由此看出，所述输入信息按照从解交织器输出的先后顺序存储在存储空间中，可以以存储空间的任一地址作为起始地址进行写入，通用的卷积码译码器译码时，只能读取连续输入的且其存储地址连续的信息，每一执行周期的译码窗口都是以所述当前执行周期写入输入信息的存储单元为最后一个存储单元。通过本发明实施例中所述的方法去复制输入信息并调整下一执行周期写入输入信息的地址，可以使得任何执行周期进行译码窗口内的输入信息满足通用卷积码译码器的要求。

实施例一

如图5所示，为本发明实施例中所述控制方法的另一实施例示意图，所述输入信息按照存储单元的存储地址由低至高的顺序写入存储空间中。其中，存储单元包括m1、m2、m3、m4、m5及m6，存储空间的第一个存储单元为m1，存储空间的最后一个存储单元为m6，第一存储区域包括m1及m2，译码窗口值M为3。

CDMA2000的同步信道中，当已存储输入信息的存储单元个数等于译码窗口值时，所述卷加码译码器开始工作。在其他应用环境中，也可在所述已存储输入信息的存储单元个数大于译码窗口值时，所述卷积码译码器开始工作。

T1执行周期内，所述输入信息的第N-2个子帧写入至存储单元m4中，因m4至m6共包括3个存储单元，即大于M-1，则无需复制当前执行周期的输入信息。m4非存储空间的最后一个存储单元，无需调整下一执行周期即T2执行周期的输入信息写入地址,也无需调整下一次复制的输入信息的存储地址。所述译码窗口为m2、m3及m4，即译码窗口内的地址连续，通用的卷积码译码器读取译码窗口内的输入信息。

T2执行周期内，所述输入信息的第N-1个子帧写入存储单元m5中，当前执行周期写入输入信息的存储单元至最后一个存储单元共包括2个存储单元，等于M-1，则复制第N-1个子帧的信息至m1中。因当前执行周期写入输入信息的存储单元m5为非最后一个存储单元，无需调整下一个执行周期即T3执行周期写入输入信息的存储单元地址。当前执行周期存储复制的输入信息的存储单元为第一存储区域的第1个存储单元，无需调整下一次复制的输入信息的存储地址。所述译码窗口为m3、m4及m5，所述通用的卷积码译码器读取所述译码窗口内的输入信息。

T3执行周期，所述输入信息的第N个子帧写入存储单元m6中，因当前执行周期写入输入信息的存储单元至m6只包括一个存储单元，小于M-1，故复制第N个子帧的输入信息至m2中，即与T2执行周期复制的输入信息按所述输入信息的写入顺序排列。m6为存储空间的最后一个存储单元，故调整T4执行周期写入输入信息的地址，T4执行周期写入输入信息的存储单元为第M个存储单元即m3。所述译码窗口为m4、m5及m6，所述通用的卷积码译码器读取所述译码窗口内的输入信息。

T4执行周期内，所述输入信息的第N+1个子帧写入存储单元m3中，T2执行周期复制的输入信息以及T3执行周期复制的输入信息与T3执行周期的输入信息所在的存储单元地址连续。因当前执行周期写入输入信息的存储单元至m6共包括4个存储单元，大于M-1，故无需复制当前执行周期的输入信息。m4非最后一个存储单元，故无需调整下一执行周期写入输入信息的存储单元。所述译码窗口为m1、m2及m3，所述通用的卷积码译码器读取所述译码窗口内的输入信息。

T5执行周期内，所述输入信息的第N+2个子帧写入存储单元m4中，其判断过程与T4执行周期类似，此处不再赘述。

实施例二

本发明的实施例还提供了一种卷积码译码器输入信息的控制装置，如图6所示，所述控制装置包括：

第一控制单元100，用于顺序接收输入信息并将所述输入信息依次写入所述存储单元中，当已写入输入信息的存储单元个数大于等于M时，控制所述卷积码译码器从所述第一个写入输入信息的存储单元至当前执行周期写入输入信息的存储单元中，依次读取所述输入信息，所述M为译码窗口值，M为大于1的整数；

复制单元200，用于在所述当前执行周期写入输入信息的存储单元至所属存储空间的最后一个存储单元总的个数小于等于M-1时，复制所述当前执行周期写入的输入信息并进行存储，其中，所复制的输入信息，按照复制的先后顺序，依次存储在所述存储空间的第一存储区域的存储单元中，同时覆盖所述存储单元中原有的输入信息，所述第一存储区域的存储单元包括从所述存储空间的第一个存储单元至所述当前执行周期译码窗口相邻的上一存储单元；

第二控制单元300，用于在所述当前执行周期写入输入信息的存储单元为所述存储空间的最后一个存储单元时，控制下一执行周期写入输入信息的存储单元为与上一次存储所述复制的输入信息的存储单元相邻的下一存储单元。

在CDMA2000的同步信道中，写入存储单元中的输入信息在同一执行周期同时分别经过第一控制单元100、复制单元200以及第二控制单元300后，再经所述卷积码译码器进行译码。其中所述第一控制单元100、复制单元200以及第二控制单元300的先后顺序不作限定，只要在同一执行周期完成即可。具体控制过程与本发明实施例所述的控制方法中相类似，此处不再赘述。

可以理解的是，每个执行周期内都可以执行一次写入输入信息和一次读取输入信息的操作，复制写入的输入信息的过程可以在当前执行周期内完成，也可以在所述当前执行周期之前的某个执行周期内完成。写入所述输入信息的存储单元的个数小于M的执行周期，可以不执行复制操作。所述上一次复制写入的输入信息的操作可以发生在当前执行周期内，也可以发生在所述当前执行周期之前，即与当前执行周期内的写入操作时间最接近的一次复制操作。

具体实施中，所述第一控制单元可以将接收到的输入信息按照所述存储单元的存储地址由低到高或者由高到低的顺序存储在所述存储空间中。当所述第一控制单元按照存储单元的存储地址由低至高的顺序存储所述输入信息时，所述存储空间的第一个存储单元即为所述存储空间的最低地址的存储单元，所述存储空间的最后一个存储单元即为所述存储空间的最高地址的存储单元。当所述第一控制单元按照所述存储地址由高至低的顺序存储所述输入信息时，所述存储空间的第一个存储单元即为所述存储空间的最高地址的存储单元，所述存储空间的最后一个存储单元即为所述存储空间的最低地址的存储单元。

所述第一存储区域的存储单元可以包括从所述存储空间的第一个存储单元至当前执行周期的译码窗口相邻的上一存储单元。此时，在当前执行周期写入输入信息的存储单元为所述存储空间的最后一个存储单元时，第二控制单元300控制下一执行周期写入输入信息的存储单元为第M个存储单元。由于卷积码译码器是依次从存储空间中读取相关输入信息，即译码窗口内的存储单元是动态变化的，故第一存储区域随着译码窗口内存储单元的变化而变化。需要说明的是，第一存储区域的第一个存储单元与最后一个存储单元也是按照输入信息的写入顺序确定，此处不再赘述。

所述输入信息可以以子帧为单元存储在存储单元中，每个存储单元可以存储一个子帧的输入信息。此时，所述译码窗口可以是存储单元的个数，也可以是子帧的个数。所述卷积码译码器依次读取所述当前执行周期所述译码窗口内存储单元中的输入信息，以所述当前执行周期写入输入信息的存储单元为所述当前执行周期所述译码窗口的最后一个存储单元。经解交织器输出输入信息可以是软比特信息。

本领域技术人员可以理解的是，本发明所述的实施例虽然以CDMA2000的同步信道为具体应用环境进行的说明，但并不限于上述环境中。

本领域普通技术人员可以理解上述实施例的各种方法中的全部或部分步骤是可以通过程序来指令相关的硬件来完成，该程序可以存储于一计算机可读存储介质中，存储介质可以包括：ROM、RAM、磁盘或光盘等。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (10)

1.一种卷积码译码器输入信息的控制方法，所述卷积码译码器从预设的存储空间中读取输入信息，所述存储空间包括至少三个地址连续的存储单元，其特征在于，所述控制方法包括：

顺序接收输入信息并将所述输入信息依次写入所述存储单元中，当已写入所述输入信息的存储单元的个数大于等于M时，所述卷积码译码器从所述第一个写入输入信息的存储单元至当前执行周期写入输入信息的存储单元中，依次读取所述输入信息，所述M为译码窗口值，M为大于1的整数；

所述当前执行周期写入输入信息的存储单元至所述存储空间的最后一个存储单元总的个数小于等于M-1时，复制所述当前执行周期写入的输入信息并进行存储，其中，所复制的输入信息，按照复制的先后顺序，依次存储在所述存储空间中第一存储区域的存储单元中，同时覆盖所述存储单元中原有的输入信息，所述第一存储区域的存储单元包括所述存储空间的第一个存储单元至所述当前执行周期译码窗口相邻的上一存储单元；

所述当前执行周期写入输入信息的存储单元为所述存储空间的最后一个存储单元时，下一执行周期写入输入信息的存储单元为与上一次存储所述复制的输入信息的存储单元相邻的下一存储单元。

2.如权利要求1所述的控制方法，其特征在于，所述第一存储区域为所述存储空间的第一个存储单元至第M-1个存储单元。

3.如权利要求2所述的控制方法，其特征在于，所复制的输入信息，按照复制的先后顺序，依次存储在从所述第一存储区域的第一个存储单元开始的存储单元中，当存储所述复制的输入信息的存储单元为所述第一存储区域的最后一个存储单元时，将下一次复制的输入信息存储在所述第一存储区域的第一个存储单元。

4.如权利要求3所述的控制方法，其特征在于，所述当前执行周期写入输入信息的存储单元为所述存储空间的最后一个存储单元时，则下一执行周期写入输入信息的存储单元为所述存储空间的第M个存储单元。

5.如权利要求1所述的控制方法，其特征在于，所述卷积码译码器依次读取所述当前执行周期译码窗口内存储单元中的输入信息，以所述当前执行周期写入输入信息的存储单元为所述当前执行周期所述译码窗口的最后一个存储单元。

6.一种卷积码译码器输入信息的控制装置，所述卷积码译码器从预设的存储空间中读取输入信息，所述存储空间包括若干个地址连续的存储单元，其特征在于，所述控制装置包括：

第一控制单元，用于顺序接收输入信息并将所述输入信息依次写入所述存储单元中，当已写入所述输入信息的存储单元的个数大于等于M时，控制所述卷积码译码器从所述第一个写入输入信息的存储单元至当前执行周期写入输入信息的存储单元中，依次读取所述输入信息，所述M为译码窗口值，M为大于1的整数；

复制单元，用于在所述当前执行周期写入输入信息的存储单元至所述存储空间的最后一个存储单元总的个数小于等于M-1时，复制所述当前执行周期写入的输入信息并进行存储，其中，所复制的输入信息，按照复制的先后顺序，依次存储在所述存储空间的第一存储区域的存储单元中，同时覆盖所述存储单元中原有的输入信息，所述第一存储区域的存储单元包括从所述存储空间的第一个存储单元至所述当前执行周期译码窗口相邻的上一存储单元的存储单元；

第二控制单元，用于在所述当前执行周期写入输入信息的存储单元为所述存储空间的最后一个存储单元时，控制下一执行周期写入输入信息的存储单元为与上一次存储所述复制的输入信息的存储单元相邻的下一存储单元。

7.如权利要求6所述的控制装置，其特征在于，所述第一存储区域为所述存储空间的第一个存储单元至第M-1个存储单元。

8.如权利要求7所述的控制装置，其特征在于，所述复制单元将所复制的输入信息，按照复制的先后顺序，依次存储在从所述第一存储区域的第一个存储单元开始的存储单元中，当存储所述复制的输入信息的存储单元为所述第一存储区域的最后一个存储单元时，将下一次复制的输入信息存储在所述第一存储区域的第一个存储单元。

9.如权利要求8所述的控制装置，其特征在于，所述当前执行周期写入输入信息的存储单元为所述存储空间的最后一个存储单元时，所述第二控制单元控制下一执行周期写入输入信息的存储单元为所述存储空间的第M个存储单元。

10.如权利要求6所述的控制装置，其特征在于，所述卷积码译码器依次读取所述译码窗口内存储单元中的输入信息，以所述当前执行周期写入的输入信息的存储单元为所述译码窗口的最后一个存储单元。