CN104282625A - 一种半导体结构及其制造方法 - Google Patents
一种半导体结构及其制造方法 Download PDFInfo
- Publication number
- CN104282625A CN104282625A CN201310286637.7A CN201310286637A CN104282625A CN 104282625 A CN104282625 A CN 104282625A CN 201310286637 A CN201310286637 A CN 201310286637A CN 104282625 A CN104282625 A CN 104282625A
- Authority
- CN
- China
- Prior art keywords
- layer
- silicon
- channel layer
- substrate
- insulating barrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 43
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 55
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 54
- 239000010703 silicon Substances 0.000 claims abstract description 53
- 239000000758 substrate Substances 0.000 claims abstract description 34
- 239000000463 material Substances 0.000 claims abstract description 17
- 230000005669 field effect Effects 0.000 claims abstract description 11
- 238000000034 method Methods 0.000 claims description 36
- 230000004888 barrier function Effects 0.000 claims description 23
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 12
- 238000000151 deposition Methods 0.000 claims description 10
- 230000008021 deposition Effects 0.000 claims description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 5
- 229920005591 polysilicon Polymers 0.000 claims description 5
- 239000000377 silicon dioxide Substances 0.000 claims description 5
- 229910052582 BN Inorganic materials 0.000 claims description 3
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 claims description 3
- 229910004129 HfSiO Inorganic materials 0.000 claims description 3
- 241000849798 Nita Species 0.000 claims description 3
- 235000003976 Ruta Nutrition 0.000 claims description 3
- 229910004200 TaSiN Inorganic materials 0.000 claims description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 3
- 150000001875 compounds Chemical class 0.000 claims description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 3
- 229910052737 gold Inorganic materials 0.000 claims description 3
- 229910052751 metal Inorganic materials 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims description 3
- 238000010791 quenching Methods 0.000 claims description 3
- 235000005806 ruta Nutrition 0.000 claims description 3
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 3
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 2
- 229910052760 oxygen Inorganic materials 0.000 claims description 2
- 239000001301 oxygen Substances 0.000 claims description 2
- 238000005498 polishing Methods 0.000 claims description 2
- SBEQWOXEGHQIMW-UHFFFAOYSA-N silicon Chemical compound [Si].[Si] SBEQWOXEGHQIMW-UHFFFAOYSA-N 0.000 claims description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 2
- 241001521328 Ruta Species 0.000 claims 2
- 239000003989 dielectric material Substances 0.000 abstract 1
- 238000000059 patterning Methods 0.000 abstract 1
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 229910021389 graphene Inorganic materials 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- 238000011160 research Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- 240000005746 Ruta graveolens Species 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910021402 lonsdaleite Inorganic materials 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005442 molecular electronic Methods 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000012552 review Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y40/00—Manufacture or treatment of nanostructures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Crystallography & Structural Chemistry (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供了一种半导体结构的制造方法，其特征在于，该方法包括：a）提供半导体衬底，所述衬底上有绝缘层，在所述绝缘层上有单原子层或双原子层硅沟道层；b）对所述的单原子层或双原子层硅沟道层进行图形化，形成各个场效应晶体管对应的沟道区；c）在所述沟道层边缘处和绝缘层上形成源/漏区；d）在所述沟道层上形成栅介质和栅极。相应地，本发明还提供了一种半导体结构。本发明中，采用单原子层硅或双原子层硅作为场效应晶体管的沟道材料，可以利用单原子层或双原子层硅的量子限制效应，改变其能带结构，设计出新型的纳米电子器件。
Description
技术领域
本发明涉及半导体结构的制造领域，尤其涉及一种半导体结构及其制造方法。
背景技术
随着传统硅基晶体管的尺寸逐渐微型化到分子尺度，在纳米级的输运结方面已经进行了大量的研究工作，期望能够对单个或几个有机分子的电学性质进行表征。在纳米电子和分子电子学领域的最终目标是获得单分子或单原子晶体管。原则上，单分子尺度的晶体管器件能够克服半导体材料的低载流子浓度缺陷，而表现出很好的场效应晶体管性质。为实现这一终极目标，至关重要的是制备新材料、研制新型器件结构及为获得高载流子迁移率和高栅效率而进行的参数优化新方法。目前，石墨烯由于其独特的性质及维度，已被广泛用于先进CMOS器件的研究中，用作沟道层、源/漏区接触以及栅电极的接触材料。
日本国家高级工业科技研究院的Tetsuya Morishita等人在文献“Formationof single-and double-layer silicon in slit pores”（Physical review B77，081401R2008）中采用淬火冷却液态硅的方法获得在纳米狭孔中获得了准二维的硅纳米片晶，即单原子层或双原子层的硅纳米片。不同于体硅晶体的金刚石立方结构，单原子层硅呈现与石墨烯类似的平面六角形结构，双原子层硅形成六方金刚石结构。单原子层硅/双原子层硅具有类似石墨烯的物理及电学特性，其在场效应晶体管中的研究还鲜有报道。
发明内容
本发明的目的在于提供一种半导体结构的制造方法，采用单原子层或双原子层硅作为场效应晶体管的沟道层，制作新型的纳米场效应器件。
为了解决上述技术问题，本发明提供了一种制造半导体结构的方法，该方法包括：
a）提供半导体衬底，所述衬底上有绝缘层，在所述绝缘层上有单原子层或双原子层硅沟道层；
b）对所述的单原子层或双原子层硅沟道层进行图形化，形成各个场效应晶体管对应的沟道区；
c）在所述沟道层边缘处和绝缘层上形成源/漏区；
d）在所述沟道层上形成栅介质和栅极。
相应地，本发明还提供了一种半导体结构，该半导体结构包括衬底、绝缘层、沟道层、源/漏区、栅介质和栅极，其中：
所述绝缘层位于所述衬底之上；
所述沟道层位于所述绝缘层之上，并在边缘处与所述源/漏区相接；
所述沟道层的材料为单原子层硅或双原子层硅；
所述栅介质位于所述沟道层之上，所述栅极位于所述栅介质之上。
采用本发明提供的半导体结构及其制造方法，可以得到一种新型的纳米级场效应晶体管器件，可以在纳米级实现宏观场效应晶体管器件的所有功能，如高迁移率和高开关比，大大缩小了器件的尺寸。由于器件中的沟道层为单原子层或双原子层硅，可以与现有的硅基半导体加工工艺技术很好的兼容。
附图说明
通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显：
图1是根据本发明的半导体结构的制造方法的具体实施方式的流程图；
图2至图5是根据图1示出的方法制造半导体结构过程中该半导体结构在各个制造阶段的剖视结构示意图；
附图中相同或相似的附图标记代表相同或相似的部件。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明的实施例作详细描述。
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。
下文的公开提供了许多不同的实施例或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本发明。此外，本发明可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。此外，本发明提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的可应用于性和/或其他材料的使用。另外，以下描述的第一特征在第二特征之“上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。
下面首先对本发明提供的半导体结构进行概述，请参考图5，示出了根据本发明的一个实施例的半导体结构。该半导体结构包括衬底100、绝缘层110、沟道层200、源/漏区300、栅介质400和栅极410，其中：
所述绝缘层110位于所述衬底100之上；
所述沟道层200位于所述绝缘层110之上，并在边缘处与所述源/漏区300相接；
所述沟道层的材料为单原子层硅或双原子层硅；
所述栅介质400位于所述沟道层200之上所述栅极410位于所述栅介质400之上。
下文对该半导体结构的一种制造方法进行阐述。
请参考图1，该方法包括：
步骤S100，提供半导体衬底100，所述半导体衬底上有一层绝缘层110，在所述绝缘层110上形成有一层单原子层硅或双原子层硅构成的沟道层200；
步骤S101，对所述单原子层硅或双原子层硅的沟道层200进行图形化，形成各个场效应晶体管对应的沟道区；
步骤S102，在所述沟道层200边缘处和衬底绝缘层110上形成源/漏区300；
步骤S103，在所述沟道层200上形成栅介质400和栅极410；
下面结合图2至图5对步骤S100至步骤S103进行说明。需要说明的是，本发明各个实施例的附图仅是为了示意的目的，因此没有必要按比例绘制。
参考图2，执行步骤S100，所示为半导体衬底100，并在衬底上有绝缘层110，以及在绝缘层110之上形成单原子层或双原子层硅构成的沟道层200。
在本实施例中，所述半导体衬底100可以为绝缘体上硅（SOI），SOI片中的埋氧层即为绝缘层110，通过减薄技术如化学机械抛光或是刻蚀技术将SOI衬底100的器件层硅减薄到只剩1～2个硅原子层厚度，形成单原子层或双原子层硅沟道层200。
在其他实施例中，衬底100也可以是普通的硅衬底(例如晶片)，包括体硅硅片和SOI硅片。根据现有技术公知的设计要求(例如P型衬底或者N型衬底)，衬底100可以包括各种掺杂配置。衬底100还可以包括其他基本半导体，例如锗。或者，衬底100可以包括化合物半导体，例如碳化硅、砷化镓、砷化铟或者磷化铟。典型地，衬底100的厚度可以是但不限于约几百微米，例如可以在400μm-800μm的厚度范围内。绝缘层110可以包括氧化硅、氮化硅、氮氧化硅、碳化硅或其组合，厚度可以是100nm-5μm，沉积在衬底100的表面。单原子层或双原子层硅沟道层200可以采用外延、原子层沉积或是在纳米狭孔中淬火冷却液态硅形成。
参考图3，执行步骤S101，对单原子层或双原子层硅沟道层200进行图形化，形成各个场效应晶体管对应的沟道区。所述对单原子层硅或双原子层硅图形化，可以利用公知的半导体加工技术光刻和刻蚀来实现。
参考图4，执行步骤S102，在所述沟道层200边缘处和衬底绝缘层110上形成源/漏区300。源/漏区300的材料可以是金属Ti、Cr、Au或其组合，通过溅射或化学气相沉积形成。源/漏区300的材料也可以是化学气相沉积或外延的硅，并通过离子注入或扩散实现对源/漏区的掺杂。对所淀积的材料进行图形化，形成源/漏区300。
参考图5，执行步骤S103，在所述沟道层200上形成栅介质400和栅极410。所述栅介质400可以是热氧化层，包括氧化硅、氮氧化硅，也可为沉积而成的高K介质，例如HfO2、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、Al2O3、La2O3、ZrO2或LaAlO中的一种或其组合，栅介质400的厚度大约为1nm-3nm。在其他的实施例中，栅介质也可以是具有2～5个原子层厚度的六方氮化硼层。所述栅极可以是通过沉积形成的重掺杂多晶硅，或是通过沉积例如TaC,TiN,TaTbN,TaErN,TaYbN,TaSiN,HfSiN,MoSiN,RuTax,NiTax形成功函数金属层（即栅极410），其厚度大约为10nm-20nm。
虽然关于示例实施例及其优点已经详细说明，应当理解在不脱离本发明的精神和所附权利要求限定的保护范围的情况下，可以对这些实施例进行各种变化、替换和修改。对于其他例子，本领域的普通技术人员应当容易理解在保持本发明保护范围内的同时，工艺步骤的次序可以变化。
此外，本发明的应用范围不局限于说明书中描述的特定实施例的工艺、机构、制造、物质组成、手段、方法及步骤。从本发明的公开内容，作为本领域的普通技术人员将容易地理解，对于目前已存在或者以后即将开发出的工艺、机构、制造、物质组成、手段、方法或步骤，其中它们执行与本发明描述的对应实施例大体相同的功能或者获得大体相同的结果，依照本发明可以对它们进行应用。因此，本发明所附权利要求旨在将这些工艺、机构、制造、物质组成、手段、方法或步骤包含在其保护范围内。
Claims (13)
1.一种半导体结构的制造方法，其特征在于，该方法包括：
a）提供半导体衬底（100），所述衬底（100）上有绝缘层（110），在所述绝缘层（110）上具有由单原子层或双原子层硅构成的沟道层（200）；
b）对所述的单原子层或双原子层硅的沟道层（200）进行图形化，形成各个场效应晶体管对应的沟道区；
c）在所述沟道层边缘处（200）和绝缘层（110）上形成源/漏区（300）；
d）在所述沟道层（200）上形成栅介质（400）和栅极（410）。
2.根据权利要求1所述的方法，其特征在于，所述步骤a中，通过如下方法形成所述半导体衬底（100）和绝缘层（110）和沟道层：
将SOI硅片的体型硅衬底和埋氧层通过化学机械抛光或刻蚀技术将SOI片正面硅膜减薄到1～2个原子层，形成单原子层或双原子层硅沟道层（200）。
3.根据权利要求1所述的方法，其特征在于，所述步骤a中，所述半导体衬底（100）为硅片、锗片或化合物半导体，通过沉积的方法在所述衬底（100）表面形成绝缘层(110)和单原子层或双原子层硅沟道层（200）。
4.根据权利要求3所述的方法，其特征在于，所述沉积单原子层或双原子层硅沟道层（200）的方法为外延、原子层沉积或在纳米狭孔中淬火冷却液态硅。
5.根据权利要求3所述的方法，其特征在于，所述绝缘层（110）的材料为氧化硅、氮化硅、氮氧化硅、碳化硅及其组合。
6.根据权利要求1所述的方法，其特征在于，所述步骤c中，源/漏区（300）的材料为金属Ti、Cr、Au及其组合，或重掺杂多晶硅。
7.根据权利要求1所述的方法，其特征在于，所述步骤d中，所述栅介质（400）的材料为氧化硅、氮氧化硅，也可为沉积而成的高K介质，包括HfO2、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、Al2O3、La2O3、ZrO2或LaAlO中的一种或其组合，或是具有2～5个原子层厚度的六方氮化硼层。
8.根据权利要求1所述的方法，其特征在于，所述步骤d中，所述栅极可以是通过沉积形成的重掺杂多晶硅，或是通过沉积TaC,TiN,TaTbN,TaErN,TaYbN,TaSiN,HfSiN,MoSiN,RuTax,NiTax形成功函数金属层。
9.一种半导体结构，其特征在于，该半导体结构包括衬底（100）、绝缘层（110）、沟道层（200）、源/漏区（300）、栅介质（400）和栅极（410），其中：
所述绝缘层（110）位于所述衬底（100）之上；
所述沟道层（200）位于所述绝缘层（110）之上，并在边缘处与所述源/漏区（300）相接；
所述沟道层（200）的材料为单原子层硅或双原子层硅；
所述栅介质（400）位于所述沟道层（200）之上，所述栅极（410）位于所述栅介质（400）之上。
10.根据权利要求9所述的半导体结构，其特征在于：
所述衬底（100）是体硅硅片、SOI硅片、锗片或化合物半导体。
11.根据权利要求9所述的半导体结构，其特征在于：
所述源/漏区（300）是金属Ti、Cr、Au及其组合，或重掺杂多晶硅。
12.根据权利要求9所述的半导体结构，其特征在于：
所述栅介质（400）是氧化硅、氮氧化硅，也可为沉积而成的高K介质，包括HfO2、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、Al2O3、La2O3、ZrO2或LaAlO中的一种或其组合，或是具有2～5个原子层厚度的六方氮化硼层。
13.根据权利要求9所述的半导体结构，其特征在于：
所述栅极（410）是重掺杂多晶硅，或是通过沉积TaC,TiN,TaTbN,TaErN,TaYbN,TaSiN,HfSiN,MoSiN,RuTax,NiTax形成功函数金属层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310286637.7A CN104282625B (zh) | 2013-07-09 | 2013-07-09 | 一种半导体结构及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310286637.7A CN104282625B (zh) | 2013-07-09 | 2013-07-09 | 一种半导体结构及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104282625A true CN104282625A (zh) | 2015-01-14 |
| CN104282625B CN104282625B (zh) | 2017-10-03 |
Family
ID=52257392
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310286637.7A Active CN104282625B (zh) | 2013-07-09 | 2013-07-09 | 一种半导体结构及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104282625B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9490335B1 (en) | 2015-12-30 | 2016-11-08 | International Business Machines Corporation | Extra gate device for nanosheet |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101834206A (zh) * | 2010-04-12 | 2010-09-15 | 清华大学 | 半导体器件结构及其形成方法 |
| US20110101308A1 (en) * | 2009-11-03 | 2011-05-05 | International Business Machines Corporation | Utilization of Organic Buffer Layer to Fabricate High Performance Carbon Nanoelectronic Devices |
| CN102219216A (zh) * | 2011-03-29 | 2011-10-19 | 南昌大学 | 单原子厚度纳米硅带的制备方法 |
| CN102479819A (zh) * | 2010-11-30 | 2012-05-30 | 中国科学院微电子研究所 | 场效应晶体管及其制备方法 |
-
2013
- 2013-07-09 CN CN201310286637.7A patent/CN104282625B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110101308A1 (en) * | 2009-11-03 | 2011-05-05 | International Business Machines Corporation | Utilization of Organic Buffer Layer to Fabricate High Performance Carbon Nanoelectronic Devices |
| CN101834206A (zh) * | 2010-04-12 | 2010-09-15 | 清华大学 | 半导体器件结构及其形成方法 |
| CN102479819A (zh) * | 2010-11-30 | 2012-05-30 | 中国科学院微电子研究所 | 场效应晶体管及其制备方法 |
| CN102219216A (zh) * | 2011-03-29 | 2011-10-19 | 南昌大学 | 单原子厚度纳米硅带的制备方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9490335B1 (en) | 2015-12-30 | 2016-11-08 | International Business Machines Corporation | Extra gate device for nanosheet |
| US9768079B2 (en) | 2015-12-30 | 2017-09-19 | International Business Machines Corporation | Extra gate device for nanosheet |
| US9818650B2 (en) | 2015-12-30 | 2017-11-14 | International Business Machines Corporation | Extra gate device for nanosheet |
| US9947593B2 (en) | 2015-12-30 | 2018-04-17 | International Business Machines Corporation | Extra gate device for nanosheet |
| US10515859B2 (en) | 2015-12-30 | 2019-12-24 | International Business Machines Corporation | Extra gate device for nanosheet |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104282625B (zh) | 2017-10-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Liu et al. | Low on-resistance diamond field effect transistor with high-k ZrO2 as dielectric | |
| Liu et al. | Design and fabrication of high-performance diamond triple-gate field-effect transistors | |
| US9768030B2 (en) | Method for forming tunnel MOSFET with ferroelectric gate stack | |
| Si et al. | Enhancement-mode atomic-layer-deposited In 2 O 3 transistors with maximum drain current of 2.2 A/mm at drain voltage of 0.7 V by low-temperature annealing and stability in hydrogen environment | |
| US20140239257A1 (en) | Graphene heterostructure field effect transistors | |
| Li et al. | Wafer-scale fabrication of recessed-channel PtSe 2 MOSFETs with low contact resistance and improved gate control | |
| US9496363B1 (en) | FinFET isolation structure and method for fabricating the same | |
| CN103632973B (zh) | 半导体器件及其制造方法 | |
| CN104282749A (zh) | 一种半导体结构及其制造方法 | |
| Li et al. | Effect of bulk-accumulation on switching speed of dual-gate a-IGZO TFT-based circuits | |
| CN105742345A (zh) | 一种隧穿场效应晶体管及其制备方法 | |
| CN103137475B (zh) | 一种半导体结构及其制造方法 | |
| CN103515213A (zh) | 形成FinFET栅介质层的方法和形成FinFET的方法 | |
| KR102523769B1 (ko) | 수직 나노와이어 mosfet의 제조에서의 수직 게이트-라스트 공정을 위한 방법 | |
| Rahman et al. | Integration of high permittivity BaTiO3 with AlGaN/GaN for near-theoretical breakdown field kV-class transistors | |
| US9876115B2 (en) | FinFET isolation structure and method for fabricating the same | |
| CN104377236A (zh) | 一种栅堆叠及其制造方法 | |
| CN106922200B (zh) | N沟道氮化镓晶体管 | |
| He et al. | Normally-off polycrystalline CH diamond MISFETs with MgF2 gate insulator and passivation | |
| US20180082908A1 (en) | Semiconductor device and manufacturing method thereof | |
| Zhu et al. | High threshold voltage enhancement-mode GaN p-FET with Si-rich LPCVD SiN x gate insulator for high hole mobility | |
| CN104425269B (zh) | 鳍式场效应晶体管及其形成方法 | |
| Kim et al. | PECVD SiNx passivation for AlGaN/GaN HFETs with ultra-thin AlGaN barrier | |
| CN102651397B (zh) | 一种半导体器件及其制造方法 | |
| CN104282625A (zh) | 一种半导体结构及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |