CN104282585B - 测试针头和半导体测试夹具的形成方法 - Google Patents

测试针头和半导体测试夹具的形成方法 Download PDF

Info

Publication number
CN104282585B
CN104282585B CN201410603672.1A CN201410603672A CN104282585B CN 104282585 B CN104282585 B CN 104282585B CN 201410603672 A CN201410603672 A CN 201410603672A CN 104282585 B CN104282585 B CN 104282585B
Authority
CN
China
Prior art keywords
testing needle
test
testing
insulating barrier
needle
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410603672.1A
Other languages
English (en)
Other versions
CN104282585A (zh
Inventor
石磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tongfu Microelectronics Co Ltd
Original Assignee
Tongfu Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tongfu Microelectronics Co Ltd filed Critical Tongfu Microelectronics Co Ltd
Priority to CN201410603672.1A priority Critical patent/CN104282585B/zh
Publication of CN104282585A publication Critical patent/CN104282585A/zh
Priority to US14/926,961 priority patent/US10119993B2/en
Application granted granted Critical
Publication of CN104282585B publication Critical patent/CN104282585B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Measuring Leads Or Probes (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

一种测试针头和半导体测试夹具的形成方法，其中所述测试针头的形成方法，包括：提供基底；在所述基底上形成第一测试针，所述第一测试针包括位于顶部的第一测试端和位于底部的第一连接端；在第一测试针的侧壁上形成绝缘层；在绝缘层的表面形成第二测试针，所述第二测试针环绕所述第一测试针，所述第二测试针包括位于顶部的第二测试端和位于底部的第二连接端，所述第二测试针的第二测试端具有下凹的第一弧面。本发明方法形成的测试针头实现对球形的待测试端子的测试，提高了测试的精度。

Description

测试针头和半导体测试夹具的形成方法
技术领域
本发明涉及半导体测试技术领域，特别涉及一种测试针头和半导体测试夹具的形成方法。
背景技术
测试制程乃是于IC封装后，测试封装完成的产品的电性功能，以保证出厂IC功能上的完整性，并对已测试的产品依其电性功能作分类，作为IC不同等级产品的评价依据，最后并对产品作外观检验作业。
电性功能测试乃针对产品之各种电性参数进行测试以确定产品能正常运作。
传统的同一被测端子上两点接触的测试如开尔文测试等，多采用双顶针或双金手指平行并列分布的方式，其主要存在以下不足：
1、制造精度较低：随着半导体产品尺寸的不断缩小，被测端子的尺寸以及不同被测端子间的间距也在不断缩小，为了顺应这一趋势，传统平行并列分布的双顶针或双金手指测试方式在其密间距的问题上瓶颈日益突出，精度要求越来越高，有些甚至已无法实现了。
2、结构强度较弱：为了在被测端子上有限的空间内实现两点接触测试，顶针或金手指相应越来越细，其机械结构强度也越来越弱。
3、使用寿命较短：传统的顶针或金手指的测试接触头较易受磨损，尤其在精度提出更高要求、机械强度相对较低时，磨损程度更大，进而降低了测试夹具的使用寿命。
4、测试精度较低：为顺应半导体轻薄短小的发展需求，越来越细的顶针或金手指所产生的电阻值不断增大，同时在进行大电流测试时，会产生较大的压降而影响测试数值的判断；另一方面，平行并列分布的双顶针或双金手指的也容易因两者间的位移偏差而产生测试数值的偏差；此外，传统并列分布的双顶针为了缩小两针间的距离而采用两个背对斜面的接触方式，接触头容易因其整体结构中弹簧伸缩的扭力而旋转出被测端子进而影响测试精度；再一方面，当被测试端子为球形时，难以进行电学性能的测试。
发明内容
本发明解决的问题是怎样提高现有的电学性能测试的精度和稳定性。
为解决上述问题，本发明提供一种测试针头的形成方法，包括：提供基底；在所述基底上形成第一测试针，所述第一测试针包括位于顶部的第一测试端和位于底部的第一连接端；在第一测试针的侧壁上形成绝缘层；在绝缘层的表面形成第二测试针，所述第二测试针环绕所述第一测试针，所述第二测试针包括位于顶部的第二测试端和位于底部的第二连接端，所述第二测试针的第二测试端具有下凹的第一弧面。
可选的，所述第一测试针的第一测试端表面和绝缘层顶部表面低于第二测试针的第二测试端表面。
可选的，所述第一测试针的第一测试端表面和绝缘层的顶部表面为平面，且第一测试端表面与绝缘层顶部表面齐平，所述第一弧面的一端边缘与绝缘层的边缘接触，第一弧面的另一端边缘与第二测试针的顶部表面接触。
可选的，所述第一测试针、绝缘层和第二测试针的形成过程为：在所述基底上形成第一测试针；形成覆盖所述第一测试针侧壁和顶部表面的绝缘薄膜层；无掩膜刻蚀工艺刻蚀所述绝缘薄膜层在第一测试针的侧壁形成绝缘层；形成覆盖所述绝缘层和第一测试针顶部表面的第二金属层；无掩膜刻蚀所述第二金属层，在绝缘层表面形成第二测试针；回刻蚀所述第一测试针和绝缘层，使得第一测试针和绝缘层的顶部表面低于第二测试针顶部表面，暴露出第二测试针的部分内侧壁表面；对所述第二测试针的暴露的内侧壁表面和顶部表面进行圆弧化处理，形成第一弧面。
可选的，所述第一测试针的第一测试端表面和绝缘层的顶部表面具有下凹的第二弧面，所述第一弧面的一端边缘与第二弧面的边缘接触，第一弧面的另一端边缘与的顶部表面接触。
可选的，所述第一探测针、第二探测针和绝缘层的形成过程为：在所述基底上形成介质层，所述介质层中形成有第一通孔和环绕所述第一通孔的环形通孔，第一通孔和环形通孔之间通过部分介质层隔离；在第一通孔中填充金属形成第一测试针，在环形通孔中填充第二金属形成第二测试针；去除第二测试针外侧的介质层，第一测试针和第二测试针之间的介质层作为绝缘层；对所述第一测试针的顶部表面、绝缘层顶部表面和第二测试针的顶部表面进行圆弧化处理，在第二测试针的顶部形成第一弧面，在第一测试针的顶部和绝缘层的顶部形成第二弧面。
可选的，所述圆弧化处理为激光刻蚀或等离子刻蚀。
本发明还提供了一种半导体测试夹具的形成方法，包括：提供基底；在所述基底上形成若干第一测试针，所述第一测试针包括位于顶部的第一测试端和位于底部的第一连接端；在每个第一测试针的侧壁上形成绝缘层；在绝缘层的表面形成第二测试针，所述第二测试针环绕相应的第一测试针，所述第二测试针包括位于顶部的第二测试端和位于底部的第二连接端，所述第二测试针的第二测试端具有下凹的第一弧面。
可选的，所述基底内形成有信号传输电路，所述信号传输电路包括第一输入端、第一输出端、第二输入端和第二输出端，所述第一输出端与第一测试针的第一连接端电连接，所述第二输出端与第二测试针的第二连接端电连接，所述第一输入端和第二输入端分别与外部的测试电路电连接。
可选的，所述第一测试针的形成过程为：在所述基底上形成第一金属层；刻蚀所述第一金属层形成若干第一测试针。
与现有技术相比，本发明的技术方案具有以下优点：
本发明方法形成的测试针头将第一测试针和第二测试针集成在一个测试针头上，第二测试针环绕所述第一测试针，第二测试针和第一测试针之间用绝缘层隔离，从而在保证测试针的尺寸较小的同时，提升测试针的机械强度；另一方面，第一测试针和第二测试针是同轴分布，使得第一测试针和第二测试针之间间距的精度较高，提高了测试的精度；再一方面，相比于现有技术需要多个测试针(例如双顶针或金手指)才能进行电学性能测试，本发明的一个测试针头即可进行电学性能的测试；再一方面，第二测试端具有下凹的第一弧面，第一弧面可以与球形的被测试端子表面的弧面对应，进行电学性能的测试时，测试针头的第二测试针可以很好的与被测试端子的球形表面接触，从而提高了测试的精度。
进一步，所述第二测试针的第一测试端表面和绝缘层顶部表面具有下凹的第二弧面，在进行电学性能的测试时，使得被测试端子的球形表面与第一测试针的第一测试端的表面的接触面积增大。
本发明方法形成的的半导体测试夹具能实现对待测试封装结构的多个被测试端子同时进行电学性能的测试；
另外，本发明的半导体测试夹具的形成方法，通过工艺先进的半导体集成制作工艺制作，使得基底的每个测试区域上形成的若干测试针头的尺寸和表面形貌相同，并且相邻测试针头之间的间距相同，将本发明方法形成的半导体测试夹具用于电学性能测试时，提高了测试的精度。
进一步，所述基底中形成有信号传输电路，便于测试过程中测试信号的传输和获得，并且提高了半导体测试夹具集成度。
附图说明
图1～图3为本发明实施例测试针头的结构示意图；
图4～图5为本发明实施例半导体测试夹具的结构示意图；
图6～图12为本发明一实施例半导体测试夹具形成过程的结构示意图；
图13～图17为本发明另一实施例半导体测试夹具形成过程的结构示意图。
具体实施方式
如背景技术所言，现有的顶针或金手指的性能仍有待提高。
为此，本发明提供了一种测试针头，包括第一测试针，所述第一测试针包括位于顶部的第一测试端以及位于底部的第一连接端；覆盖所述第一测试针的侧壁表面的绝缘层；位于绝缘层表面环绕所述第一测试针的第二测试针，第二测试针与第一测试针同轴，第二测试针包括位于顶部的第二测试端以及位于底部的第二连接端，第二测试端具有下凹的第一弧面。本发明的测试针头将第一测试针和第二测试针集成在一个测试针头上，第二测试针环绕所述第一测试针，第二测试针和第一测试针之间用绝缘层隔离，从而在保证测试针的尺寸较小的同时，提升测试针的机械强度；另一方面，第一测试针和第二测试针是同轴分布，使得第一测试针和第二测试针之间间距的精度较高，提高了测试的精度；再一方面，相比于现有技术需要多个测试针(例如双顶针或金手指)才能进行电学性能测试，本发明的一个测试针头即可进行电学性能的测试；再一方面，第二测试端具有下凹的第一弧面，第一弧面可以与球形的被测试端子表面的弧面对应，进行电学性能的测试时，测试针头的第二测试针可以很好的与被测试端子的球形表面接触，从而提高了测试的精度。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。在详述本发明实施例时，为便于说明，示意图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明的保护范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
图1～图3为本发明实施例测试针头的结构示意图；图4～图5为本发明实施例半导体测试夹具的结构示意图；图6～图12为本发明一实施例半导体测试夹具形成过程的结构示意图；图13～图17为本发明另一实施例半导体测试夹具形成过程的结构示意图。
请参考图1，本发明一实施例中提供了测试针头20，包括：
第一测试针201，所述第一测试针201包括位于顶部的第一测试端21以及位于底部的第一连接端22；
覆盖所述第一测试针201的侧壁表面的绝缘层202；
位于绝缘层202表面环绕所述第一测试针201的第二测试针203，第二测试针203与第一测试针201同轴，第二测试针203包括位于顶部的第二测试端23以及位于底部的第二连接端24，所述第二测试端23的具有下凹的第一弧面25。
本实施例中，所述第一测试针201的第一测试端21表面和绝缘层202顶部表面低于第二测试针203的第二测试端23表面，所述第一测试针201的第一测试端21表面和绝缘层202的顶部表面为平面，且第一测试端21表面与绝缘层202顶部表面齐平，所述第一弧面25的一端边缘与绝缘层202的边缘接触，第一弧面25的另一端边缘与第二测试针203的顶部表面接触，即所述第一弧面从绝缘层202的边缘向上倾斜延伸到第二测试针203的顶部表面。
本实施中，所述第二测试端23包括第一弧面25和位于第二测试针203顶部的平面26。在另一实施例中，所述第二测试端23可以仅包括第一弧面25。
本实施中，所述第二测试针203的顶部表面为一平面26。在另一实施例中，所述第二测试针203的顶部表面为一与第二测试针203侧壁(外侧壁)重合的曲线，第一弧面25的一端边缘与绝缘层202的边缘接触，第一弧面25的另一端边缘与第二测试针203侧壁(外侧壁)表面接触，即第一弧面25从绝缘层202的边缘向上倾斜延伸到第二测试针203的顶部表面。
本发明的测试针头20的第一测试端21表面和第二测试端23表面近似于球形或椭球性或类球形的表面，因而本发明的测试针头20能应用于对球形或椭球性或类球形的待测试端子的测试，在进行电学性能侧测试时，所述第一测试针201的第一测试端21与球形或椭球性或类球形的待测试端子的第一目标表面接触，所述第二测试端23的第一弧面25与球形或椭球性或类球形的第二目标表面接触(第二目标表面为第一目标表面周围的区域)，在进行测试时，第一测试针201和第二测试针203与球形或椭球性或类球形的待测试端子形成良好的面接触，增加了测试针头20与球形或椭球性或类球形的待测试端子表面的接触面积，因而电学性能测试的结果能准确反映球形或椭球性或类球形的待测试端子实际的电学性能，提高了测试精度。
为了进一步提高测试的精度，在一实施例中，所述第一弧面25的弧度等于或约等于球形或椭球性或类球形的待测试端子表面的弧度。
请结合参考图1和图2，图2为图1沿剖面线AB方向的剖面结构示意图，所述第一测试针201的形状为圆柱体，相应的第一测试针201的剖面形状为圆形，所述绝缘层202的剖面形状为圆环形，所述第二测试针203的剖面形状为圆环形。需要说明的是，所述第一测试针的剖面形状可以为其他的形状，比如所述第一测试针的剖面形状可以为正多边形，比如正三角形、正方形。
本发明的测试针头通过半导体集成制作工艺形成，因而形成的第一测试针201的直径可以较小，在一实施例中，所述第一测试针201的直径为100纳米～500微米，可以为100纳米～10微米。
相应的所述绝缘层202的宽度和第二测试针203的宽度也可以很小，在一实施例中，所述绝缘层202的宽度为80纳米～400微米，可以为80纳米～5微米，所述第二测试针203的宽度为60纳米～300微米，可以为60纳米～15微米。
需要说明的是，在本发明的其他实施例中，所述第一测试针201的直径、绝缘层202的厚度和第三测试针203的厚度可以为其他的数值。
所述第一测试针201和第二测试针203的材料为铜、金、钨或者合金材料、或者其他合适的金属材料或者金属化合物材料。
所述绝缘层202用于第一测试针201和第二测试针203之间的电学隔离，本实施例中，所述绝缘层202的顶部表面与第一测试针201的顶部表面(第一测试端21)和第二测试针203的顶部表面(第二测试端23)齐平，即使得第一测试针201的第一测试端21和第二测试针203的第二测试端23之间没有空隙，在测试时，防止第一测试针201的第一测试端21或者第二测试针203的第二测试端23因而之间存在间隙在外部的应力作用下发生变形，而使得第一测试针201的第一测试端21和第二测试针203的第二测试端23电接触，从而影响测试的精度。
所述绝缘层202可以为单层或多层(≥2层)堆叠结构。
所述绝缘层202的材料可以为绝缘介质材料，比如氧化硅、氮化硅、氮氧化硅、氮碳化硅、氮碳化硅中的一种或几种，所述绝缘层的材料还可以为树脂材料，比如，环氧树脂、聚酰亚胺树脂、聚乙烯树脂、苯并环丁烯树脂或聚苯并恶唑树脂。
在一实施例中，从远离第二测试端23指向第二测试端23的方向，所述第二测试针203的部分本体的宽度逐渐减小。具体请参考图1，所述第二测试针203的部分本体的宽度，越靠近第二测试端23其宽度越小，在将多跟测试针20用于测试时，使得相邻测试针头20的测试端之间的距离增大。
本发明实施例的测试针头20将第一测试针201和第二测试针203集成在一个测试针头上，第二测试针203环绕所述第一测试针201，第二测试针203和第一测试针201之间用绝缘层202隔离，从而在保证测试针的尺寸较小的同时，提升测试针的机械强度；另一方面，第一测试针201和第二测试针203是同轴分布，使得第一测试针201和第二测试针203之间间距的精度较高，并且在测试过程中第一测试针201和第二测试针203之间的间距不会发生改变，提高了测试的精度；再一方面，相比于现有技术需要多个测试针(例如双顶针或金手指)才能进行电学性能测试，本发明实施例由于第一测试针201和第二测试针203集成在一个测试针头上，采用因为本发明实施例一个测试针头即可进行电学性能的测试。
在将应用本发明的测试针头20进行电学性能测试时，在一实施例中，可以将本发明的测试针头应用于电阻测试或大电流测试，将测试针头20的顶部与被测试端子接触，使第一测试针201的第一测试端21和第二测试针203的第二测试端23表面与被测试端子的表面接触，并在第一测试针201和第二测试针202之间施加测试电压，测量通过第一测试针201、第二测试针203、以及被测试端子上的电流，以及通过测试电压除以电流获得测试电阻。
应用本发明的测试针头20进行电阻的测试时，由于第一测试针201和第二测试针203是同轴的，因而测试电流通过第一测试针201均匀的向四周扩散，流向第二测试针203，即使得第一测试针201和第二测试针203之间的待测试端子的环形区域(与绝缘层202接触的部分)上不同方向流过的电流是平均的，提高了测试的精度。
在本发明的其他实施例中，可以将本发明的测试针头应用于其他形式的电学性能测试，比如可以应用多个测试针头进行电学性能的测试，比如测试电流可以从一个测试针头的第一测试针或第二测试针流向另一个测试针头的第一测试针或第二测试针，或者测试电路可以从一个测试针头的第二测试针和第二测试针流向另一个测试针头的第一测试针和第二测试针。
本发明一实施例中提供了测试针头20，请参考图3，包括：
第一测试针201，所述第一测试针201包括位于顶部的第一测试端21以及位于底部的第一连接端22；覆盖所述第一测试针201的侧壁表面的绝缘层202；
位于绝缘层202表面环绕所述第一测试针201的第二测试针203，第二测试针203与第一测试针201同轴，第二测试针203包括位于顶部的第二测试端23以及位于底部的第二连接端24；
其中，所述第一测试针201的第一测试端21表面和绝缘层202顶部表面低于第二测试针203的第二测试端23表面，所述第一测试针201的第一测试端21表面和绝缘层202的顶部表面具有下凹的第二弧面，所述第二测试端23的表面具有下凹的第一弧面25，所述第一弧面25的一端边缘与第二弧面的边缘(或者与绝缘层202的边缘)接触，第一弧面25的另一端边缘与第二测试针203的顶部表面接触。
相比于前述的实施例中，本实施例中，第一测试针201的第一测试端21表面和绝缘层202的顶部表面为第二弧面，在进行电学性能的测试时，第一测试针201的第一测试端21表面可以与球形或椭球性或类球形的待测试端子形成良好的面接触，增加了接触的面积。
在一实施例中，所述连接在一起的第一弧面和第二弧面25为球形或椭球性或类球形的待测试端子上的一段圆弧，使得测试针头20可以与球形或椭球性或类球形的待测试端子的表面形成良好的面接触，提高测试的精度。
需要说明的是，本实施例中，关于测试针头的其他限定或描述请参考前述实施例，在此不再赘述。
本发明实施例中还提供了一种半导体测试夹具，请参考图4，所述测试夹具包括：基底200；位于基底200上的若干测试针头20，所述测试针头20包括第一测试针201，所述第一测试针201包括位于顶部的第一测试端21以及位于底部的第一连接端；覆盖所述第一测试针201的侧壁表面的绝缘层202；位于绝缘层202表面环绕所述第一测试针201的第二测试针203，第二测试针203与第一测试针201同轴，第二测试针203包括位于顶部的第二测试端以及位于底部的第二连接端24，所述第二测试端的具有下凹的第一弧面25。
所述测试针头20的限定或描述请参考前述关于测试针头20的限定或描述，在此不再赘述。
所述测试针头20的数量大于等于两个，在一具体的实施例中，所述测试针头20在基底200上呈行列排布。
所述基底200内形成有信号传输电路，所述信号传输电路包括第一输入端、第一输出端、第二输入端和第二输出端，所述第一输出端与第一测试针201的第一连接端电连接，所述第二输出端与第二测试针203的第二连接端电连接，所述第一输入端和第二输入端分别与外部的测试电路电连接。所述测试电路用于提供测试信号，所述信号传输电路用于将测试电路产生的测试信号传输至第一测试针201和第二测试针203，并将测试过程中获得的电信号传输至测试电路，测试电路对接收的电信号进行处理，获得测试参数。
所述基底200的材料PCB树脂等，所述第一输入端和第一输出端通过位于基底内的第一金属线电连接，所述第二输入端和第二输出端通过位于基底内的第二金属线电连接。
在一实施例中，所述基底200包括正面和与正面相对的背面，所述基底的背面包括接口区域，若干第一输出端和第二输出端位于基底200的正面，与第一测试针和第二测试针的位置对应，若干第一输入端和第二输入端可以集中在基底200背面的接口区域，使得若干第一输入端和第二输入端可以通过一个或多个接口与外部的测试电路相连，简化了半导体测试夹具与外部的测试电路之间的接口电路。在一具体的实施例中，所述基底200可以通过多层PCB树脂基板压合形成，每一层PCB树脂基板均包括若干互连结构，每个互连结构包括贯穿该PCB树脂基板的通孔互连结构以及位于PCB树脂基板表面上与通孔互连结构相连的金属层，多层PCB树脂基板压合时，多个互连结构电连接构成第一金属线或第二金属线，因而使得若干第一输入端和第二输入端可以集中在基底200背面的接口区域。
在另一实施例中，所述基底200包括正面和与正面相对的背面，所述基底的背面包括接口区域，若干第一输出端和第二输出端位于基底200的正面，若干第一输入端和第二输入端位于基底200的背面，所述基底200中可以形成贯穿基底200的第一通孔互连结构和第二通孔互连结构，所述第一输入端和第一输出端通过位于基底200内的第一通孔互连结构电连接，所述第二输入端和第二输出端通过位于基底200内的第二通孔互连结构电连接；所述基底200的背面上还具有若干第一再布线金属层和第二再布线金属层，所述第一再布线金属层的一端与第一输入端电连接，第一再布线金属层的另一端位于接口区域内，所述第二再布线金属层的一端与第二输入端电连接，所述第二再布线金属层的另一端位于接口区域内，接口区域内的第一再布线金属层和第二再布线金属层通过一个或多个接口与外部的测试电路相连。
在其他实施例中，所述基底200内可以形成有测试电路(图中未示出)，所述测试电路包括第一信号端和第二信号端，第一信号端与第一测试针201的第一连接端电连接，第二信号端与第二测试针203的第二连接端电连接。所述测试电路在进行测试时，对第一测试针201和第二测试针203施加测试信号(比如电压信号或电流信号)，并对获得的电信号(比如电流信号等)进行处理获得测试参数(比如电阻等)。在一具体实施例中，所述基底200包括半导体衬底(比如硅衬底或衬底等)和位于半导体衬底上的介质层，所述半导体衬底上形成有半导体器件(比如晶体管等)，所述介质层中形成金属互连线和无源器件(比如电阻、电容等)，所述金属互连线将半导体器件和无源器件连接构成测试电路，第一信号端和第二信号端可以通过位于介质层中与测试电路电连接的第一金属线和第二金属线引出。
参考图5，图5为本发明的半导体测试夹具用于电学性能测试时的结构示意图，首先将半导体测试夹具置于测试机台中；然后将待测试封装结构300置于半导体测试夹具上，所述待测试封装结构300上具有若干被测试端子31，本实施例中，所述被测试端子31为焊球，所述被测试端子31的部分表面与对应的测试针头20的测试端(测试端为第一测试针201的第一测试端和第二测试针203的第二测试端)电连接；然后在第一测试针201和第二测试针203之间施加测试信号，进行电学性能的测试。
通过本发明的半导体测试夹具可以对封装结构300的多个被测试端子同时进行电学性能测试，提高了测试的效率和测试的准确度。
需要说明的是，本发明的半导体测试夹具可以应用于手动测试(人工加载待测试封装结构)也可以应用于自动测试(机器手自动加载待测试封装结构)。
本发明实施例还提供了一种形成前述半导体测试夹具的方法，具体请参考图6～图12。
请参考图6，提供基底200；在所述基底200上形成若干第一测试针201。
所述基底200内形成有信号传输电路，所述信号传输电路包括第一输入端、第一输出端、第二输入端和第二输出端，所述第一输出端与第一测试针201的第一连接端电连接，所述第二输出端与第二测试针203的第二连接端电连接，所述第一输入端和第二输入端分别与外部的测试电路电连接。所述测试电路用于提供测试信号，所述信号传输电路用于将测试电路产生的测试信号传输至第一测试针201和第二测试针203，并将测试过程中获得的电信号传输至测试电路，测试电路对接收的电信号进行处理，获得测试参数。
所述基底200的材料PCB树脂等，所述第一输入端和第一输出端通过位于基底内的第一金属线电连接，所述第二输入端和第二输出端通过位于基底内的第二金属线电连接。
在一实施例中，所述基底200包括正面和与正面相对的背面，所述基底的背面包括接口区域，若干第一输出端和第二输出端位于基底200的正面，与第一测试针和第二测试针的位置对应，若干第一输入端和第二输入端可以集中在基底200背面的接口区域，使得若干第一输入端和第二输入端可以通过一个或多个接口与外部的测试电路相连，简化了半导体测试夹具与外部的测试电路之间的接口电路。在一具体的实施例中，所述基底200可以通过多层PCB树脂基板压合形成，每一层PCB树脂基板均包括若干互连结构，每个互连结构包括贯穿该PCB树脂基板的通孔互连结构以及位于PCB树脂基板表面上与通孔互连结构相连的金属层，多层PCB树脂基板压合时，多个互连结构电连接构成第一金属线或第二金属线，因而使得若干第一输入端和第二输入端可以集中在基底200背面的接口区域。
在另一实施例中，所述基底200包括正面和与正面相对的背面，所述基底的背面包括接口区域，若干第一输出端和第二输出端位于基底200的正面，若干第一输入端和第二输入端位于基底200的背面，所述基底200中可以形成贯穿基底200的第一通孔互连结构和第二通孔互连结构，所述第一输入端和第一输出端通过位于基底200内的第一通孔互连结构电连接，所述第二输入端和第二输出端通过位于基底200内的第二通孔互连结构电连接；所述基底200的背面上还具有若干第一再布线金属层和第二再布线金属层，所述第一再布线金属层的一端与第一输入端电连接，第一再布线金属层的另一端位于接口区域内，所述第二再布线金属层的一端与第二输入端电连接，所述第二再布线金属层的另一端位于接口区域内，接口区域内的第一再布线金属层和第二再布线金属层通过一个或多个接口与外部的测试电路相连。
在其他实施例中，所述基底200内可以形成有测试电路(图中未示出)，所述测试电路包括第一信号端和第二信号端，第一信号端与第一测试针201的第一连接端电连接，第二信号端与第二测试针203的第二连接端电连接。所述测试电路在进行测试时，对第一测试针201和第二测试针203施加测试信号(比如电压信号或电流信号)，并对获得的电信号(比如电流信号等)进行处理获得测试参数(比如电阻等)。
所述第一测试针201为圆柱体，第一测试针201沿平行于基底200表面的方向获得的剖面形状为圆形，所述第一测试针201的直径为500纳米～500微米，所述基底200上形成的第一测试针201的数量大于等于2个，本实施例中，以在基底200上形成3个第一测试针201作为示例。
需要说明的是，所述第一测试针的剖面形状可以为其他的形状，比如所述第一测试针的形状为正多边形，比如正三角形、正方形。
在一实施例中，所述第一测试针201的形成过程为：在所述基底200上形成第一金属层(图中未示出)；在第一金属层上形成图形化的掩膜层；以所述图形化的掩膜层为掩膜，刻蚀所述第一金属层形成若干第一测试针201；去除所述图形化的掩膜层。
在另一实施例中，所述第一测试针201的形成过程为：在所述基底200上形成牺牲层(图中未示出)，所述牺牲层中具有暴露出基底200表面的若干通孔；在所述通孔中填充满第一金属层，形成若干第一测试针；去除所述牺牲层。
在所述通孔中填充第一金属层的工艺为电镀工艺，在通孔中填充第一金属层之前，还包括：在所述通孔的侧壁和底部以及牺牲层的表面形成导电层，所述导电层作为电镀工艺时的阴极。
所述导电层的材料为Ti、Ta、TiN、TaN等中的一种或几种，导电层可以为单层或多层(≥2层)堆叠结构。
在一实施例中，所述导电层可以为双层堆叠结构，所述双层堆叠结构的导电层包括Ti层和位于Ti层上的TiN层，或者包括Ta层位于Ta层上的TaN层。
所述导电层的厚度小于通孔的半径，在一实施例中，所述导电层的厚度为50～200纳米，导电层的形成工艺为溅射。
在形成导电层后，进行电镀工艺，形成第一金属层层，所述第一金属层位于导电层上并填充通孔，在进行电镀工艺后，还包括：进行化学机械研磨工艺，去除牺牲层表面的第一金属层和导电层，形成第一测试针201，第一测试针201包括第一金属层和包围所述第一金属层的防扩散阻挡层，所述防扩散阻挡层由化学机械研磨后剩余的导电层构成，用于防止金属层中的金属向后续形成的绝缘层中扩散。
所述第一金属层的材料为铜、金、钨或者合金材料、或者其他合适的金属材料。
所述第一测试针201与基底200表面接触的表面(底部表面)为第一连接端，第一测试针201的与第一连接端相对的表面(顶部表面)为第一测试端。
结合参考图7和图8，在每个第一测试针201的侧壁上形成绝缘层202。
所述绝缘层202的形成过程为：形成覆盖每个第一测试针201侧壁和顶部表面的绝缘薄膜层204；无掩膜刻蚀工艺刻蚀所述绝缘薄膜层204在第一测试针201的侧壁形成绝缘层202。
所述绝缘层202的厚度为80纳米～400微米，所述绝缘层202的材料可以为绝缘介质材料，比如氧化硅、氮化硅、氮氧化硅、氮碳化硅、氮碳化硅中的一种或几种。
所述绝缘层202可以为单层或多层(≥2层)堆叠结构。
所述无掩膜刻蚀工艺为各向异性的等离子刻蚀工艺，在一实施例中，所述等离子刻蚀工艺采用的刻蚀气体为含氟和碳的气体，具体可以为CF4、C2F6、C4F8、CHF3、CH2F2中的一种或几种，源功率为500～1000W，偏置功率为0～100W，刻蚀腔压力为2～500mtorr。
本实施例中，所述绝缘层202为单层的氧化硅层，
在本发明的其他实施例中，所述绝缘层202的材料还可以为树脂材料，所述树脂材料可以为环氧树脂、聚酰亚胺树脂、聚乙烯树脂、苯并环丁烯树脂或聚苯并恶唑树脂。
所述绝缘层202的形成工艺为网板印刷工艺等。
结合参考图9和图10，在绝缘层202的表面形成第二测试针203，所述第二测试针203环绕相应的第一测试针201。
所述第二测试针203的形成过程为：形成覆盖所述绝缘层202和第一测试针201顶部表面的第二金属层205；无掩膜刻蚀所述第二金属层205，在绝缘层202表面形成第二测试针203。
所述第二金属层205的形成工艺为溅射，第二金属层205材料为铜、金、钨或者合金材料、或者其他合适的金属材料，第二金属层205的厚度为60纳米～300微米。
无掩膜刻蚀所述第二金属层205的工艺为各向异性的等离子刻蚀工艺，在一实施例中，所述等离子刻蚀工艺采用的刻蚀气体为SF6、NF3、Cl2、HBr中的一种或几种，源功率为500～1500W，偏置功率为0～100W，刻蚀腔压力为10～500mtorr。
请参考图11，回刻蚀所述第一测试针201和绝缘层202，使得第一测试针201和绝缘层202的顶部表面低于第二测试针203的顶部表面，暴露出第二测试针的部分内侧壁表面；对所述第二测试针203的暴露的内侧壁表面和顶部表面进行圆弧化处理，形成第一弧面，所述第一弧面25的一端边缘与回刻蚀后的绝缘层202的边缘接触，第一弧面25的另一端边缘与第二测试针203的顶部表面接触。
本实施例中，回刻蚀后，所述第一测试针201和绝缘层202的表面为平面，回刻蚀所述第一测试针201和绝缘层202采用各向异性的干法刻蚀，比如可以为等离子体刻蚀，等离子刻蚀工艺采用的气体为HBr、Cl2、CF4。
在回刻蚀所述第一测试针201和绝缘层20后，暴露出第二测试针203的部分内侧壁表面，方便后续进行的圆弧化处理。
圆弧化处理采用的工艺为等离子刻蚀工艺和激光刻蚀工艺。
在一实施例中，圆弧化处理采用等离子刻蚀工艺时，等离子刻蚀工艺采用的气体为HBr、Cl2、CF4，源功率为800～2000W，偏置功率为200～800W，刻蚀腔压力为5～50mtorr。在进行等离子体刻蚀时，刻蚀离子可以以一定的角度轰击第二测试针203暴露的侧壁表面和部分顶部表面，以形成第一弧面。在进行等离子刻蚀之前，可以在基底上和第二测试针203的部分顶部表面上形成掩膜层。
在另一实施例中，圆弧化处理采用激光刻蚀时，通过调节激光刻蚀的时间或激光的功率，刻蚀形成第一弧面，激光刻蚀时，可以从第二测试针203外侧壁指向内侧壁的方向进行扫描刻蚀，或者也可以从第二测试针203内侧壁指向外侧壁的方向进行扫描刻蚀。在一实施例中，激光从第二测试针203外侧壁指向内侧壁的方向进行扫描刻蚀，刻蚀过程中激光束的能量保持不变，比如可以为1E18W/cm2～2E20W/cm2，激光从第二测试针203外侧壁指向内侧壁的方向进行扫描的时间呈弧线方式逐渐增大，在第二测试针203的顶部形成第一弧面，所述第一弧面25的一端边缘与回刻蚀后的绝缘层202的边缘接触，第一弧面25的另一端边缘与第二测试针203的顶部表面接触，即所述第一弧面从绝缘层202的边缘向上倾斜延伸到第二测试针203的顶部表面。在另一实施例中，激光从第二测试针203外侧壁指向内侧壁的方向进行扫描刻蚀时，每个位置的刻蚀时间保持不变，所述激光的能量呈弧线方式逐渐增大，在第二测试针203的顶部形成第一弧面。
在本发明的其他实施例中，请参考图12，在形成第一测试针201、绝缘层202、和第二测试针203(参考图10)后；对所述第一测试针201的顶部表面、绝缘层202顶部表面和第二测试针203的顶部表面进行圆弧化处理，在第二测试针203的顶部形成第一弧面，在第一测试针201的顶部和绝缘层的顶部形成第二弧面，所述第一弧面的一端边缘与第二弧面的边缘接触，第一弧面的另一端边缘与的顶部表面接触。
所述圆弧化处理采用的为等离子刻蚀工艺和激光刻蚀工艺。
在一实施例中，圆弧化处理采用等离子刻蚀工艺时，进行等离子刻蚀之前，形成覆盖所述基底200上和第二测试针203的顶部部分表面掩膜层，所述掩膜层具有暴露出第一测试针201顶部表面、绝缘层202顶部表面和第二测试针顶部部分表面的开口。等离子刻蚀工艺采用的气体为HBr、Cl2、CF4，源功率为800～2000W，偏置功率为0～150W，刻蚀腔压力为100mtorr～1torr，在进行刻蚀时，刻蚀腔室保持强大的压力，刻蚀副产物不能及时从开口和开口底部刻蚀形成的凹槽内排出，在刻蚀进行时，刻蚀副产物会逐渐在开口和凹槽的侧壁堆积，当继续进行刻蚀时，对凹槽的边缘区域底部材料的刻蚀速率会逐渐降低，即对凹槽的边缘区域底部材料的刻蚀速率会小于对凹槽的中间区域底部材料的刻蚀速率；在刻蚀完成后，采用清洗工艺(比如可以为酸洗)去除刻蚀过程中的副产物，在第二测试针203的顶部形成第一弧面，在第一测试针201的顶部和绝缘层的顶部形成第二弧面。
在另一实施例中，圆弧化处理采用激光刻蚀时，通过调节激光刻蚀的时间或激光的功率，刻蚀形成第一弧面和第二弧面，激光刻蚀时，可以从第二测试针203外侧壁指向第一测试针201中心的方向进行扫描刻蚀，或者也可以从第一测试针201中心指向第二测试针203外侧壁的方向进行扫描刻蚀。在一实施例中，激光从第二测试针203外侧壁指向第一测试针201中心的方向进行扫描刻蚀，刻蚀过程中激光束的能量保持不变，比如可以为1E18W/cm2～2E20W/cm2，激光从第二测试针203外侧壁指向第一测试针201中心的方向进行扫描的时间呈弧线方式逐渐增大，在第二测试针203的顶部形成第一弧面，在第一测试针201和绝缘层顶部形成第二弧面，所述第一弧面25的一端边缘与第二弧面的边缘接触，第一弧面25的另一端边缘与第二测试针203的顶部表面接触，即所述第一弧面从绝缘层202的边缘向上倾斜延伸到第二测试针203的顶部表面。在另一实施例中，激光从第二测试针203外侧壁指向第一测试针201中心的方向进行扫描刻蚀时，每个位置的刻蚀时间保持不变，所述激光的能量呈弧线方式逐渐增大，在第二测试针203的顶部形成第一弧面，在第二测试针203的顶部形成第一弧面，在第一测试针201和绝缘层顶部形成第二弧面。
本发明另一实施例还提供了一种形成前述半导体测试夹具的方法，具体请参考图13～图17。
请参考图13，提供基底200；在所述基底200上形成介质层207，述介质层207中形成有若干第一通孔208和环绕每个第一通孔208的环形通孔209，第一通孔208和环形通孔209之间通过部分介质层隔离。
所述第一通孔208和环形通孔209暴露出基底200的表面，所述第一通孔208中后续填充金属形成第一测试针，所述第二通孔中后续填充金属形成第二测试针。
所述基底200内形成有信号传输电路或测试电路，关于信号传输电路或测试电路描述请参考前述实施例，在此不再赘述。
参考图14，图14为图13中部分结构的俯视结构示意图，所述第一通孔208为圆形，环形通孔209为圆环形，环形通孔209环绕所述第一通孔208，第一通孔208和环形通孔209之间通过部分介质层材料隔离。
在本发明的其他实施例中，所述第一通孔的形状可以为其他的形状，比如可以为正多边形，具体可以为正三角形、正方形等。
在一实施例中，所述介质层207的材料为绝缘介质材料，比如氧化硅、氮化硅、氮氧化硅、氮碳化硅、氮碳化硅中的一种或几种，通过化学气相沉淀工艺在基底200上形成介质层207，然后在所述介质层207上形成图形化的光刻胶层，以所述图形化的光刻胶层为掩膜，刻蚀所述介质层207，在介质层207中形成若干第一通孔208和环绕每个第一通孔208的环形通孔209；形成第一通孔208的环形通孔209后，去除所述图形化的光刻胶层。
在另一实施例中，所述介质层207的材料为树脂胶，所述树脂胶为环氧树脂胶、聚酰亚胺树脂胶、聚乙烯树脂胶、苯并环丁烯树脂胶或聚苯并恶唑树脂胶，通过干膜工艺、湿膜工艺、印刷工艺或滚胶工艺在所述基底200上形成介质层207；然后通过曝光和显影工艺在所述介质层中形成若干第一通孔208和环绕每个第一通孔208的环形通孔209，简化了工艺步骤，形成工艺简单。
参考图15，在第一通孔208(参考图13)中填充金属形成第一测试针201，在环形通孔209(参考图13)中填充金属形成第二测试针203。
所述第一测试针201和第二测试针203通过同一工艺步骤形成。
在第一通孔208和环形通孔209中填充金属的工艺为电镀工艺，在第一通孔208和环形通孔209中填充金属之前，还包括：在所述第一通孔208和环形通孔209的侧壁和底部以及牺牲层的表面形成导电层，所述导电层作为电镀工艺时的阴极。
所述导电层的材料为Ti、Ta、TiN、TaN等中的一种或几种，导电层可以为单层或多层(≥2层)堆叠结构。
在一实施例中，所述导电层可以为双层堆叠结构，所述双层堆叠结构的导电层包括Ti层和位于Ti层上的TiN层，或者包括Ta层位于Ta层上的TaN层。
所述导电层的厚度小于第一通孔208的半径和环形通孔209的半径两者中的较小的半径值，导电层的形成工艺为溅射。
在形成导电层后，进行电镀工艺，形成金属层，所述金属层位于导电层上并填充第一通孔208和环形通孔209，在进行电镀工艺后，还包括：进行化学机械研磨工艺，去除介质层207表面的金属层和导电层，形成第一测试针201和第二测试针203，第一测试针201和第二测试针203均包括金属层和包围所述金属层的防扩散阻挡层，所述防扩散阻挡层为化学机械研磨后剩余的导电层构成，用于防止金属层中的金属向后续形成的绝缘层中扩散。
所述金属层的材料为铜、金、钨或者合金材料、或者其他合适的金属材料。
本实施例中通过电镀工艺同时形成第一测试针201和第二测试针203，第一测试针201和第二测试针203不会受到刻蚀的损伤，使得第一测试针201和第二测试针203的表面形貌较佳。
所述第一测试针201和第二测试针203之间的介质层作为绝缘层202。
参考图16，回刻蚀所述第一测试针201和绝缘层202，使得第一测试针201和绝缘层202的顶部表面低于第二测试针203的顶部表面，暴露出第二测试针的部分内侧壁表面；对所述第二测试针203的暴露的内侧壁表面和顶部表面进行圆弧化处理，形成第一弧面，所述第一弧面25的一端边缘与回刻蚀后的绝缘层202的边缘接触，第一弧面25的另一端边缘与第二测试针203的顶部表面接触。
本实施例中，回刻蚀后，所述第一测试针201和绝缘层202的表面为平面。
在本发明的其他实施例中，在形成第一测试针201、绝缘层202、和第二测试针203(参考图15)后；对所述第一测试针201的顶部表面、绝缘层202顶部表面和第二测试针203的顶部表面进行圆弧化处理，在第二测试针203的顶部形成第一弧面，在第一测试针201的顶部和绝缘层的顶部形成第二弧面，所述第一弧面的一端边缘与第二弧面的边缘接触，第一弧面的另一端边缘与的顶部表面接触。关于回刻蚀工艺和圆弧化处理工艺的描述和限定请参考前述实施例相关部分的描述和限定，在此不再赘述。
参考图17，去除第二测试针203外侧的部分厚度的介质层207(参考图12)，暴露出第二测试针203的部分侧壁表面。
在去除第二测试针203外侧的介质层207之前，在所述第一测试针201和第二测试针203、以及第一测试针201和第二测试针203之间的介质层上形成光刻胶掩膜层；然后以所述光刻胶为掩膜，刻蚀去除第二测试针203外侧的介质层207。
去除第二测试针203外侧的部分厚度的介质层207工艺可以为湿法刻蚀或干法刻蚀工艺。
去除部分厚度介质层的目的是：在电学性能测试过程中，防止介质层与待测试端子接触。剩余的介质层207可以作为固定层，用于提高测试针头与基底之间机械强度。
本发明另一实施例中还提供了一种测试针头的形成方法，包括：
提供基底；
在所述基底上形成第一测试针，所述第一测试针包括位于顶部的第一测试端和位于底部的第一连接端；
在第一测试针的侧壁上形成绝缘层；
在绝缘层的表面形成第二测试针，所述第二测试针环绕所述第一测试针，所述第二测试针包括位于顶部的第二测试端和位于底部的第二连接端，所述第二测试针的第二测试端具有下凹的第一弧面。
所述第一测试针的第一测试端表面和绝缘层顶部表面低于第二测试针的第二测试端表面。
在一实施例中，所述第一测试针的第一测试端表面和绝缘层的顶部表面为平面，且第一测试端表面与绝缘层顶部表面齐平，所述第一弧面的一端边缘与绝缘层的边缘接触，第一弧面的另一端边缘与第二测试针的顶部表面接触。
在一实施例中，所述第一测试针、绝缘层和第二测试针的形成过程为：在所述基底上形成第一测试针；形成覆盖所述第一测试针侧壁和顶部表面的绝缘薄膜层；无掩膜刻蚀工艺刻蚀所述绝缘薄膜层在第一测试针的侧壁形成绝缘层；形成覆盖所述绝缘层和第一测试针顶部表面的第二金属层；无掩膜刻蚀所述第二金属层，在绝缘层表面形成第二测试针；回刻蚀所述第一测试针和绝缘层，使得第一测试针和绝缘层的顶部表面低于第二测试针顶部表面，暴露出第二测试针的部分内侧壁表面；对所述第二测试针的暴露的内侧壁表面和顶部表面进行圆弧化处理，形成第一弧面。
在一实施例中，所述第一测试针的第一测试端表面和绝缘层的顶部表面具有下凹的第二弧面，所述第一弧面的一端边缘与第二弧面的边缘接触，第一弧面的另一端边缘与的顶部表面接触。
在一实施例中，所述第一探测针、第二探测针和绝缘层的形成过程为：在所述基底上形成介质层，所述介质层中形成有第一通孔和环绕所述第一通孔的环形通孔，第一通孔和环形通孔之间通过部分介质层隔离；在第一通孔中填充金属形成第一测试针，在环形通孔中填充第二金属形成第二测试针；去除第二测试针外侧的介质层，第一测试针和第二测试针之间的介质层作为绝缘层；对所述第一测试针的顶部表面、绝缘层顶部表面和第二测试针的顶部表面进行圆弧化处理，在第二测试针的顶部形成第一弧面，在第一测试针的顶部和绝缘层的顶部形成第二弧面。
所述圆弧化处理为激光刻蚀或等离子刻蚀。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (7)

1.一种测试针头的形成方法，其特征在于，包括：
提供基底；
在所述基底上形成第一测试针，所述第一测试针包括位于顶部的第一测试端和位于底部的第一连接端；
在第一测试针的侧壁上形成绝缘层；
在绝缘层的表面形成第二测试针，所述第二测试针环绕所述第一测试针，所述第二测试针包括位于顶部的第二测试端和位于底部的第二连接端，所述第二测试针的第二测试端具有下凹的第一弧面，所述第一测试针的第一测试端表面和绝缘层顶部表面低于第二测试针的第二测试端表面，且满足A或B，
A，所述第一测试针的第一测试端表面和绝缘层的顶部表面为平面，且第一测试端表面与绝缘层顶部表面齐平，所述第一弧面的一端边缘与绝缘层的边缘接触，第一弧面的另一端边缘与第二测试针的顶部表面接触；
B，所述第一测试针的第一测试端表面和绝缘层的顶部表面具有下凹的第二弧面，所述第一弧面的一端边缘与第二弧面的边缘接触，第一弧面的另一端边缘与第二测试针的顶部表面接触。
2.如权利要求1所述的测试针头的形成方法，其特征在于，所述第一测试针、绝缘层和第二测试针的形成过程为：在所述基底上形成第一测试针；形成覆盖所述第一测试针侧壁和顶部表面的绝缘薄膜层；无掩膜刻蚀工艺刻蚀所述绝缘薄膜层在第一测试针的侧壁形成绝缘层；形成覆盖所述绝缘层和第一测试针顶部表面的第二金属层；无掩膜刻蚀所述第二金属层，在绝缘层表面形成第二测试针；回刻蚀所述第一测试针和绝缘层，使得第一测试针和绝缘层的顶部表面低于第二测试针顶部表面，暴露出第二测试针的部分内侧壁表面；对所述第二测试针的暴露的内侧壁表面和顶部表面进行圆弧化处理，形成第一弧面。
3.如权利要求1所述的测试针头的形成方法，其特征在于，所述第一测试针、第二测试针和绝缘层的形成过程为：在所述基底上形成介质层，所述介质层中形成有第一通孔和环绕所述第一通孔的环形通孔，第一通孔和环形通孔之间通过部分介质层隔离；在第一通孔中填充金属形成第一测试针，在环形通孔中填充第二金属形成第二测试针；去除第二测试针外侧的介质层，第一测试针和第二测试针之间的介质层作为绝缘层；对所述第一测试针的顶部表面、绝缘层顶部表面和第二测试针的顶部表面进行圆弧化处理，在第二测试针的顶部形成第一弧面，在第一测试针的顶部和绝缘层的顶部形成第二弧面。
4.如权利要求2或3所述的测试针头的形成方法，其特征在于，所述圆弧化处理为激光刻蚀或等离子刻蚀。
5.一种半导体测试夹具的形成方法，其特征在于，包括：
提供基底；
在所述基底上形成若干第一测试针，所述第一测试针包括位于顶部的第一测试端和位于底部的第一连接端；
在每个第一测试针的侧壁上形成绝缘层；
在绝缘层的表面形成第二测试针，所述第二测试针环绕相应的第一测试针，所述第二测试针包括位于顶部的第二测试端和位于底部的第二连接端，所述第二测试针的第二测试端具有下凹的第一弧面，所述第一测试针的第一测试端表面和绝缘层顶部表面低于第二测试针的第二测试端表面，且满足A或B，A，所述第一测试针的第一测试端表面和绝缘层的顶部表面为平面，且第一测试端表面与绝缘层顶部表面齐平，所述第一弧面的一端边缘与绝缘层的边缘接触，第一弧面的另一端边缘与第二测试针的顶部表面接触；
B，所述第一测试针的第一测试端表面和绝缘层的顶部表面具有下凹的第二弧面，所述第一弧面的一端边缘与第二弧面的边缘接触，第一弧面的另一端边缘与第二测试针的顶部表面接触。
6.如权利要求5所述的半导体测试夹具的形成方法，其特征在于，所述基底内形成有信号传输电路，所述信号传输电路包括第一输入端、第一输出端、第二输入端和第二输出端，所述第一输出端与第一测试针的第一连接端电连接，所述第二输出端与第二测试针的第二连接端电连接，所述第一输入端和第二输入端分别与外部的测试电路电连接。
7.如权利要求5所述的半导体测试夹具的形成方法，其特征在于，所述第一测试针的形成过程为：在所述基底上形成第一金属层；刻蚀所述第一金属层形成若干第一测试针。
CN201410603672.1A 2014-10-30 2014-10-30 测试针头和半导体测试夹具的形成方法 Active CN104282585B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201410603672.1A CN104282585B (zh) 2014-10-30 2014-10-30 测试针头和半导体测试夹具的形成方法
US14/926,961 US10119993B2 (en) 2014-10-30 2015-10-29 Testing probe and semiconductor testing fixture, and fabrication methods thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410603672.1A CN104282585B (zh) 2014-10-30 2014-10-30 测试针头和半导体测试夹具的形成方法

Publications (2)

Publication Number Publication Date
CN104282585A CN104282585A (zh) 2015-01-14
CN104282585B true CN104282585B (zh) 2017-05-24

Family

ID=52257359

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410603672.1A Active CN104282585B (zh) 2014-10-30 2014-10-30 测试针头和半导体测试夹具的形成方法

Country Status (1)

Country Link
CN (1) CN104282585B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101344537A (zh) * 2007-07-09 2009-01-14 力成科技股份有限公司 定位待测球格阵列封装件的通用型嵌接治具
CN101713790A (zh) * 2008-09-29 2010-05-26 日本电产理德株式会社 检查治具、电极构造及电极构造的制造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6369595B1 (en) * 1999-01-21 2002-04-09 Micron Technology, Inc. CSP BGA test socket with insert and method

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101344537A (zh) * 2007-07-09 2009-01-14 力成科技股份有限公司 定位待测球格阵列封装件的通用型嵌接治具
CN101713790A (zh) * 2008-09-29 2010-05-26 日本电产理德株式会社 检查治具、电极构造及电极构造的制造方法

Also Published As

Publication number Publication date
CN104282585A (zh) 2015-01-14

Similar Documents

Publication Publication Date Title
US8502223B2 (en) Silicon wafer having testing pad(s) and method for testing the same
TW201322407A (zh) 具有屏蔽導通柱之半導體元件及其製造方法
CN104282585B (zh) 测试针头和半导体测试夹具的形成方法
CN104319248B (zh) 半导体测试治具的形成方法
CN104282596B (zh) 半导体测试治具的形成方法
CN104280678B (zh) 半导体测试治具
TW202213512A (zh) 半導體裝置及其形成方法
CN104330593B (zh) 测试针头和半导体测试治具
CN104319247B (zh) 测试针头和半导体测试夹具
CN104569514B (zh) 采用芯片封装用载板的空间转换器及其制造方法
CN104347448B (zh) 半导体测试治具的形成方法
CN104407183B (zh) 测试针头和半导体测试治具的形成方法
CN104407182B (zh) 半导体测试治具
US10067162B2 (en) Testing probe, semiconductor testing fixture and fabrication method thereof
US10001509B2 (en) Semiconductor testing fixture and fabrication method thereof
CN104360112B (zh) 半导体测试治具及其形成方法
CN104280581B (zh) 测试针头和半导体测试治具
CN104280677B (zh) 半导体测试治具
CN103630825B (zh) 芯片测试电路及其形成方法
US20160124020A1 (en) Semiconductor testing fixture and fabrication method thereof
US10119993B2 (en) Testing probe and semiconductor testing fixture, and fabrication methods thereof
CN104316864B (zh) 半导体测试治具
CN104280580B (zh) 测试针头和半导体测试治具
JP2012089703A (ja) 半導体素子の製造方法及び半導体素子
KR100520509B1 (ko) 가아드 링 패턴을 이용한 절연층의 전기적 특성검사를위한 모니터링 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: Jiangsu province Nantong City Chongchuan road 226006 No. 288

Applicant after: Tongfu Microelectronics Co., Ltd.

Address before: 226006 Jiangsu Province, Nantong City Chongchuan District Chongchuan Road No. 288

Applicant before: Fujitsu Microelectronics Co., Ltd., Nantong

COR Change of bibliographic data
GR01 Patent grant
GR01 Patent grant