CN104281527A - 计算机系统及其操作方法 - Google Patents

计算机系统及其操作方法 Download PDF

Info

Publication number
CN104281527A
CN104281527A CN201310272910.0A CN201310272910A CN104281527A CN 104281527 A CN104281527 A CN 104281527A CN 201310272910 A CN201310272910 A CN 201310272910A CN 104281527 A CN104281527 A CN 104281527A
Authority
CN
China
Prior art keywords
paging
chip
file
target
order
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310272910.0A
Other languages
English (en)
Inventor
张黎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Inventec Pudong Technology Corp
Inventec Corp
Original Assignee
Inventec Pudong Technology Corp
Inventec Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Inventec Pudong Technology Corp, Inventec Corp filed Critical Inventec Pudong Technology Corp
Priority to CN201310272910.0A priority Critical patent/CN104281527A/zh
Priority to US14/018,437 priority patent/US20150012688A1/en
Publication of CN104281527A publication Critical patent/CN104281527A/zh
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/0223User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023Free address space management
    • G06F12/0238Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F8/00Arrangements for software engineering
    • G06F8/60Software deployment
    • G06F8/65Updates
    • G06F8/654Updates using techniques specially adapted for alterable solid state memories, e.g. for EEPROM or flash memories
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10Providing a specific technical effect
    • G06F2212/1016Performance improvement
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72Details relating to flash memory management
    • G06F2212/7202Allocation control and policies
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72Details relating to flash memory management
    • G06F2212/7207Details relating to flash memory management management of metadata or control data

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Computer Security & Cryptography (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

一种计算机系统及其操作方法在此揭露。操作方法包括:分割一文件为多笔文件分页;依序传送这些文件分页至一芯片;透过芯片,依序接收这些文件分页,并在接收这些文件分页中的操作文件分页时,将操作文件分页写入目标区段的目标储存页;判断操作文件分页是否正确写入目标储存页;在操作文件分页没有正确写入目标储存页的情况下,命令芯片擦除目标区段;找出目标区段的起始地址在这些文件分页中所对应的重传起始文件分页;从重传起始文件分页开始,依序传送这些文件分页中的剩余文件分页至芯片。

Description

计算机系统及其操作方法
技术领域
本案是有关于一种电子系统及其操作方法。特别是一种包括芯片(integrated circuit,IC)的计算机系统及其操作方法。
背景技术
随着电子科技的快速进展,各种型态的计算机系统已被广泛地应用在人们的生活当中,如个人计算机或服务器等。
一般而言,计算机系统可包括芯片(integrated circuit,IC)以及用以储存芯片的固件(firmware)的储存装置。一般在进行芯片的固件的更新时,是将固件更新文件传送至芯片,并透过芯片进行固件更新文件的写入操作。
然而,在实作上,固件更新文件传送的成功率是取决于实际的硬件状况(例如总线的长度、芯片的处理速度以及芯片的缓存空间),故难以保证固件更新文件传送成功。若固件更新文件传送失败,则计算机系统会重新传送整个固件更新文件,如此将浪费大量的时间,而使得固件更新的效率低落。
是以,如何提升计算机系统的固件更新效率是当今电子科技中的重要议题。
发明内容
本发明的目的在于提供一种计算机系统及其操作方法。
本发明的一方面为一种操作方法。根据本发明一实施例,该操作方法应用于一计算机系统。该计算机系统包括一芯片(integrated circuit,IC)以及一储存装置。该储存装置包括多个区段(block)。每一所述区段包括多个储存页(page)。该操作方法包括:分割一文件为多笔文件分页(segment);依序传送所述多笔文件分页至该芯片;透过该芯片,依序接收所述多笔文件分页,并在接收所述多笔文件分页中的一操作文件分页时,将该操作文件分页写入所述区段中的一目标区段的所述多个储存页中的一目标储存页;判断该操作文件分页是否正确写入该目标储存页;在该操作文件分页没有正确写入该目标储存页的情况下,命令该芯片擦除该目标区段;找出该目标区段的一起始地址在所述多笔文件分页中所对应的一重传起始文件分页;以及,从该重传起始文件分页开始,依序传送所述多笔文件分页中的剩余文件分页至该芯片。
本发明的另一方面为一种计算机系统。根据本发明一实施例,该计算机系统包括一储存装置、一芯片以及一控制装置。该储存装置包括多个区段,每一所述区段包括多个储存页。该控制装置用以分割一文件为多笔文件分页,并用以依序传送所述多笔文件分页至该芯片。该芯片用以依序接收所述多笔文件分页,并在接收所述多笔文件分页中的一操作文件分页时,用以将该操作文件分页写入所述区段中的一目标区段的所述多个储存页中的一目标储存页。该控制装置用以判断该操作文件分页是否正确写入该目标储存页。在该操作文件分页没有正确写入该目标储存页的情况下,该控制装置用以命令该芯片擦除该目标区段,且该控制装置用以找出该目标区段的一起始地址在所述多笔文件分页中所对应的一重传起始文件分页,并用以从该重传起始文件分页开始,依序传送所述多笔文件分页中的剩余文件分页至该芯片。
综上所述,透过应用上述一实施例,在芯片接收或写入文件分页失败的情况下,控制装置可仅重传部分的文件分页至芯片,因而可大幅提升计算机系统的更新效率。
附图说明
图1为根据本发明一实施例所绘示的计算机系统的示意图;
图2为根据本发明一实施例所绘示的储存装置的示意图;
图3为根据本发明一实施例所绘示的储存页的示意图;
图4为根据本发明一实施例所绘示计算机系统的操作方法的流程图;以及
图5根据本发明一实施例所绘示的文件的示意图。
具体实施方式
以下将以附图及详细叙述清楚说明本发明的精神,任何所属技术领域中具有通常知识者在了解本发明的较佳实施例后,当可由本发明所教示的技术,加以改变及修饰,其并不脱离本发明的精神与范围。
关于本文中所使用的“第一”、“第二”、…等,并非特别指称次序或顺位的意思,亦非用以限定本案,其仅为了区别以相同技术用语描述的元件或操作。
关于本文中所使用的“电性连接”,可指二或多个元件相互直接作实体或电性接触,或是相互间接作实体或电性接触,而“电性连接”还可指二或多个元件相互操作或动作。
本发明的一实施方式为一种计算机系统,为使叙述清楚,以下段落将以服务器为例进行说明,然而本发明不以此为限。
图1为根据本发明一实施例所绘示的计算机系统100的示意图。在本实施例中,计算机系统100可包括一控制装置110、一芯片120以及一储存装置130。控制装置110可透过例如是内部整合电路(inter-integrated circuit,I2C)、序列周边接口总线(serial peripheral interface bus,SPI bus)、键盘控制器规格(keyboard controller style,KCS)等串行总线,电性连接芯片120。芯片120可透过例如是内部整合电路、序列周边接口总线、键盘控制器规格等串行总线,电性连接储存装置130。然而,应注意者,计算机系统100内各装置间的连接关系及连接方式不以此为限,凡足以令计算机系统100实现下述技术内容的连接关系及连接方式皆可运用于本发明。
同时参照图2,图2为根据本发明一实施例所绘示的储存装置130的示意图。在本实施例中,储存装置130可包括多个区段(例如是M个区段B_1、B_2、…、B_M,其中M为自然数)。每一区段可包括多个储存页(例如区段B_1可包括储存页P_1、P_2、…、P_N;区段B_2可包括储存页P_N+1、P_N+2、…、P_2N;区段B_M可包括储存页P_MN-31、P_MN-30、…、P_MN,其中N为自然数)。每一储存页可储存多个字节(例如是Q个字节(Byte))。在本发明一实施例中,M可以是4096,N可以是32,Q可以是528,储存装置130的总空间可为4096×32×528(Byte)=66M(Byte)。应注意者,上述参数M、N、Q的数值仅为例示,本发明不以此为限。
另一方面,同时参照图3,图3为根据本发明一实施例所绘示的储存页P_i的示意图,其中i可为介于1与MN之间的任意自然数。在本实施例中,每一储存页P_1、P_2、…、P_MN例如包括一数据部分DATA以及一校验部分OOB。在每一储存页P_1、P_2、…、P_MN可储存528个字节的情况下,数据部分DATA可具有512个字节,校验部分OOB可具有16个字节。换言之,储存装置130的数据储存空间可为4096×32×528(Byte)=64M(Byte)。另外,在一实施例中,每一储存页P_1、P_2、…、P_MN的校验部分OOB可储存对应于数据部分DATA的内容的一校验码。
在本实施例中,储存装置130例如可用与非门快闪记忆体(NAND flashmemory)、或非门快闪记忆体(NOR flash memory)等快闪记忆体实现,或可用安全数码卡(Secure Digital Memory Card,SD卡)等其它适当的非挥发性(non-volatile)储存装置实现。储存装置130可用以储存芯片120的固件文件。
在本实施例中,控制装置110可由中央处理器、微处理器、或其它适当装置实现。控制装置110可用以运行一固件更新软体(例如可为flash tool或其它适当软体),以进行芯片120的固件更新。
此外,在本实施例中,芯片120可为基板管理控制器(baseboardmanagement controller,BMC)、基本输入输出系统(basic input output system,BIOS)、或其它基于芯片的元件或系统。芯片120可用以接收固件更新文件,并将固件更新文件写入储存装置130,以进行芯片120的固件更新。
以下将透过操作方法以进一步描述本案具体细节。操作方法可应用于相同或相似于图1中的计算机系统100,而为使叙述简单,以下将根据本发明一实施例,以图1中的计算机系统100为例进行对操作方法叙述,然本发明不以此应用为限。
另外,应了解到,在本实施方式中所提及的操作方法的步骤,除特别叙明其顺序者外,均可依实际需要调整其前后顺序,甚至可同时或部分同时执行。
同时参照图1-5,其中图4为根据本发明一实施例所绘示计算机系统的操作方法400的流程图,图5根据本发明一实施例所绘示的文件D的示意图。操作方法400可包括以下步骤。
在步骤S1中,控制装置110可分割文件D(例如可为固件更新文件,但不以此为限)为多笔文件分页(data segment)D_1、D_2、…、D_R(如图5所示),其中R为自然数。每一文件分页D_1、D_2、…、D_R的数据长度例如是小于或等于每一储存页P_1、P_2、…、P_MN的数据部分DATA。举例而言,在每一储存页P_1、P_2、…、P_MN的数据部分DATA可储存512个字节的情况下,文件分页D_1、D_2、…、D_R的数据长度可小于或等于512个字节。
在步骤S2中,控制装置110可依序传送文件分页D_1、D_2、…、D_R至芯片120。
在步骤S3中,芯片120可依序接收这些文件分页D_1、D_2、…、D_R,并在接收这些文件分页D_1、D_2、…、D_R中的一操作文件分页D_r时,将操作文件分页D_r写入储存装置130的区段B_1、B_2、…、B_M中的一目标区段B_m的储存页中的一目标储存页P_n。其中r可为介于1与R之间的任意自然数,m可为介于1与M之间的任意自然数,n可为介于1与MN之间的任意自然数。
在步骤S4中,控制装置110可判断操作文件分页D_r是否正确写入目标储存页P_n。若是,则进行步骤S5;若否,则进行步骤S8。
在步骤S5中,于操作文件分页D_r没有正确写入目标储存页P_n的情况下,控制装置110可命令芯片120擦除目标区段B_m。举例而言,控制装置110可命令芯片120将目标区段B_m中的所有位设置为数值“1”。
在步骤S6中,控制装置110可找出目标区段B_m的起始地址在文件分页D_1、D_2、…、D_R中所对应的一重传起始文件分页D_s,其中s可为小于或等于r的自然数。目标区段B_m的起始地址例如是目标区段B_m中的第一个储存页的储存页地址。应注意者,步骤S5、S6的次序可彼此对调,不以图4所绘次序为限。
在步骤S7中,控制装置110可从重传起始文件分页D_s开始,依序传送文件分页D_1、D_2、…、D_R中的剩余文件分页D_s、D_s+1、…、D_R至芯片120。
另一方面,在步骤S8中,于操作文件分页D_r正确写入目标储存页P_n的情况下,若r小于R,芯片120可将操作文件分页D_r的次一相邻页D_r+1写入目标储存页P_n的次一相邻储存页P_n+1。
为便于了解,以下举操作上的示范例对本案上述实施例进行说明,然本案不以此为限。
在一示范例中,控制装置110分割文件D为多笔文件分页D_1、D_2、…、D_R,并依序将这些文件分页D_1、D_2、…、D_R传送至芯片120。芯片120接收文件分页D_1、D_2、…、D_R,并依序将这些文件分页D_1、D_2、…、D_R写入储存页P_1、P_2、…、P_MN。其中在芯片120接收到操作文件分页D_r时,芯片120将操作文件分页D_r写入目标区段B_m的目标储存页P_n,例如写入区段B_2的储存页P_N+2。接着,控制装置110判断操作文件分页D_r是否正确写入区段B_2的储存页P_N+2。
于操作文件分页D_r没有正确写入储存页P_N+2的情况下,控制装置110命令芯片120擦除区段B_2,并找出区段B_2的起始地址(例如是储存页P_N+1的地址)所对应的重传起始文件分页D_s。接着,控制装置110从重传起始文件分页D_s开始,依序传送剩余文件分页D_s、D_s+1、…、D_R至芯片120。另一方面,于操作文件分页D_r正确写入区段B_2的储存页P_N+2的情况下,若r小于R,控制装置110将操作文件分页D_r的次一相邻页D_r+1写入储存页P_N+3。
透过上述的步骤,在芯片120接收或写入文件分页失败的情况下,控制装置110可仅重传部分的文件D至芯片120,因而可大幅提升计算机系统100的更新效率。
在以下的段落中,将提供关于上述操作方法400更具体的实施细节,然而本案不以此为限。
根据本案一实施例,在上述步骤S1前,芯片120可以以区段B_1、B_2、…、B_M为单位,对储存装置130进行预先擦除,亦即,将区段B_1、B_2、…、B_M中的所有位设置为数值“1”。
根据本案一实施例,在上述步骤S2中,控制装置110可记录所传送的文件分页D_1、D_2、…、D_R所分别对应的多笔文件分页地址AD_1、AD_2、…、AD_R,其中文件分页地址AD_1、AD_2、…、AD_R例如可以是文件分页D_1、D_2、…、D_R在文件D中的地址,或者可以是文件分页D_1、D_2、…、D_R预计分别写入储存装置130的储存页P_1、P_2、…、P_MN中的地址。
此外,在上述步骤S3中,控制装置110可根据操作文件分页D_r在文件分页地址AD_1、AD_2、…、AD_R中所对应的操作文件分页地址AD_r推算目标区段B_m的目标区段地址AB_m,其中目标区段地址AB_m例如是目标区段B_m在储存装置130中的地址。接着,控制装置110便可命令芯片120根据目标区段地址AB_m擦除目标区段B_m。
根据本案一实施例,在上述步骤S4中,芯片120可产生一校验码,并将校验码回传至控制装置110。接着,控制装置110便可根据是否接收到校验码或根据校验码是否正确,以判断操作文件分页D_r是否正确写入目标储存页P_n。在一实施例中,产生校验码的方式例如可以是通过读取目标储存页P_n的校验部分OOB做为校验码,或根据目标储存页P_n的数据部分DATA计算校验码。
根据本案一实施例,在上述步骤S7中,芯片120可在擦除目标区段B_m后,提供一擦除成功信号至控制装置。接着,控制装置110便可根据擦除成功信号,以在接收到擦除成功信号后,从重传起始文件分页D_s开始,依序传送文件分页D_1、D_2、…、D_R中的剩余文件分页D_s、D_s+1、…、D_R至芯片120。
另一方面,根据本案一实施例,在所有文件分页D_1、D_2、…、D_R皆写入储存装置130的储存页P_1、P_2、…、P_MN后,芯片120可计算一总体校验码,并将总体校验码回传至控制装置110。接着,控制装置110便可根据总体校验码,确认所有文件分页D_1、D_2、…、D_R是否正确写入储存装置130的储存页P_1、P_2、…、P_MN。
此外,根据本案一实施例,上述所有步骤皆可具有重试机制,以在发生错误时进行重试以自动恢复。
虽然本案已以实施例揭露如上,然其并非用以限定本案,任何熟悉此技艺者,在不脱离本案的精神和范围内,当可作各种的更动与润饰,因此本案的保护范围当视所附的权利要求书所界定的范围为准。

Claims (16)

1.一种操作方法,应用于一计算机系统,其特征在于,该计算机系统包括一芯片以及一储存装置,其中该储存装置包括多个区段,每一所述区段包括多个储存页,该操作方法包括:
分割一文件为多笔文件分页;
依序传送所述多笔文件分页至该芯片;
透过该芯片,依序接收所述多笔文件分页,并在接收所述多笔文件分页中的一操作文件分页时,将该操作文件分页写入所述区段中的一目标区段的所述储存页中的一目标储存页;
判断该操作文件分页是否正确写入该目标储存页;
在该操作文件分页没有正确写入该目标储存页的情况下,命令该芯片擦除该目标区段;
找出该目标区段的一起始地址在所述多笔文件分页中所对应的一重传起始文件分页;以及
从该重传起始文件分页开始,依序传送所述多笔文件分页中的剩余文件分页至该芯片。
2.根据权利要求1所述的操作方法,其特征在于,还包括:
记录所传送的所述多笔文件分页所分别对应的多笔文件分页地址。
3.根据权利要求1所述的操作方法,其特征在于,命令该芯片擦除该目标区段的步骤还包括:
根据该操作文件分页所对应的一操作文件分页地址,推算该目标区段的一目标区段地址;以及
命令该芯片根据该目标区段地址擦除该目标区段。
4.根据权利要求1所述的操作方法,其特征在于,判断该操作文件分页是否正确写入该目标储存页的步骤包括:
透过该芯片,产生一校验码;以及
根据是否接收到该校验码或根据该校验码是否正确,以判断该操作文件分页是否正确写入该目标储存页。
5.根据权利要求4所述的操作方法,其特征在于,每一所述储存页包括一数据部分以及一校验部分,产生该校验码的步骤还包括:
读取该目标储存页的该校验部分作为该校验码,或根据该目标储存页的该数据部分计算该校验码。
6.根据权利要求1所述的操作方法,其特征在于,从该重传起始文件分页开始,依序传送所述多笔文件分页中的剩余文件分页至该芯片的步骤还包括:
透过该芯片,在擦除该目标区段后,提供一擦除成功信号;以及
根据该擦除成功信号,从该重传起始文件分页开始,依序传送所述多笔文件分页中的剩余文件分页至该芯片。
7.根据权利要求1所述的操作方法,其特征在于,还包括:
在所述多笔文件分页皆写入所述储存页后,透过该芯片,计算一总体校验码;以及
根据该总体校验码,确认所述文件分页是否正确写入所述储存页。
8.根据权利要求1至7中任一者所述的操作方法,其特征在于,该储存装置为一快闪记忆体。
9.一种计算机系统,其特征在于,包括:
一储存装置,包括多个区段,每一所述区段包括多个储存页;
一芯片;以及
一控制装置,用以分割一文件为多笔文件分页,并用以依序传送所述多笔文件分页至该芯片,
其中该芯片用以依序接收所述多笔文件分页,并在接收所述多笔文件分页中的一操作文件分页时,用以将该操作文件分页写入所述区段中的一目标区段的所述多个储存页中的一目标储存页,该控制装置用以判断该操作文件分页是否正确写入该目标储存页,在该操作文件分页没有正确写入该目标储存页的情况下,该控制装置用以命令该芯片擦除该目标区段,且该控制装置用以找出该目标区段的一起始地址在所述多笔文件分页中所对应的一重传起始文件分页,并用以从该重传起始文件分页开始,依序传送所述多笔文件分页中的剩余文件分页至该芯片。
10.根据权利要求9所述的计算机系统,其特征在于,该控制装置还用以记录该控制装置所传送的所述多笔文件分页所分别对应的多笔文件分页地址。
11.根据权利要求9所述的计算机系统,其特征在于,该控制装置还用以根据该操作文件分页所对应的一操作文件分页地址,推算该目标区段的一目标区段地址,以及命令该芯片根据该目标区段地址擦除该目标区段。
12.根据权利要求9所述的计算机系统,其特征在于,该芯片还用以产生一校验码,并用以传送该校验码至该控制装置,该控制装置还用以根据是否接收到该校验码或根据该校验码是否正确,以判断该操作文件分页是否正确写入该目标储存页。
13.根据权利要求12所述的计算机系统,其特征在于,每一所述储存页包括一数据部分以及一校验部分,该芯片还用以读取该目标储存页的该校验部分作为该校验码,或根据该目标储存页的该数据部分计算该校验码。
14.根据权利要求9所述的计算机系统,其特征在于,该芯片在擦除该目标区段后,提供一擦除成功信号至该控制装置,该控制装置用以根据该擦除成功信号,从该重传起始文件分页开始,依序传送所述多笔文件分页中的剩余文件分页至该芯片。
15.根据权利要求9所述的计算机系统,其特征在于,该芯片还用以在所述多笔文件分页皆写入所述储存页后,计算一总体校验码,该控制装置还用以根据该总体校验码,确认所述文件分页是否正确写入所述储存页。
16.根据权利要求9至15所述的计算机系统,其特征在于,该储存装置为一快闪记忆体。
CN201310272910.0A 2013-07-02 2013-07-02 计算机系统及其操作方法 Pending CN104281527A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201310272910.0A CN104281527A (zh) 2013-07-02 2013-07-02 计算机系统及其操作方法
US14/018,437 US20150012688A1 (en) 2013-07-02 2013-09-05 Computer system and operating method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310272910.0A CN104281527A (zh) 2013-07-02 2013-07-02 计算机系统及其操作方法

Publications (1)

Publication Number Publication Date
CN104281527A true CN104281527A (zh) 2015-01-14

Family

ID=52133600

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310272910.0A Pending CN104281527A (zh) 2013-07-02 2013-07-02 计算机系统及其操作方法

Country Status (2)

Country Link
US (1) US20150012688A1 (zh)
CN (1) CN104281527A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10491380B2 (en) * 2016-03-31 2019-11-26 Shenzhen Bell Creative Science and Education Co., Ltd. Firmware of modular assembly system
KR20210079601A (ko) * 2019-12-20 2021-06-30 주식회사 실리콘웍스 펌웨어를 업데이트하는 터치 시스템 및 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6434648B1 (en) * 1998-12-10 2002-08-13 Smart Modular Technologies, Inc. PCMCIA compatible memory card with serial communication interface
US7844878B2 (en) * 2006-08-09 2010-11-30 Microsoft Corporation Dynamic electronic correction code feedback to extend memory device lifetime
CN102279825A (zh) * 2011-04-02 2011-12-14 浪潮电子信息产业股份有限公司 一种固态硬盘控制器的智能dma控制器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6434648B1 (en) * 1998-12-10 2002-08-13 Smart Modular Technologies, Inc. PCMCIA compatible memory card with serial communication interface
US7844878B2 (en) * 2006-08-09 2010-11-30 Microsoft Corporation Dynamic electronic correction code feedback to extend memory device lifetime
CN102279825A (zh) * 2011-04-02 2011-12-14 浪潮电子信息产业股份有限公司 一种固态硬盘控制器的智能dma控制器

Also Published As

Publication number Publication date
US20150012688A1 (en) 2015-01-08

Similar Documents

Publication Publication Date Title
CN108228385B (zh) 数据储存装置及其数据维护方法
CN107229577B (zh) 存储系统及其操作方法
US10102146B2 (en) Memory system and operating method for improving rebuild efficiency
CN102077176B (zh) 存储器系统的回拷优化
CN101576853B (zh) 数据存取方法、使用此方法的控制器与存储系统
EP2811392A1 (en) Method and device for reducing read delay
CN104049911A (zh) 存储设备辅助的数据去重复
US8902671B2 (en) Memory storage device, memory controller thereof, and method for programming data thereof
TW200900925A (en) Remove-on-delete technologies for solid state drive optimization
CN108932202B (zh) 存储器系统及其操作方法
CN109388345B (zh) 存储器的数据读取方法、显示装置及计算机可读存储介质
WO2006059772A2 (en) Memory system, memory system controller, and a data processing method in a host apparatus
CN106372011B (zh) 用于pcie ssd控制器的高性能主机队列监控器
CN105308575A (zh) 用于错误校正码(ecc)错误处理的方法和装置
CN105718383A (zh) 存储系统及其操作方法
EP2759935A2 (en) Storage device, flash memory, and operating method
CN109508142A (zh) 数据存储装置及其操作方法
CN111159055B (zh) 用来进行主装置与记忆装置之间的存取控制的方法及设备
CN111208935A (zh) 数据储存装置与数据存取方法
CN104281527A (zh) 计算机系统及其操作方法
TWI820951B (zh) 藉助於預定命令來進行記憶體裝置的資料存取控制的方法及設備
US9460005B2 (en) Storage devices including memory device and methods of operating the same
US9652378B2 (en) Writing method, memory controller and memory storage device
CN102375698B (zh) 数据串分派与传送方法、存储器控制器与存储器储存装置
TWI820952B (zh) 藉助於預定命令來進行記憶體裝置的資料存取控制的方法及設備

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20150114