CN104221296B - 用于无线移动平台的扩频时钟方法 - Google Patents

Abstract

根据某些实施例，提供了一种方法和装置以在第一时间周期使时钟信号频率在有问题频率范围的下限和比该下限更低的频率之间变化，以及在第二时间周期使时钟信号频率在有问题频率范围的上限和比该上限更高的频率之间变化。

Description

用于无线移动平台的扩频时钟方法

发明背景

系统时钟谐波以及输入/输出(“I/O”)时钟谐波是驻留在计算平台中的无线接收器的主要干扰源。例如，许多用于无线通信的无线电在2.5GHz附近操作，而2.5GHz是100MHz时钟的谐波。

降低来自时钟谐波的无线干扰的传统方法依靠被添加至计算机系统以减少对于时钟谐波的接收的保护材料和/或吸收材料。但是，保护向计算机系统添加了额外的开销和重量，有的时候还需要更大的板面积。

附图简述

图1示出了依照某些实施例的方法。

图2示出了依照某些实施例的时钟频率相对时钟周期的图。

图2A示出了依照某些实施例的频谱。

图3示出了依照某些实施例的时钟频率相对时钟周期的图。

图4示出了依照某些实施例的方法。

图5示出了依照某些实施例的时钟频率相对时钟周期的图。

图6示出了依照某些实施例的时钟频率相对时钟周期的图。

图7示出了依照某些实施例的频移键控。

图8示出了依照某些实施例的频移键控装置。

图8A示出了依照某些实施例的频移键控装置。

图9示出了依照某些实施例的频移键控装置。

图9A示出了依照某些实施例的频移键控装置。

图10示出了依照某些实施例的计算系统。

示例实施例的详细描述

本发明各实施例与可降低频谱选定的部分处的辐射能量的扩频时钟控制方法有关。降低辐射能量可与降低对应于时钟信号的谐波的有问题频率的幅度相关联。有问题频率还可与由无线网络接口设备正在使用的无线电频率相关联。降低有问题频率的幅度可包括在频谱中创建陷波。

现在参考图1，示出了方法100的实施例。方法100可由诸如但不限于图10中装置之类的装置执行。此外，方法100可被嵌入到非瞬态计算机可读介质上。

方法100可与在最小化时钟抖动的同时降低与时钟信号相关联的有问题频率的幅度的方法有关，其中时钟抖动可定义为与周期性时钟信号的真实周期不必要的偏差。本发明各实施例还可以同时通过减少时钟频率跨有问题频率范围转换的次数来改善射频干扰(“RFI”)的缓解。

在101处，在第一时间周期用第一振荡(例如，频率是振荡的)使时钟信号的频率在有问题时钟频率范围的下限与比该下限更低的时钟频率之间变化。第一时间周期可与第一扩展区域(例如，下扩展区域)相关联。如图2所示，有问题频率可定义为在已知频率周围可能导致有问题的时钟谐波的范围。在本实施例中，该范围由100MHZ频率以上和以下的虚线示出，其中100MHz对应于在100MHz频率处的时钟信号。

重新参考图1，在102处，在第二时间周期用第二振荡(例如，频率是振荡的)使时钟信号的频率在有问题频率范围的上限与比该上限更高的频率之间变化。第二时间周期可与第二扩展区域(例如，上扩展区域)相关联。在某些实施例中，振荡可包括三角状振荡。

在本实施例中，时钟信号的频率可以在有问题频率的范围上缓慢地转换。这一转换可发生在大于或等于时钟频率振荡周期的一半的时间周期上(例如，在转换之间的时钟频率振荡的周期的一半)。

在某些实施例中，可增加在上扩展区域和下扩展区域中的三角周期数量以通过减少跨越有问题频率范围的次数来提供更好的无线干扰缓解。三角频率数量的上限可以由标准化的EMI测量驻留时间100～1000ms施加。在某些实施例中，三角频率的周期可在30KHz与35KHz之间改变。

很多三角周期可以不被限定为整数或半整数的倍数，并且可以被随机化以减少特定类型的时钟抖动。可通过降低扩展幅度以及周期性切换时钟频率来在现有硬件上实现上述方法。在某些实施例中，可实现软件计数器以实现所需要的速度。如图2A所示，可通过改变一个扩展区域或另一个扩展区域中的三角的幅度来移动频谱的陷波。如图2进一步所示，虚线指示在由时钟信号频率产生的有问题谐波(例如，2.5GHz)的周围的有问题频率范围。

在某些实施例中，为了实现更好的EMI性能，可以在有问题频率范围以上和以下的每个区域中平等地扩展谐波能量。这可以通过在每个区域中与该区域的三角幅度成反比地改变三角周期的数量来实现。在某些实施例中，对于需要多个频谱间隙的情况，扩展区域的数量可能增加到两个以上。增加扩展区域的数量还可在即便没有增加频率间隙的情况下，提供具有在低于1GHz使用的准峰值探测器的EMI优势。

图3涉及可通过增加频率跨有问题频率的范围改变的速率来实现缓解干扰的另一实施例。本实施例可提供比图2的实施例更好的干扰缓解，并且可适用于诸如切换电压调节器与低速数据接口(IO的)之类的容忍抖动的时钟应用。反相三角的极性或者在每个区域中使用整数(而不是半整数)数量的三角周期可以在某些情况下进一步提高RFI。

不同于图2的实施例，图3中的三角频率变化在有问题频率范围上快速地转换。这一转换可在小于时钟频率振荡的周期的一半的时间周期(例如，小于转换之间的时钟频率振荡的周期的一半)上发生。例如，这一转换可发生在小于三角变化的周期的一半的时间上。

现在参考图4，示出了方法400的实施例。在这一实施例中，在有问题频率范围上的转换之间的三角周期的数量为1，并且转换开始和结束的点被移出有问题的频率区域。在401处，在第一时间周期使时钟信号频率在比有问题频率范围的下限更低的频率与下限本身之间变化。如图5所示，501示出在第一时间周期在比有问题频率范围的下限更低的频率与下限本身之间变化的时钟信号频率。接着在402处，在第二时间周期使时钟信号频率在有问题频率范围的下限与比该下限更低的频率之间变化。再次参考图5，502示出在第二时间周期在有问题频率范围的下限与比该下限更低的频率之间变化的时钟信号频率。在403处，在第三时间周期使时钟信号频率在比上限更高的频率与有问题频率范围的上限之间变化。示例可在图5中的503处示出。

接着，在404处，在第四时间周期使时钟信号频率在有问题频率范围的上限与比该上限更高的频率之间变化。示例可在图5中的504处示出。如图5进一步所示，有问题频率范围在转换中被回避。时钟信号频率可以在比下限更低的频率与比上限更高的频率之间的有问题频率范围上转换。

现在参考图6，示出随机游走转换的实施例。前面所述的各实施例可以不受限于三角或偶数周期性的频率变化。例如，可实现随机游走扩展技术。图6中示出简单的随机游走示例。在这一实施例中，在时钟周期的每个时钟周期数之后随机做出提高或降低时钟信号频率的决定。当时钟频率接近或进入有问题频率范围时，在有问题频率区域上进行转换。这一转换可以是快速的或缓慢的，有抖动或没有抖动，在有规律的或没有规律的间隔，靠近或远离干扰范围的边缘开始或结束，和/或具有单个或多个干扰范围。

现在参考图7，示出二进制频移键控(“FSK”)的实施例。FSK可用于使用控制的谐波频谱来扩展时钟，这很像将其用在通信系统中调制正弦载波。使用这一控制允许了降低在有问题频率处的时钟频谱能量。如图7所示，FSK通过使用控制信号Cntrl产生FClock，以在两个时钟频率(F1和F2)之间切换。F1和F2可以分别被当作“传号(mark)”和“空号(space)”频率。由此，可接收或产生与时钟信号相关联的第一频率，可接收或产生与时钟信号相关联的第二频率，并且可输出基于第一频率和第二频率的时钟信号。输出可包括基于接收到的控制信号在第一频率和第二频率之间切换输出时钟频率。可通过控制信号对能量将减少的与频谱相关联的有问题频率进行相应地选择。

可在“传号”和“空号”频率周围创建AM(幅度调制)或FM(频率调制)边带。可通过周期性反相潜在的传号和空号时钟相位来移动这两个频率自身处的特征频谱峰值。这一方法可提供更低的功率以代替用于集成的扩频时钟产生的相位插值器(PIs)。图8、8A、9和9A示出用于通过调制后分频器、循环分频器、对后分频器的选择以及对循环分频器的选择来生成100MHz扩展时钟的实现。

如图8和8A所示，可在相位检测器(“PD”)处接收25MHz信号，并且由循环分频器(例如，199或200)分频，可以通过控制的振荡器发送然后输出相位检测器的输出。199的循环分频器可产生4.975GHz的输出频率，并且200的循环分频器可产生5GHz的输出频率。因此，两个频率之间的差异为0.5个百分点。这两个频率可代表如图6中所示的F1和F2。如图8中进一步所示，5GHz处的锁相环(“PLL”)可以除以2，在相位插值器(“PI”)处插值，并且然后再除以25以产生FClock。图8的上半部分示出下半部分所示的PLL块内部的特写。如图8A所示，锁相频率可以再除以50以产生FClock。在图8A的实施例中，移除了相位插值器，并且可因此降低功率使用。图8A的上半部分示出下半部分所示的PLL块内部的特写。

图9和9A示出使用多路复用器实现FSK的示例。在第一实施例中，如图9所示，10GHz的锁相环时钟频率可用于到两个分离的分频块的两个分离输入，一个将10GHz除以100，一个将10GHz除以100.5(例如，0.5个百分点的差异)。如图9所示，两个分频块分别的输出为F1、F2、反相的F1、以及反相的F2。这四个信号被多路复用(使用控制逻辑)以输出FClock信号。

如图9A所示，代替10GHz的单相位锁环相时钟信号，200*25MHz的锁相环的第一输入和199*25MHz的锁相环第二输入被用作为到两个分离分频块的输入。每个分频块将输入除以50。第一分频块的输出是F1和反相的F1，并且第二分频块的输出是F2和反相的F2。控制逻辑可以操作多路复用器以输出诸如图7中所示的FClock之类的时钟信号。可选地，多路复用器可被放置在两个PLL与单个分频器之间。

在某些实施例中，可通过对控制信号的二进制调制来避免扩展时钟信号的频谱能量与有问题频率的交迭。

现在参考图10，示出了装置1000的实施例。装置1000可包括时钟生成器1001、主存储器1002、处理器1003、介质1004、以及无线接口1005。根据某些实施例，装置1000还可包括诸如适配以耦合至数字计算机显示器、电视、便携式显示屏等的端口的数字显示端口。

时钟生成器1001可包括产生用于同步装置1000的操作的定时信号(例如，时钟信号)的电路。在某些实施例中，时钟生成器1001可包括单独的芯片。但是，在其他实施例中，时钟生成器1001可被集成到诸如处理器1003的管芯之类的另一个芯片中。

主存储器1002可包括用于存储数据的任何类型的存储器，诸如但不限于安全数字(SD)卡、微型SD卡、单数据速率随机存取存储器(SDR-RAM)、双数据速率随机存取存储器(DDR-RAM)、或可编程只读存储器(PROM)等。主存储器1002可包括多个存储器模块。

处理器1003可包括或者以其它方式与用于执行程序代码和/或一个或多个这些元素可以在其间共享的专用寄存器、堆栈、队列等相关联。在某些实施例中，处理器1003可包括集成电路。在某些实施例中，处理器1003可包括执行诸如但不限于依照图1中所述方法之类的方法的电路。

介质1004可包括可存储由处理器1003或在某些情况中由时钟生成器1001(例如，方法100)执行的处理器可执行指令的任何计算机可读介质。例如，介质1004可包括非瞬态有形介质，诸如但不限于，紧致盘、数字视频盘、闪存、光学存储、随机存取存储器、只读存储器、或者磁性介质。

无线接口1005可包括连接至基于无线电的计算机网络的无线网络接口控制器(WNIC)。无线接口1005可包括与基于无线电的计算机网络通信的天线。

可以使用硬件要素、软件要素、或两者的结合实现各实施例。硬件要素的示例可包括处理器、微处理器、电路、电路元素(例如、晶体管、电阻器、电容器、电感器等)、集成电路、专用集成电路(ASIC)、可编程逻辑器件(PLD)、数字信号处理器(DSP)、现场可编程逻辑门阵列(FPGA)、逻辑门、寄存器、半导体器件、芯片、微芯片、芯片组等等。软件的示例可包括软件组件、程序、应用、计算机程序、应用程序、系统程序、机器程序、操作系统软件、中间件、固件、软件模块、例程、子例程、函数、方法、过程、软件接口、应用程序接口(API)、指令集、计算代码、计算机代码、代码段、计算机代码段、文字、值、符号、或其任意组合。确定是否使用硬件元素和/或软件元素实现实施例可以根据多种因素而改变，诸如所需要的计算速率、功率等级、热容忍度、处理周期预算、输入数据速率、输出数据速率、存储器资源、数据总线速度以及其他设计或性能约束。

可以由存储在计算机可读介质上的表示性指令实现至少一个实施例的一个或多个方面，该表示性指令表示处理器中的各种逻辑，并且在由机器读取时导致机器制造用于执行本文所述的技术的逻辑。这些被称为“IP核”的表示可以被存储在实体的、计算机可读介质上，并且可以被提供给各种消费者或生产设施以载入到实际执行逻辑的装配机器或处理器中。

可对前面各实施例做出各种修改和改变，而不偏离所附权利要求中所阐述的更广的精神和范围。以下示出各附加实施例且不构成所有可能实施例的定义，并且本领域的技术人员将理解本发明可应用于许多其他实施例。此外，尽管为了清晰简要描述了以下各实施例，但是本领域的技术人员将理解，在必要时如何对上述装置和方法进行任意改变以适应这些或其他实施例和应用。

Claims (19)

1.一种用于扩频时钟的方法，包括：

在第一时间周期通过时钟生成器使时钟信号频率在有问题频率范围的下限与比该下限更低的频率之间振荡，其中所述有问题频率范围包括在已知频率周围导致有问题的时钟谐波的范围；

通过处理器在所述有问题频率范围上转换所述时钟信号频率；以及

在第二时间周期使所述时钟信号频率在所述有问题频率范围的上限与比该上限更高的频率之间振荡。

2.如权利要求1所述的方法，其特征在于，还包括：

在所述有问题频率范围上转换所述时钟信号频率，所述转换在大于或等于所述转换之间的时钟频率振荡周期的一半的时间周期上进行。

3.如权利要求1所述的方法，其特征在于，还包括：

在所述有问题频率范围上转换所述时钟信号频率，所述转换在小于所述转换之间的时钟频率振荡周期的一半的时间周期上进行。

4.如权利要求1所述的方法，其特征在于，所述时钟信号频率是三角频率变化，并且所述时钟信号频率变化的周期在30kHz与35kHz之间。

5.如权利要求1所述的方法，其特征在于，所述时钟信号频率变化是随机游走。

6.一种用于扩频时钟的设备，包括：

用于在第一时间周期通过时钟生成器使时钟信号频率在有问题频率范围的下限与比该下限更低的频率之间振荡的装置，其中所述有问题频率范围包括在已知频率周围导致有问题的时钟谐波的范围；

用于通过处理器在所述有问题频率范围上转换所述时钟信号频率的装置；以及

用于在第二时间周期使所述时钟信号频率在所述有问题频率范围的上限与比该上限更高的频率之间振荡的装置。

7.如权利要求6所述的设备，其特征在于，还包括：

用于在所述有问题频率范围上转换所述时钟信号频率的装置，所述转换在大于或等于所述转换之间的时钟频率振荡周期的一半的时间周期上进行。

8.如权利要求6所述的设备，其特征在于，还包括：

用于在所述有问题频率范围上转换所述时钟信号频率的装置，所述转换在小于所述转换之间的时钟频率振荡周期的一半的时间周期上进行。

9.如权利要求6所述的设备，其特征在于，所述时钟信号频率是三角频率变化，并且所述时钟信号频率变化的周期在30kHz与35kHz之间。

10.如权利要求6所述的设备，其特征在于，所述时钟信号频率变化是随机游走。

11.一种用于扩频时钟的装置，包括：

时钟生成器，所述时钟生成器用于：

在第一时间周期使时钟信号频率在有问题频率范围的下限与比所述下限更低的频率之间振荡，其中所述有问题频率范围包括在已知频率周围导致有问题的时钟谐波的范围；以及

在第二时间周期使所述时钟信号频率在有问题频率范围的上限与比所述上限更高的频率之间振荡；以及

处理器，所述处理器用于在所述有问题频率范围上转换所述时钟信号频率。

12.如权利要求11所述的装置，其特征在于，所述处理器用于：

在所述有问题频率范围上转换所述时钟信号频率，所述转换在大于或等于所述转换之间的时钟频率振荡周期的一半的时间周期上进行。

13.如权利要求11所述的装置，其特征在于，所述处理器用于：

在所述有问题频率范围上转换所述时钟信号频率，所述转换在小于所述转换之间的时钟频率振荡周期的一半的时间周期上进行。

14.如权利要求11所述的装置，其特征在于，所述时钟信号频率是三角频率变化，并且所述时钟信号频率变化的周期在30kHz与35kHz之间。

15.如权利要求11所述的装置，其特征在于，所述时钟信号频率变化是随机游走。

16.一种用于扩频时钟的方法，包括：

在第一时间周期使时钟信号频率在比有问题频率范围的下限更低的频率与所述时钟频率偏差的下限之间变化，其中所述有问题频率范围包括在已知频率周围导致有问题的时钟谐波的范围；

在第二时间周期使所述时钟信号频率在有问题频率范围的界限与比所述下限更低的频率之间变化；

通过处理器在所述有问题频率范围上转换所述时钟信号频率；

在第三时间周期使所述时钟信号频率在比有问题频率范围的上限更高的频率与有问题频率范围的所述上限之间变化；以及

在第四时间周期使所述时钟信号频率在有问题频率范围的所述上限与比有问题频率范围的所述上限更高的频率之间变化。

17.如权利要求16所述的方法，其特征在于，还包括：

在所述有问题频率范围上在比所述下限更低的频率和比有问题频率范围的所述上限更高的频率之间转换所述时钟信号频率。

18.一种用于扩频时钟的装置，包括：

时钟生成器，所述时钟生成器用于：

在第一时间周期使时钟信号频率在比有问题频率范围的下限更低的频率与所述时钟频率偏差的下限之间变化，其中所述有问题频率范围包括在已知频率周围导致有问题的时钟谐波的范围；

在第二时间周期使所述时钟信号频率在有问题频率范围的界限与比所述下限更低的频率之间变化；

在第三时间周期使所述时钟信号频率在比有问题频率范围的上限更高的频率与有问题频率范围的所述上限之间变化；以及

在第四时间周期使所述时钟信号频率在有问题频率范围的所述上限与比有问题频率范围的所述上限更高的频率之间变化；以及

处理器，所述处理器用于在所述有问题频率范围上转换所述时钟信号频率。

19.如权利要求18所述的装置，其特征在于，所述处理器用于：

在所述有问题频率范围上在比所述下限更低的频率和比有问题频率范围的所述上限更高的频率之间转换所述时钟信号频率。