CN104218983A - 联合通道校正方法及装置 - Google Patents

Abstract

本发明公开一种联合通道校正方法及装置，通过将校正全带测试序列进行第一阶段的M次插值，分别得到M次插值后的校正全带测试序列在每一个待校正发送通道的J个插值点上的序列值，将M次插值后分别得到的校正全带测试序列在每一个待校正发送通道的J个插值点上的序列值进行合并，得到M次插值后所有待校正发送通道的部分测试序列；根据M次插值后所有待校正发送通道的部分测试序列，确定M次插值后所有待校正发送通道的全带信道响应测试结果，若M次插值后所有待校正发送通道的全带信道响应测试结果大于等于预设的全带信道响应门限值，则根据M次插值后的全带信道响应测试结果计算每一个待校正发送通道的补偿系数，提高了联合通道校正的准确性。

Description

联合通道校正方法及装置

技术领域

本发明实施例涉及通信技术领域，尤其涉及一种联合通道校正方法及装置。

背景技术

为了改善小区边缘覆盖、提高吞吐量，可以采用联合传输(JointTransmission，JT)技术，对多个小区的天线进行联合波束赋形，因此，需要对多个小区进行联合通道校正。

目前，联合通道校正分为接收通道校正和发送通道校正两部分，其中，发送通道校正具体包括：位于基站侧的基带单元（BaseBand Unit，BBU）产生一个校正全带测试序列，按待校正的发送通道数目N，通过插值的方式，均分成N个非全带的测试序列，将N个非全带的测试序列通过多个远程射频单元（Remote Radio Unit，RRU）发送到天线耦合盘，并通过天线耦合盘合成后返回给BBU，以使BBU根据耦合后的校正全带测试序列，得到所有待校正的发送通道的信道响应测试结果，根据所有待校正的发送通道的信道响应测试结果，计算所有待校正的发送通道的补偿系数，从而完成对所有待校正的发射通道的校正过程。

上述在联合通道校正过程中，需要根据待校正的发送通道数目N，通过插值的方式，均分成N个非全带的测试序列，使得校正全带测试序列在频域上的值点变的稀疏，增加了插值区间和插值误差，进而增加了天线耦合盘耦合后的校正全带测试序列的误差，使得后续BBU计算的所有待校正的发送通道的补偿系数不正确，导致联合通道校正不准确。

发明内容

本发明提供一种联合通道校正方法及装置，用以解决现有技术中存在联合通道校正不准确的问题。

第一方面，提供一种联合通道校正方法，包括：

将校正全带测试序列进行第一阶段的M次插值，分别得到M次插值后的所述校正全带测试序列在每一个待校正发送通道的J个插值点上的序列值，1≤M<log₂N+1，N为待校正发送通道的个数；

将M次插值后分别得到的所述校正全带测试序列在每一个待校正发送通道的J个插值点上的序列值进行合并，得到M次插值后所有待校正发送通道的部分测试序列；

根据所述M次插值后所有待校正发送通道的部分测试序列，确定M次插值后所有待校正发送通道的全带信道响应测试结果；

若所述M次插值后所有待校正发送通道的全带信道响应测试结果大于等于预设的所述全带信道响应门限值，则根据所述M次插值后所有待校正发送通道的全带信道响应测试结果计算每一个待校正发送通道的补偿系数。

基于第一方面，在第一种可能的实现方式中，将校正全带测试序列进行第一阶段的第M次插值，分别得到M次插值后的所述校正全带测试序列在每一个待校正发送通道的J个插值点上的序列值，包括：

根据插值计算公式： $S_i\left(k\right)=\left\{\begin{array}{c}S\left(L_j\right),k=L_j\\ 0,k\&NotEqual;L_j\end{array}\right.,$ 得到第M次插值后的所述校正全带测试序列在第i个待校正发送通道的第k个子载波上的插值序列值；当k≠L_j，表示在第i个待校正发送通道的第k个子载波上无插值点，则S_i(k)为0；当k=L_j，表示在第i个待校正发送通道的第k个子载波上有插值点，则S_i(k)为S(L_j)；

其中，k=1,2.....,Len，表示子载波的编号；

L_j=NJ+j_i，表示第i个待校正发送通道上第j个插值点对应的子载波编号；

N表示所述待校正发送通道的个数；

i=1,2......,N，表示所述待校正发送通道的编号；

J=1,2.....,(Len/N)，表示每一个待校正发送通道的插值点的个数，j≤J；

j_i=(N/2^M-1+i),(N/2^M-1+1+i),......(N+i),i,(1+i),(2+i)....(N/2^M-1+i-1)，表示偏移值；

M表示第一阶段的插值次数，1≤M<log₂N+1；

所述第M次插值后的所述校正全带测试序列在第i个待校正发送通道的第k个子载波上的插值序列值包括所述校正全带测试序列在第i个待校正发送通道的第k个子载波上的插值点的序列值或无插值点的零值。

基于第一方面或第一方面的第一种可能的实现方式，在第二种可能的实现方式中，根据所述M次插值后所有待校正发送通道的部分测试序列，确定M次插值后所有待校正发送通道的全带信道响应测试结果之后，还包括：

若所述M次插值后所有待校正发送通道的全带信道响应测试结果小于预设的所述全带信道响应门限值，则将所述校正全带测试序列进行第二阶段的M′次插值，分别得到M′次插值后的所述校正全带测试序列在每一个待校正发送通道的J个插值点上的序列值，N≥M+M′≥log₂N+1，M′≥1；

将所述M次插值后所有待校正发送通道的部分测试序列中对应的待校正发送通道上无插值点的序列值替换为所述M′次插值后的所述校正全带测试序列中对应的待校正发送通道上插值点的序列值，得到M+M′次插值后所有待校正发送通道的校正全带测试序列；

根据所述M+M′次插值后所有待校正发送通道的校正全带测试序列，确定M+M′次插值后所有待校正发送通道的全带信道响应测试结果，若所述M+M′次插值后所有待校正发送通道的全带信道响应测试结果大于等于预设的所述全带信道响应门限值，则根据所述M+M′次插值后所有待校正发送通道的全带信道响应测试结果计算每一个待校正发送通道的补偿系数。

基于第一方面的第二种可能的实现方式，在第三种可能的实现方式中，将所述校正全带测试序列进行第二阶段的M′次插值，分别得到M′次插值后的所述校正全带测试序列在每一个待校正发送通道的J个插值点上的序列值，包括：

根据插值计算公式： $S_i\left(k\right)=\left\{\begin{array}{c}S\left(L_j\right),k=L_j\\ 0,k\&NotEqual;L_j\end{array}\right.,$ 得到第M+M′次插值后的所述校正全带测试序列在第i个待校正发送通道的第k个子载波上的序列值；

其中，k=1,2.....,Len，表示子载波的编号；

L_j=NJ+j_i，表示第i个待校正发送通道上第j个插值点对应的子载波编号；

N表示所述待校正发送通道的个数；

i=1,2......,N，表示所述待校正发送通道的编号；

J=1,2.....,(Len/N)，表示每一个待校正发送通道的插值点的个数，j≤J。

j_i=(M+M′-1+i),(M+M′+i),......(N+i),i,(1+i),(2+i)....(M+M′-2+i)，表示偏移量；

M′表示第二阶段的插值次数，N≥M+M′≥log₂N+1。

第二方面，提供一种联合通道校正装置，包括：

第一插值模块，用于将校正全带测试序列进行第一阶段的M次插值，分别得到M次插值后的所述校正全带测试序列在每一个待校正发送通道的J个插值点上的序列值，1≤M<log₂N+1，N为待校正发送通道的个数；

合并模块，用于将所述第一插值模块M次插值后分别得到的所述校正全带测试序列在每一个待校正发送通道的J个插值点上的序列值进行合并，得到M次插值后所有待校正发送通道的部分测试序列；

第一确定模块，用于根据所述M次插值后所有待校正发送通道的部分测试序列，确定M次插值后所有待校正发送通道的全带信道响应测试结果；

第二确定模块，用于根据所述第一确定模块确定的M次插值后所有待校正发送通道的全带信道响应测试结果，若所述M次插值后所有待校正发送通道的全带信道响应测试结果大于等于预设的所述全带信道响应门限值，则根据所述M次插值后所有待校正发送通道的全带信道响应测试结果计算每一个待校正发送通道的补偿系数。

基于第二方面，在第一种可能的实现方式中，所述第一插值模块具体用于：

根据插值计算公式： $S_i\left(k\right)=\left\{\begin{array}{c}S\left(L_j\right),k=L_j\\ 0,k\&NotEqual;L_j\end{array}\right.,$ 得到第M次插值后的所述校正全带测试序列在第i个待校正发送通道的第k个子载波上的插值序列值；当k≠L_j，表示在第i个待校正发送通道的第k个子载波上无插值点，则S_i(k)为0；当k=L_j，表示在第i个待校正发送通道的第k个子载波上有插值点，则S_i(k)为S(L_j)；

其中，k=1,2.....,Len，表示子载波的编号；

L_j=NJ+j_i，表示第i个待校正发送通道上第j个插值点对应的子载波编号；

N表示所述待校正发送通道的个数；

i=1,2......,N，表示所述待校正发送通道的编号；

J=1,2.....,(Len/N)，表示每一个待校正发送通道的插值点的个数，j≤J；

j_i=(N/2^M-1+i),(N/2^M-1+1+i),......(N+i),i,(1+i),(2+i)....(N/2^M-1+i-1)，表示偏移值；

M表示第一阶段的插值次数，1≤M<log₂N+1；

所述第M次插值后的所述校正全带测试序列在第i个待校正发送通道的第k个子载波上的插值序列值包括所述校正全带测试序列在第i个待校正发送通道的第k个子载波上的插值点的序列值或无插值点的零值。

基于第二方面或第二方面的第一种可能的实现方式，在第二种可能的实现方式中，若所述第一确定模块确定的M次插值后所有待校正发送通道的全带信道响应测试结果小于预设的所述全带信道响应门限值；则所述装置还包括：

第二插值模块，用于将所述校正全带测试序列进行第二阶段的M′次插值，分别得到M′次插值后的所述校正全带测试序列在每一个待校正发送通道的J个插值点上的序列值，N≥M+M′≥log₂N+1，M′≥1；

补偿模块，用于将所述第一插值模块M次插值后所有待校正发送通道的部分测试序列中对应的待校正发送通道上无插值点的序列值替换为所述第二插值模块M′次插值后的所述校正全带测试序列中对应的待校正发送通道上插值点的序列值，得到M+M′次插值后所有待校正发送通道的校正全带测试序列；

第三确定模块，用于根据所述补偿模块得到的M+M′次插值后所有待校正发送通道的校正全带测试序列，确定M+M′次插值后所有待校正发送通道的全带信道响应测试结果，若所述M+M′次插值后所有待校正发送通道的全带信道响应测试结果大于等于预设的所述全带信道响应门限值，则根据所述M+M′次插值后所有待校正发送通道的全带信道响应测试结果计算每一个待校正发送通道的补偿系数。

基于第二方面的第二种可能的实现方式，在第三种可能的实现方式中，所述第二插值模块具体用于：

根据插值计算公式： $S_i\left(k\right)=\left\{\begin{array}{c}S\left(L_j\right),k=L_j\\ 0,k\&NotEqual;L_j\end{array}\right.,$ 得到第M+M′次插值后的所述校正全带测试序列在第i个待校正发送通道的第k个子载波上的序列值；

其中，k=1,2.....,Len，表示子载波的编号；

L_j=NJ+j_i，表示第i个待校正发送通道上第j个插值点对应的子载波编号；

N表示所述待校正发送通道的个数；

i=1,2......,N，表示所述待校正发送通道的编号；

J=1,2.....,(Len/N)，表示每一个待校正发送通道的插值点的个数，j≤J。

ji=(M+M′-1+i),(M+M′+i),......(N+i),i,(1+i),(2+i)....(M+M′-2+i)，表示偏移量；

M′表示第二阶段的插值次数，N≥M+M′≥log₂N+1。

本发明通过将校正全带测试序列进行第一阶段的M次插值，分别得到M次插值后的所述校正全带测试序列在每一个待校正发送通道的J个插值点上的序列值，1≤M<log₂N+1，N为待校正发送通道的个数；将M次插值后分别得到的所述校正全带测试序列在每一个待校正发送通道的J个插值点上的序列值进行合并，得到M次插值后所有待校正发送通道的部分测试序列；根据所述M次插值后所有待校正发送通道的部分测试序列，确定M次插值后所有待校正发送通道的全带信道响应测试结果，若所述M次插值后所有待校正发送通道的全带信道响应测试结果大于等于预设的所述全带信道响应门限值，则根据所述M次插值后所有待校正发送通道的全带信道响应测试结果计算每一个待校正发送通道的补偿系数。由于本发明通过M次插值可以将校正全带测试序列的插值密度提高M倍，减小了插值区间和插值误差，可以提高后续计算的待校正发送通道的补偿系数，因此，可以提高联合通道校正的准确性。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为本发明一实施例提供的联合通道校正方法的流程示意图；

图2为第一阶段第1次插值后的部分测试序列的效果图；

图3为第一阶段第2次插值后的部分测试序列的效果图；

图4为图2所示部分测试序列和图3所示部分测试序列合并后的测试序列效果图；

图5为将图4所示的测试序列经过线性插值或DFT插值处理后的校正全带测试序列的效果图；

图6为第二阶段第1次插值后的部分测试序列的效果图；

图7为将图6所示部分测试序列补偿到图4所示部分测试序列中的效果图；

图8为第二阶段第2次插值后的部分测试序列的效果图；

图9为将图8所示部分测试序列补偿到图7所示部分测试序列中的效果图；

图10为本发明另一实施例提供的联合通道校正装置的结构示意图；

图11为本发明另一实施例提供的联合通道校正装置的结构示意图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

图1为本发明一实施例提供的联合通道校正方法的流程示意图；如图1所示，本实施例的联合通道校正方法可以包括：

101、将校正全带测试序列进行第一阶段的M次插值，分别得到M次插值后的所述校正全带测试序列在每一个待校正发送通道的J个插值点上的序列值。

例如，在基站侧的基带单元产生一个校正全带测试序列，将校正全带测试序列进行第一阶段的M次插值，分别可以得到M次插值后的所述校正全带测试序列在每一个待校正发送通道的J个插值点上的序列值。其中，第一阶段的M次插值都为均匀插值，本实施例的插值均为插值测试。

步骤101在具体实现时：

根据插值计算公式： $S_i\left(k\right)=\left\{\begin{array}{c}S\left(L_j\right),k=L_j\\ 0,k\&NotEqual;L_j\end{array}\right.,$ 得到第M次插值后的所述校正全带测试序列在第i个待校正发送通道的第k个子载波上的序列值；当k≠L_j，表示在第i个待校正发送通道的第k个子载波上无插值点，则S_i(k)为0；当k=L_j，表示在第i个待校正发送通道的第k个子载波上有插值点，则S_i(k)为S(L_j)；

其中，k=1,2.....,Len，表示子载波的编号；

L_j=NJ+j_i，表示第i个待校正发送通道上第j个插值点对应的子载波编号；

N表示所述待校正发送通道的个数；

i=1,2......,N，表示所述待校正发送通道的编号；

J=1,2.....,(Len/N)，表示每一个待校正发送通道的插值点的个数，j≤J；

j_i=(N/2^M-1+i),(N/2^M-1+1+i),......(N+i),i,(1+i),(2+i)....(N/2^M-1+i-1)，表示偏移值；

M表示第一阶段的插值次数，1≤M<log₂N+1；

所述第M次插值后的所述校正全带测试序列在第i个待校正发送通道的第k个子载波上的插值序列值包括所述校正全带测试序列在第i个待校正发送通道的第k个子载波上的插值点的序列值或无插值点的零值。其中，校正全带测试序列在第i个待校正发送通道的第k个子载波上的插值点的序列值具体为校正全带测试序列在第i个待校正发送通道的第k个子载波上的信道幅度和相位响应值，校正全带测试序列在第i个待校正发送通道的第k个子载波上的无插值点的零值表示校正全带测试序列在第i个待校正发送通道的第k个子载波上的信道幅度和相位响应值均为零。

为了清楚的说明步骤101中的均匀插值过程，下面以图示的方式进行说明：

假设待校正发送通道的个数N为4个，分别编号为通道1、2、3、4；校正全带测试序列的总长度Len为32，根据1≤M<log₂N+1，即1≤M<3，可以得到第一阶段的M次插值的次数为：M=1，M=2。

当M=1时为第1次插值，图2为第一阶段第1次插值后的部分测试序列的效果图，如图2所示，黑色部分表示有插值点，空白部分表示无插值点，即经过第一阶段的第1次插值后，1号通道有插值点的序列值。

当M=2时为第2次插值，图3为第一阶段第2次插值后的部分测试序列的效果图，如图3所示，经过第一阶段的第2次插值后，3号通道有插值点的序列值。

102、将M次插值后分别得到的所述校正全带测试序列在每一个待校正发送通道的J个插值点上的序列值进行合并，得到M次插值后所有待校正发送通道的部分测试序列。

具体地，将第一阶段的第1次插值到第M次插值后分别得到的M次插值后的所述校正全带测试序列在每一个待校正发送通道的J个插值点上的序列值进行合并，得到M次插值后所有待校正发送通道的部分测试序列。

为了清楚的说明步骤102中的合并过程，下面以图示的方式进行说明：

例如将图2所示的第一阶段第1次插值后所述校正全带测试序列在每一个待校正发送通道的J个插值点上的序列值与图3所示的第一阶段第2次插值后所述校正全带测试序列在每一个待校正发送通道的J个插值点上的序列值进行合并，可以得到2次插值后所有待校正发送通道的部分测试序列，图4为图2所示部分测试序列和图3所示部分测试序列合并后的测试序列效果图，即为第一阶段2次插值后所有待校正发送通道的部分测试序列的效果图，如图4所示，将第1次插值后的部分测试序列和第2次插值后的部分测试序列进行合并，可以将校正全带测试序列的插值密度提高2倍，如图4所示，1、3号通道均有插值点的序列值。

其中，2、4号通道无插值点，本实施例中，无插值点的序列值可以通过线性插值或者非线性插值得到该无插值点的序列估计值，关于线性插值或DFT插值为现有技术，不再赘述。图5为将图4所示的测试序列经过线性插值或DFT插值处理后的校正全带测试序列的效果图，黑色部分表示1、3号通道的插值点的序列值，灰色部分表示2、4号通道的无插值点的序列估计值。

103、根据所述M次插值后所有待校正发送通道的部分测试序列，确定M次插值后所有待校正发送通道的全带信道响应测试结果。

具体地，可以根据M次插值后所有待校正发送通道的部分测试序列在每一个待校正发送通道的J个插值点上的序列值，以及根据线性插值或DFT插值后所有待校正发送通道的部分测试序列在每一个待校正发送通道的无插值点上的序列估计值，通过最小二乘法(Least Square，LS)信道估计算法得到所有待校正发送通道的全带信道响应测试结果。其中，全带信道响应测试结果包括载波干扰噪声比(Carrier to Interference plus Noise Ratio，CINR)和信号与干扰加噪声比（Signal to Interference plus Noise Ratio，SINR）；其中，LS信道估计算法可以为现有技术中的算法，在此不再赘述。

104、确定所述M次插值后所有待校正发送通道的全带信道响应测试结果是否大于等于预设的所述全带信道响应门限值。

若确定所述M次插值后所有待校正发送通道的全带信道响应测试结果大于等于预设的所述全带信道响应门限值，则执行步骤105。若确定所述M次插值后的全带信道响应测试结果小于预设的所述全带信道响应门限值，则执行步骤106。

其中，全带信道响应门限值可以根据待校正发送通道的信道质量要求进行具体设定。

105、根据所述M次插值后所有待校正发送通道的全带信道响应测试结果计算每一个待校正发送通道的补偿系数。

具体地，步骤105可以采用现有技术来实现，例如，可以根据全带信道响应测试结果，得到每一个待校正发送通道的所有子载波上的幅度和相位响应值，将每个子载波上的幅度和相位响应值取共轭然后求倒数，得到每个每一个待校正发送通道的所有子载波上的补偿系数。

106、将所述校正全带测试序列进行第二阶段的M’次插值，分别得到M’次插值后的所述校正全带测试序列在每一个待校正发送通道的J个插值点上的序列值。

其中，M′≥1，且N≥M+M′≥log₂N+1，第二阶段的插值为补偿插值。

具体实现时，根据插值计算公式： $S_i\left(k\right)=\left\{\begin{array}{c}S\left(L_j\right),k=L_j\\ 0,k\&NotEqual;L_j\end{array}\right.,$ 得到第M+M′次插值后的所述校正全带测试序列在第i个待校正发送通道的第k个子载波上的序列值；当k≠L_j，表示在第i个待校正发送通道的第k个子载波上无插值点，则S_i(k)为0；当k=L_j，表示在第i个待校正发送通道的第k个子载波上有插值点，则S_i(k)为S(L_j)；

其中，k=1,2.....,Len，表示子载波的编号；

L_j=NJ+j_i，表示第i个待校正发送通道上第j个插值点对应的子载波编号；

N表示所述待校正发送通道的个数；

i=1,2......,N，表示所述待校正发送通道的编号；

J=1,2.....,(Len/N)，表示每一个待校正发送通道的插值点的个数，j≤J。

j_i=(M+M′-1+i),(M+M′+i),......(N+i),i,(1+i),(2+i)....(M+M′-2+i)，表示偏移量；

M′表示第二阶段的插值次数，N≥M+M′≥log₂N+1。

107、将所述M次插值后所有待校正发送通道的部分测试序列中对应的待校正发送通道上无插值点的序列值替换为所述M’次插值后的所述校正全带测试序列中对应的待校正发送通道上插值点的序列值，得到M+M’次插值后所有待校正发送通道的校正全带测试序列。

为了清楚的说明步骤106和步骤107中的补偿插值过程，下面以图示的方式进行说明：

假设待校正发送通道的个数N为4个，分别编号为通道1、2、3、4；校正全带测试序列的总长度Len为32，根据N≥M+M′≥log₂N+1，即M+M′=3，M+M′=4，可以得到第二阶段的M′次插值的次数为：M′=1，M′=2。

当M′=1时为第二阶段的第1次插值，图6为第二阶段第1次插值后的部分测试序列的效果图，如图6所示，黑色部分表示有插值点，空白部分表示无插值点，即经过第二阶段的第1次插值后，2号通道有插值点的序列值。经过第二阶段第1次插值后，在第一阶段的2次插值后的部分测试序列基础上，即在图4所示的部分测试序列的基础上，将图4所示的部分测试序列中的2号通道的无插值点的序列估计值替换为图6所示的部分测试序列中的2号通道的插值点的序列值。图7为将图6所示部分测试序列补偿到图4所示部分测试序列中的效果图，即将第二阶段第1次插值后的部分测试序列补偿到第一阶段2次插值后的部分测试序列中的效果图，如图7所示，经过第一阶段的2次插值和第二阶段的1次插值（共3次插值）后，1、2、3号通道上都有插值点的序列值，可以将校正全带测试序列的插值密度提高3倍。

同理，当M′=2时为第二阶段的第2次插值，图8为第二阶段第2次插值后的部分测试序列的效果图，如图8所示，黑色部分表示有插值点，空白部分表示无插值点，即经过第二阶段的第2次插值后，4号通道有插值点的序列值。

经过第二阶段第2次插值后，在第一阶段的2次插值和第二阶段的1次插值的基础上，即在图7所示的部分测试序列的基础上，将图7所示的部分测试序列中的4号通道的无插值点的序列估计值替换为图8所示的部分测试序列中的4号通道的插值点的序列值；图9为将图8所示部分测试序列补偿到图7所示部分测试序列中的效果图，如图9所示，经过第一阶段的2次插值和第二阶段的2次插值（共4次插值）后，1、2、3、4号通道上都有插值点的序列值，可以将校正全带测试序列的插值密度提高4倍。

108、根据所述M+M’次插值后所有待校正发送通道的校正全带测试序列，确定M+M’次插值后所有待校正发送通道的全带信道响应测试结果。

109、若所述M+M’次插值后所有待校正发送通道的全带信道响应测试结果大于等于预设的所述全带信道响应门限值，则根据所述M+M’次插值后所有待校正发送通道的全带信道响应测试结果计算每一个待校正发送通道的补偿系数。

若所述M+M′次插值后的全带信道响应测试结果小于预设的所述全带信道响应门限值，则结束校正。

本发明实施例通过将校正全带测试序列进行第一阶段的M次插值，分别得到M次插值后的所述校正全带测试序列在每一个待校正发送通道的J个插值点上的序列值，1≤M<log₂N+1，N为待校正发送通道的个数；将M次插值后分别得到的所述校正全带测试序列在每一个待校正发送通道的J个插值点上的序列值进行合并，得到M次插值后所有待校正发送通道的部分测试序列；根据所述M次插值后所有待校正发送通道的部分测试序列，确定M次插值后所有待校正发送通道的全带信道响应测试结果，若所述M次插值后所有待校正发送通道的全带信道响应测试结果大于等于预设的所述全带信道响应门限值，则根据所述M次插值后所有待校正发送通道的全带信道响应测试结果计算每一个待校正发送通道的补偿系数。由于本发明通过M次插值可以将校正全带测试序列的插值密度提高M倍，减小了插值区间和插值误差，可以提高后续计算的待校正发送通道的补偿系数，从而提高联合通道校正的准确性。

进一步地，本发明实施例还可以进行第二阶段的补偿插值，通过补偿插值进一步可以提高校正全带测试序列的插值密度，减小了插值区间和插值误差，因此，本发明实施例可以解决现有技术中存在的联合通道校正不准确的问题。

图10为本发明另一实施例提供的联合通道校正装置的结构示意图，如图10所示，包括：

第一插值模块11，用于将校正全带测试序列进行第一阶段的M次插值，分别得到M次插值后的所述校正全带测试序列在每一个待校正发送通道的J个插值点上的序列值，1≤M<log₂N+1，N为待校正发送通道的个数；

合并模块12，用于将所述第一插值模块M次插值后分别得到的所述校正全带测试序列在每一个待校正发送通道的J个插值点上的序列值进行合并，得到M次插值后所有待校正发送通道的部分测试序列；

第一确定模块13，用于根据所述合并模块得到的M次插值后所有待校正发送通道的部分测试序列，确定M次插值后所有待校正发送通道的全带信道响应测试结果；

第二确定模块14，用于根据所述第一确定模块确定的M次插值后所有待校正发送通道的全带信道响应测试结果，若所述M次插值后所有待校正发送通道的全带信道响应测试结果大于等于预设的所述全带信道响应门限值，则根据所述M次插值后所有待校正发送通道的全带信道响应测试结果计算每一个待校正发送通道的补偿系数。

举例来说，所述第一插值模块11具体用于：

根据插值计算公式： $S_i\left(k\right)=\left\{\begin{array}{c}S\left(L_j\right),k=L_j\\ 0,k\&NotEqual;L_j\end{array}\right.,$ 得到第M次插值后的所述校正全带测试序列在第i个待校正发送通道的第k个子载波上的插值序列值；当k≠L_j，表示在第i个待校正发送通道的第k个子载波上无插值点，则S_i(k)为0；当k=L_j，表示在第i个待校正发送通道的第k个子载波上有插值点，则S_i(k)为S(L_j)；

其中，k=1,2.....,Len，表示子载波的编号；

L_j=NJ+j_i，表示第i个待校正发送通道上第j个插值点对应的子载波编号；

N表示所述待校正发送通道的个数；

i=1,2......,N，表示所述待校正发送通道的编号；

J=1,2.....,(Len/N)，表示每一个待校正发送通道的插值点的个数，j≤J；

ji=(N/2^M-1+i),(N/2^M-1+1+i),......(N+i),i,(1+i),(2+i)....(N/2^M-1+i-1)，表示偏移值；

M表示第一阶段的插值次数，1≤M<log₂N+1；

所述第M次插值后的所述校正全带测试序列在第i个待校正发送通道的第k个子载波上的插值序列值包括所述校正全带测试序列在第i个待校正发送通道的第k个子载波上的插值点的序列值或无插值点的零值。

举例来说，若所述第一确定模块13确定的M次插值后所有待校正发送通道的全带信道响应测试结果小于预设的所述全带信道响应门限值；则所述装置还包括：

第二插值模块15，用于将所述校正全带测试序列进行第二阶段的M′次插值，分别得到M′次插值后的所述校正全带测试序列在每一个待校正发送通道的J个插值点上的序列值，N≥M+M′≥log₂N+1，M′≥1；

补偿模块16，用于将所述第一插值模块M次插值后所有待校正发送通道的部分测试序列中对应的待校正发送通道上无插值点的序列值替换为所述第二插值模块M′次插值后的所述校正全带测试序列中对应的待校正发送通道上插值点的序列值，得到M+M′次插值后所有待校正发送通道的校正全带测试序列；

第三确定模块17，用于根据所述补偿模块得到的M+M′次插值后所有待校正发送通道的校正全带测试序列，确定M+M′次插值后所有待校正发送通道的全带信道响应测试结果，若所述M+M′次插值后所有待校正发送通道的全带信道响应测试结果大于等于预设的所述全带信道响应门限值，则根据所述M+M′次插值后所有待校正发送通道的全带信道响应测试结果计算每一个待校正发送通道的补偿系数。

举例来说，所述第二插值模块15具体用于：

根据插值计算公式： $S_i\left(k\right)=\left\{\begin{array}{c}S\left(L_j\right),k=L_j\\ 0,k\&NotEqual;L_j\end{array}\right.,$ 得到第M+M′次插值后的所述校正全带测试序列在第i个待校正发送通道的第k个子载波上的序列值；

其中，k=1,2.....,Len，表示子载波的编号；

L_j=NJ+j_i，表示第i个待校正发送通道上第j个插值点对应的子载波编号；

N表示所述待校正发送通道的个数；

i=1,2......,N，表示所述待校正发送通道的编号；

J=1,2.....,(Len/N)，表示每一个待校正发送通道的插值点的个数，j≤J。

j_i=(M+M′-1+i),(M+M′+i),......(N+i),i,(1+i),(2+i)....(M+M′-2+i)，表示偏移量；

M′表示第二阶段的插值次数，N≥M+M′≥log₂N+1。

本发明实施例通过将校正全带测试序列进行第一阶段的M次插值，分别得到M次插值后的所述校正全带测试序列在每一个待校正发送通道的J个插值点上的序列值，1≤M<log₂N+1，N为待校正发送通道的个数；将M次插值后分别得到的所述校正全带测试序列在每一个待校正发送通道的J个插值点上的序列值进行合并，得到M次插值后所有待校正发送通道的部分测试序列；根据所述M次插值后所有待校正发送通道的部分测试序列，确定M次插值后所有待校正发送通道的全带信道响应测试结果，若所述M次插值后所有待校正发送通道的全带信道响应测试结果大于等于预设的所述全带信道响应门限值，则根据所述M次插值后所有待校正发送通道的全带信道响应测试结果计算每一个待校正发送通道的补偿系数。由于本发明通过M次插值可以将校正全带测试序列的插值密度提高M倍，减小了插值区间和插值误差，可以提高后续计算的待校正发送通道的补偿系数，从而提高联合通道校正的准确性。

进一步地，本发明实施例还可以进行第二阶段的补偿插值，通过补偿插值进一步可以提高校正全带测试序列的插值密度，减小了插值区间和插值误差，因此，本发明实施例可以解决现有技术中存在的联合通道校正不准确的问题。

图11为本发明另一实施例提供的联合通道校正装置的结构示意图，如图11所示，包括处理器、存储器和通信总线，处理器通过通信总线与存储器连接，存储器中保存有实现联合通道校正方法的指令；

当处理器调取存储器中的指令时，可以执行如下步骤：

将校正全带测试序列进行第一阶段的M次插值，分别得到M次插值后的所述校正全带测试序列在每一个待校正发送通道的J个插值点上的序列值，1≤M<log₂N+1，N为待校正发送通道的个数；

将M次插值后分别得到的所述校正全带测试序列在每一个待校正发送通道的J个插值点上的序列值进行合并，得到M次插值后所有待校正发送通道的部分测试序列；

根据所述M次插值后所有待校正发送通道的部分测试序列，确定M次插值后所有待校正发送通道的全带信道响应测试结果；

若所述M次插值后所有待校正发送通道的全带信道响应测试结果大于等于预设的所述全带信道响应门限值，则根据所述M次插值后所有待校正发送通道的全带信道响应测试结果计算每一个待校正发送通道的补偿系数。

举例来说，将校正全带测试序列进行第一阶段的第M次插值，分别得到M次插值后的所述校正全带测试序列在每一个待校正发送通道的J个插值点上的序列值，包括：

根据插值计算公式： $S_i\left(k\right)=\left\{\begin{array}{c}S\left(L_j\right),k=L_j\\ 0,k\&NotEqual;L_j\end{array}\right.,$ 得到第M次插值后的所述校正全带测试序列在第i个待校正发送通道的第k个子载波上的插值序列值；当k≠L_j，表示在第i个待校正发送通道的第k个子载波上无插值点，则S_i(k)为0；当k=L_j，表示在第i个待校正发送通道的第k个子载波上有插值点，则S_i(k)为S(L_j)；

其中，k=1,2.....,Len，表示子载波的编号；

L_j=NJ+j_i，表示第i个待校正发送通道上第j个插值点对应的子载波编号；

N表示所述待校正发送通道的个数；

i=1,2......,N，表示所述待校正发送通道的编号；

J=1,2.....,(Len/N)，表示每一个待校正发送通道的插值点的个数，j≤J；

j_i=(N/2^M-1+i),(N/2^M-1+1+i),......(N+i),i,(1+i),(2+i)....(N/2^M-1+i-1)，表示偏移值；

M表示第一阶段的插值次数，1≤M<log₂N+1；

所述第M次插值后的所述校正全带测试序列在第i个待校正发送通道的第k个子载波上的插值序列值包括所述校正全带测试序列在第i个待校正发送通道的第k个子载波上的插值点的序列值或无插值点的零值。

举例来说，根据所述M次插值后所有待校正发送通道的部分测试序列，确定M次插值后所有待校正发送通道的全带信道响应测试结果之后，还包括：

若所述M次插值后所有待校正发送通道的全带信道响应测试结果小于预设的所述全带信道响应门限值，则将所述校正全带测试序列进行第二阶段的M′次插值，分别得到M′次插值后的所述校正全带测试序列在每一个待校正发送通道的J个插值点上的序列值，N≥M+M′≥log₂N+1，M′≥1；

将所述M次插值后所有待校正发送通道的部分测试序列中对应的待校正发送通道上无插值点的序列值替换为所述M′次插值后的所述校正全带测试序列中对应的待校正发送通道上插值点的序列值，得到M+M′次插值后所有待校正发送通道的校正全带测试序列；

根据所述M+M′次插值后所有待校正发送通道的校正全带测试序列，确定M+M′次插值后所有待校正发送通道的全带信道响应测试结果，若所述M+M′次插值后所有待校正发送通道的全带信道响应测试结果大于等于预设的所述全带信道响应门限值，则根据所述M+M′次插值后所有待校正发送通道的全带信道响应测试结果计算每一个待校正发送通道的补偿系数。

举例来说，将所述校正全带测试序列进行第二阶段的M′次插值，分别得到M′次插值后的所述校正全带测试序列在每一个待校正发送通道的J个插值点上的序列值，包括：

根据插值计算公式： $S_i\left(k\right)=\left\{\begin{array}{c}S\left(L_j\right),k=L_j\\ 0,k\&NotEqual;L_j\end{array}\right.,$ 得到第M+M′次插值后的所述校正全带测试序列在第i个待校正发送通道的第k个子载波上的序列值；

其中，k=1,2.....,Len，表示子载波的编号；

L_j=NJ+j_i，表示第i个待校正发送通道上第j个插值点对应的子载波编号；

N表示所述待校正发送通道的个数；

i=1,2......,N，表示所述待校正发送通道的编号；

J=1,2.....,(Len/N)，表示每一个待校正发送通道的插值点的个数，j≤J。

j_i=(M+M′-1+i),(M+M′+i),......(N+i),i,(1+i),(2+i)....(M+M′-2+i)，表示偏移量；

M′表示第二阶段的插值次数，N≥M+M′≥log₂N+1。

本发明实施例通过将校正全带测试序列进行第一阶段的M次插值，分别得到M次插值后的所述校正全带测试序列在每一个待校正发送通道的J个插值点上的序列值，1≤M<log₂N+1，N为待校正发送通道的个数；将M次插值后分别得到的所述校正全带测试序列在每一个待校正发送通道的J个插值点上的序列值进行合并，得到M次插值后所有待校正发送通道的部分测试序列；根据所述M次插值后所有待校正发送通道的部分测试序列，确定M次插值后所有待校正发送通道的全带信道响应测试结果，若所述M次插值后所有待校正发送通道的全带信道响应测试结果大于等于预设的所述全带信道响应门限值，则根据所述M次插值后所有待校正发送通道的全带信道响应测试结果计算每一个待校正发送通道的补偿系数。由于本发明通过M次插值可以将校正全带测试序列的插值密度提高M倍，减小了插值区间和插值误差，可以提高后续计算的待校正发送通道的补偿系数，从而提高联合通道校正的准确性。

进一步地，本发明实施例还可以进行第二阶段的补偿插值，通过补偿插值进一步可以提高校正全带测试序列的插值密度，减小了插值区间和插值误差，因此，本发明实施例可以解决现有技术中存在的联合通道校正不准确的问题。

在本申请所提供的几个实施例中，应该理解到，所揭露的系统，装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。

所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。

另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用硬件加软件功能单元的形式实现。

上述以软件功能单元的形式实现的集成的单元，可以以代码的形式存储在一个计算机可读取存储介质中。上述代码存储在一个计算机可读存储介质中，包括若干指令用以使处理器或硬件电路执行本发明各个实施例所述方法的部分或全部步骤。而前述的存储介质包括：通用串行总线接口的无需物理驱动器的微型高容量移动存储盘、移动硬盘、只读存储器（英文：Read-Only Memory，简称ROM）、随机存取存储器（英文：Random AccessMemory，简称RAM）、磁碟或者光盘等各种可以存储程序代码的介质。

最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的保护范围。

Claims (8)

1.一种联合通道校正方法，其特征在于，包括：

将校正全带测试序列进行第一阶段的M次插值，分别得到M次插值后的所述校正全带测试序列在每一个待校正发送通道的J个插值点上的序列值，1≤M<log₂N+1，N为待校正发送通道的个数；

将M次插值后分别得到的所述校正全带测试序列在每一个待校正发送通道的J个插值点上的序列值进行合并，得到M次插值后所有待校正发送通道的部分测试序列；

根据所述M次插值后所有待校正发送通道的部分测试序列，确定M次插值后所有待校正发送通道的全带信道响应测试结果；

若所述M次插值后所有待校正发送通道的全带信道响应测试结果大于等于预设的所述全带信道响应门限值，则根据所述M次插值后所有待校正发送通道的全带信道响应测试结果计算每一个待校正发送通道的补偿系数。

2.根据权利要求1所述的方法，其特征在于，将校正全带测试序列进行第一阶段的第M次插值，分别得到M次插值后的所述校正全带测试序列在每一个待校正发送通道的J个插值点上的序列值，包括：

根据插值计算公式： $S_i\left(k\right)=\left\{\begin{array}{c}S\left(L_j\right),k=L_j\\ 0,k\&NotEqual;L_j\end{array}\right.,$ 得到第M次插值后的所述校正全带测试序列在第i个待校正发送通道的第k个子载波上的插值序列值；当k≠L_j，表示在第i个待校正发送通道的第k个子载波上无插值点，则S_i(k)为0；当k=L_j，表示在第i个待校正发送通道的第k个子载波上有插值点，则S_i(k)为S(L_j)；

其中，k=1,2.....,Len，表示子载波的编号；

L_j=NJ+j_i，表示第i个待校正发送通道上第j个插值点对应的子载波编号；

N表示所述待校正发送通道的个数；

i=1,2......,N，表示所述待校正发送通道的编号；

J=1,2.....,(Len/N)，表示每一个待校正发送通道的插值点的个数，j≤J；

j_i=(N/2^M-1+i),(N/2^M-1+1+i),......(N+i),i,(1+i),(2+i)....(N/2^M-1+i-1)，表示偏移值；

M表示第一阶段的插值次数，1≤M<log₂N+1；

所述第M次插值后的所述校正全带测试序列在第i个待校正发送通道的第k个子载波上的插值序列值包括所述校正全带测试序列在第i个待校正发送通道的第k个子载波上的插值点的序列值或无插值点的零值。

3.根据权利要求1或2所述的方法，其特征在于，根据所述M次插值后所有待校正发送通道的部分测试序列，确定M次插值后所有待校正发送通道的全带信道响应测试结果之后，还包括：

若所述M次插值后所有待校正发送通道的全带信道响应测试结果小于预设的所述全带信道响应门限值，则将所述校正全带测试序列进行第二阶段的M′次插值，分别得到M′次插值后的所述校正全带测试序列在每一个待校正发送通道的J个插值点上的序列值，N≥M+M′≥log₂N+1，M′≥1；

将所述M次插值后所有待校正发送通道的部分测试序列中对应的待校正发送通道上无插值点的序列值替换为所述M′次插值后的所述校正全带测试序列中对应的待校正发送通道上插值点的序列值，得到M+M′次插值后所有待校正发送通道的校正全带测试序列；

根据所述M+M′次插值后所有待校正发送通道的校正全带测试序列，确定M+M′次插值后所有待校正发送通道的全带信道响应测试结果，若所述M+M′次插值后所有待校正发送通道的全带信道响应测试结果大于等于预设的所述全带信道响应门限值，则根据所述M+M′次插值后所有待校正发送通道的全带信道响应测试结果计算每一个待校正发送通道的补偿系数。

4.根据权利要求3所述的方法，其特征在于，将所述校正全带测试序列进行第二阶段的M′次插值，分别得到M′次插值后的所述校正全带测试序列在每一个待校正发送通道的J个插值点上的序列值，包括：

根据插值计算公式： $S_i\left(k\right)=\left\{\begin{array}{c}S\left(L_j\right),k=L_j\\ 0,k\&NotEqual;L_j\end{array}\right.,$ 得到第M+M′次插值后的所述校正全带测试序列在第i个待校正发送通道的第k个子载波上的序列值；

其中，k=1,2.....,Len，表示子载波的编号；

L_j=NJ+j_i，表示第i个待校正发送通道上第j个插值点对应的子载波编号；

N表示所述待校正发送通道的个数；

i=1,2......,N，表示所述待校正发送通道的编号；

J=1,2.....,(Len/N)，表示每一个待校正发送通道的插值点的个数，j≤J。

j_i=(M+M′-1+i),(M+M′+i),......(N+i),i,(1+i),(2+i)....(M+M′-2+i)，表示偏移量；

M′表示第二阶段的插值次数，N≥M+M′≥log₂N+1。

5.一种联合通道校正装置，其特征在于，包括：

第一插值模块，用于将校正全带测试序列进行第一阶段的M次插值，分别得到M次插值后的所述校正全带测试序列在每一个待校正发送通道的J个插值点上的序列值，1≤M<log₂N+1，N为待校正发送通道的个数；

合并模块，用于将所述第一插值模块M次插值后分别得到的所述校正全带测试序列在每一个待校正发送通道的J个插值点上的序列值进行合并，得到M次插值后所有待校正发送通道的部分测试序列；

第一确定模块，用于根据所述M次插值后所有待校正发送通道的部分测试序列，确定M次插值后所有待校正发送通道的全带信道响应测试结果；

第二确定模块，用于根据所述第一确定模块确定的M次插值后所有待校正发送通道的全带信道响应测试结果，若所述M次插值后所有待校正发送通道的全带信道响应测试结果大于等于预设的所述全带信道响应门限值，则根据所述M次插值后所有待校正发送通道的全带信道响应测试结果计算每一个待校正发送通道的补偿系数。

6.根据权利要求5所述的装置，其特征在于，所述第一插值模块具体用于：

根据插值计算公式： $S_i\left(k\right)=\left\{\begin{array}{c}S\left(L_j\right),k=L_j\\ 0,k\&NotEqual;L_j\end{array}\right.,$ 得到第M次插值后的所述校正全带测试序列在第i个待校正发送通道的第k个子载波上的插值序列值；当k≠L_j，表示在第i个待校正发送通道的第k个子载波上无插值点，则S_i(k)为0；当k=L_j，表示在第i个待校正发送通道的第k个子载波上有插值点，则S_i(k)为S(L_j)；

其中，k=1,2.....,Len，表示子载波的编号；

L_j=NJ+j_i，表示第i个待校正发送通道上第j个插值点对应的子载波编号；

N表示所述待校正发送通道的个数；

i=1,2......,N，表示所述待校正发送通道的编号；

J=1,2.....,(Len/N)，表示每一个待校正发送通道的插值点的个数，j≤J；

j_i=(N/2^M-1+i),(N/2^M-1+1+i),......(N+i),i,(1+i),(2+i)....(N/2^M-1+i-1)，表示偏移值；

M表示第一阶段的插值次数，1≤M<log₂N+1；

所述第M次插值后的所述校正全带测试序列在第i个待校正发送通道的第k个子载波上的插值序列值包括所述校正全带测试序列在第i个待校正发送通道的第k个子载波上的插值点的序列值或无插值点的零值。

7.根据权利要求5或6所述的装置，其特征在于，若所述第一确定模块确定的M次插值后所有待校正发送通道的全带信道响应测试结果小于预设的所述全带信道响应门限值；则所述装置还包括：

第二插值模块，用于将所述校正全带测试序列进行第二阶段的M′次插值，分别得到M′次插值后的所述校正全带测试序列在每一个待校正发送通道的J个插值点上的序列值，N≥M+M′≥log₂N+1，M′≥1；

补偿模块，用于将所述第一插值模块M次插值后所有待校正发送通道的部分测试序列中对应的待校正发送通道上无插值点的序列值替换为所述第二插值模块M′次插值后的所述校正全带测试序列中对应的待校正发送通道上插值点的序列值，得到M+M′次插值后所有待校正发送通道的校正全带测试序列；

第三确定模块，用于根据所述补偿模块得到的M+M′次插值后所有待校正发送通道的校正全带测试序列，确定M+M′次插值后所有待校正发送通道的全带信道响应测试结果，若所述M+M′次插值后所有待校正发送通道的全带信道响应测试结果大于等于预设的所述全带信道响应门限值，则根据所述M+M′次插值后所有待校正发送通道的全带信道响应测试结果计算每一个待校正发送通道的补偿系数。

8.根据权利要求7所述的装置，其特征在于，所述第二插值模块具体用于：

根据插值计算公式： $S_i\left(k\right)=\left\{\begin{array}{c}S\left(L_j\right),k=L_j\\ 0,k\&NotEqual;L_j\end{array}\right.,$ 得到第M+M′次插值后的所述校正全带测试序列在第i个待校正发送通道的第k个子载波上的序列值；

其中，k=1,2.....,Len，表示子载波的编号；

L_j=NJ+j_i，表示第i个待校正发送通道上第j个插值点对应的子载波编号；

N表示所述待校正发送通道的个数；

i=1,2......,N，表示所述待校正发送通道的编号；

J=1,2.....,(Len/N)，表示每一个待校正发送通道的插值点的个数，j≤J。

j_i=(M+M′-1+i),(M+M′+i),......(N+i),i,(1+i),(2+i)....(M+M′-2+i)，表示偏移量；

M′表示第二阶段的插值次数，N≥M+M′≥log₂N+1。