CN104216866B - 一种数据处理装置 - Google Patents

Abstract

本发明公开了一种数据处理装置，装置用于求解n阶对称正定矩阵R对应的下三角矩阵L，其中，R＝LDL^H，D为对角矩阵，L^H为L的共轭转置矩阵，n为大于或等于2的整数，装置包括：乘法器、累加器和加法器，装置的输入端连接乘法器的输入端，乘法器的输出端连接累加器的输入端，累加的输出端连接加法器的输出端，装置的输入端也连接加法器的输入端，加法器的输出端用于向存储器输出矩阵数据，乘法器的输出端也用于向存储器输出矩阵数据。装置无需通过大量开方的运算，也能够将对称正定矩阵进行分解运算，降低了运算复杂度，节约了逻辑运算资源。

Description

一种数据处理装置

技术领域

本发明涉及通信技术领域，尤其是涉及一种基于科勒斯基(Cholesky)分解的数据处理装置。

背景技术

在WCDMA移动通信领域中，线性最小均方误差(Linear Minimum Mean SquareError，LMMSE)均衡算法主要用于对信道的估计。由于其能够抑制噪声，性能优良，在接收机的数据接收过程中得到广泛应用。

在采用LMMSE均衡算法对信道进行估计的过程中，需要对利用导频信道估计得到的信道衰落因子进行去相关操作以去除收发端成型滤波器带来的影响，获得真实的信道衰落因子，计算均衡系数。然而，这个求解过程涉及大量的矩阵运算，包括矩阵求逆运算、求特征向量运算等，算法复杂度高，运算量大。为了降低矩阵求逆等运算量，本领域技术人员采用Cholesky分解算法对上述求解过程中出现的对称正定矩阵进行矩阵分解。以下对Cholesky分解算法进行介绍。

Cholesky分解算法是对一个n阶对称正定矩阵A进行分解，存在一个下三角矩阵L，使A＝L·L^H，L矩阵对角线上的数都是正实数，L^H表示下三角矩阵L的共轭转置矩阵。Cholesky分解的基本计算公式如下：

其中，l和a分别表示矩阵L和A的各个元素，j＝0，1，...，n-1；i＝j+1，...，n-1；初始计算j＝0时，上面两式中的加合项为0。矩阵L上的每一点都是通过其前几列和行的结果递归求得。从上述式1可以看出，Cholesky分解算法需要大量的开方运算，仍旧需要消耗大量运算资源。如图1所示，现有的Cholesky分解装置包括：一存储器，用以存储由该Cholesky分解算法装置计算出的特定列的矩阵数据，用于作为后续计算的输入；至少二分量计算单元，用以利用上述存储器存储的矩阵数据对外部输入的矩阵数据进行分量计算；一复用器，其选择输出分量计算单元的分量计算结果；一归一化单元，其将复用器输出的分量计算结果进行归一化处理；一倒数平方根单元，其将归一化处理的分量进行求平方根和求倒数处理，获得其平方根及倒数平方根，并锁定一特定的倒数平方根；一对角乘法器，其将归一化处理的分量与锁定的倒数平方根进行乘法运算，并将其计算结果输出至存储器。运用该Cholesky分解装置对矩阵进行分解，需要进行大量的开方运算，运算复杂度高，耗费大量逻辑资源。

发明内容

本发明提供一种数据处理装置，该装置无需通过大量开方的运算，也能够将对称正定矩阵进行分解运算，降低了运算复杂度，节约了逻辑运算资源。

一种数据处理装置，所述装置用于求解n阶对称正定矩阵R对应的下三角矩阵L，其中，R＝LDL^H，D为对角矩阵，L^H为所述L的共轭转置矩阵，n为大于或等于2的整数，所述装置包括：

乘法器，用于接收所述装置输入端输入的矩阵L的第j行第k列元素l_i，k和矩阵U的第j行第k列元素u_j，k，其中，U＝L^HD，j为大于或等于i+1且小于或等于n-1的整数，i为大于0且小于n-1的整数，k为大于或等于0且小于或等于i-1的整数，对所述l_i，k和所述u_j，k求积，获得所述l_i，k和u_j，k的积值x1，以及将所述积值x1传输给累加器；

累加器，用于接收所述乘法器传输的所述x1，对0到i-1区间内的各k值对应的所述积值x1进行累加，获得累加值sum1，以及将所述累加值sum1传输给加法器；

加法器，用于接收所述累加器传输的所述累加值sum1和所述装置输入端输入的矩阵R的第j行第i列元素r_j，i，将所述r_j，i与所述累加值sum1相减，获得所述r_j，i与所述累加值sum1的差值，所述r_j，i与所述累加值sum1的差值为u_j，i ^*，所述u_j，i ^*为所述矩阵U的第j行第i列元素u_j，i的共轭数，以及将所述u_j，i ^*传输给存储器；

所述装置输入端用于从存储器中读取所述u_j，i ^*，以及将所述u_j，i ^*传输给所述乘法器，所述乘法器还用于接收所述装置输入端传输的所述u_j，i ^*和矩阵D的对角线上的第i行元素d_i的倒数，将所述u_j，i ^*和所述d_i的倒数进行相乘，获得所述u_j，i ^*和所述d_i的倒数的积值，以及将所述u_j，i ^*和所述d_i的倒数的积值作为所述矩阵L的第j行第i列的元素l_j，i输出给存储器。

优选的，所述数据处理装置还包括第一复用器和寄存器，所述第一复用器的第一输入端连接所述装置的输出端，所述第一复用器的第二输入端连接所述乘法器的输出端，所述第一复用器用于选择输出所述装置的输出端或所述乘法器的输出端输入的所述l_i，k，所述乘法器用于接收所述第一复用器输出的所述l_i，k；

所述寄存器的输入端连接所述装置的输入端，所述寄存器的输出端连接所述乘法器的输入端，所述寄存器用于存储从所述装置的输入端输入的所述u_j，k和所述r_j，i，以及向所述乘法器输出所述u_j，k，向所述加法器输出所述r_j，i，所述乘法器用于接收所述寄存器输出的所述u_j，k，所述加法器用于接收所述寄存器输出的所述r_j，i。

所述数据处理装置还包括共轭单元，所述加法器用于向所述共轭单元输出所述u_j，i ^*，所述共轭单元用于接收所述加法器传输的所述u_j，i ^*，以及将所述u_j，i ^*共轭，获得所述u_j，i，将所述u_j，i输出给所述存储器。

优选的，所述乘法器还用于接收所述装置输入端输入的矩阵U的第i行第k列元素u_i，k，将所述l_i，k和所述u_i，k相乘，获得所述l_i，k与所述u_i，k的积值x2，将所述积值x2传输给所述累加器；

所述累加器用于接收所述乘法器传输的所述积值x2，对0到i-1区间内的各k值对应的所述积值x2进行累加，获得累加值sum2，以及将所述累加值sum2传输给加法器；

所述加法器用于接收所述累加器传输的所述累加值sum2和所述装置输入端输入的矩阵R的第i行第i列元素r_i，i，将所述r_i，i与所述累加值sum2相减，获得所述r_i，i与所述累加值sum2的差值，所述r_i，i与所述累加值sum2的差值为所述d_i，以及将所述d_i传输给所述倒数单元及所述存储器；

所述倒数单元用于接收所述加法器传输的所述d_i，求取所述d_i的倒数，将求取的所述d_i的倒数输出给所述存储器。

优选的，所述寄存器还用于存储所述装置输入端输入的所述u_i，k，以及向所述乘法器输出所述u_ik；

所述乘法器还用于接收所述第一复用器输出的所述l_i，k和所述寄存器输出的所述u_i，k。

优选的，所述乘法器还用于接收所述装置输入端输入的矩阵v第k行的元素y_k和矩阵L的第i行第k列元素l_i，k，其中，y＝L^-1H，将所述y_k与所述l_i，k进行相乘，获得所述y_k与所述l_i，k的积值x3，将所述积值x3传输给累加器；

所述累加器接收所述所述乘法器传输的所述积值x3，对0到i-1区间内的各k值对应的所述积值x3进行累加，获得累加值sum3，以及将所述累加值sum3传输给所述加法器；

所述加法器接收所述累加器传输的所述累加值sum3和所述装置的输入端输入的所述矩阵H的第i行元素H_i，将所述H_i减去所述累加值sum3，获得所述H_i与所述累加值sum3的差值，以及将所述H_i与所述累加值sum3的差值作为矩阵y的第i行的元素y_i输出给所述存储器。

优选的，所述寄存器还用于存储所述装置输入端输入的所述y_k，以及向所述乘法器输出所述y_k，所述乘法器还用于接收所述第一复用器输出的所述l_i，k和所述寄存器输出的所述y_k；

所述寄存器还用于存储所述装置输入端输入的所述H_i，以及向所述加法器输出所述H_i，所述加法器还用于接收所述寄存器输出的所述H_i。

优选的，所述乘法器还用于接收输入所述乘法器的矩阵L的第m行第i列元素l_m，i和矩阵h的第k行元素h_k，其中，Rh＝H，m为大于或等于i+1且小于或等于n的整数，将所述l_m，i和所述h_k进行求积，获得所述l_m，i和所述h_k的积值x4，以及向所述累加器输出所述积值x4；

所述累加器用于接收所述乘法器传输的所述积值x4，对i+1到n区间内的各m值对应的所述积值x4进行累加，获得累加值sum4，以及将所述累加值sum4传输给加法器；

所述加法器用于接收所述累加器传输的所述累加值sum4和所述累加器输出的矩阵y的元素y_i，将所述y_i减去所述累加值sum4，获得所述y_i与所述累加值的差值z，以及将所述差值z传输给所述乘法器；

所述乘法器用于接收所述装置输入端输入的所述差值z和所述d_i的倒数，求取所述差值z与所述d_i的倒数的积值x5，以及将所述x5作为所要求解的矩阵h的元素h_i输出。

优选的，所述第一复用器还用于接收所述装置输入端输入的所述l_m，i，以及向所述乘法器输出所述l_m，i；

所述寄存器还用于存储所述装置输入端输入的所述h_k，以及向所述乘法器输出所述h_k；

所述乘法器还用于接收所述第一复用器输出的所述l_m，i和所述寄存器输出的所述h_k；

所述寄存器还用于存储所述装置输入端输入的所述y_i，以及向所述加法器输出所述y_i；所述加法器用于接收所述寄存器输出的所述y_i。

优选的，所述数据处理装置还包括第二复用器，所述第二复用器的第一输入端连接所述乘法器的输出端，所述复用器的第二输入端连接所述倒数单元的输出端，所述复用器的第三输入端连接所述加法器的输出端，所述复用器的第四输入端连接所述共轭单元的输出端，所述复用器的输出端连接所述存储器的输入端，所述乘法器、所述加法器、所述倒数单元和所述共轭单元通过所述第二复用器向所述存储器输出数据；

所述存储器用于存储所述矩阵R，以及用于当接收所述第二复用器输出的所述l_j，i时，将所述l_j，i覆盖所述r_j，i占用的存储器位置，当接收所述第二复用器输出的所述d_i时，将所述d_i覆盖所述r_j，j占用的存储器位置，当接收所述第二复用器输出的所述u_j，i ^*时，将所述u_j，i ^*覆盖所述r_j，i占用的存储器位置。

一种数据处理方法，包括：

获得估计的信道衰落因子矩阵H，其中，H＝Rh，R表示滤波器自相关函数的对称正定矩阵，h表示真实的信道衰落因子的矩阵；

对所述矩阵H进行去相关处理，以获得所述矩阵h，其中包括：

对矩阵R进行乔列斯基cholesky分解，使得矩阵R＝LDL^H，其中，L为下三角矩阵，L^H为所述L的共轭转置矩阵，D为对角矩阵；

根据R＝LDL^H和H＝Rh，获得LDL^Hh＝H；

将LDL^Hh＝H分解成线性方程组，求得所述矩阵H。

优选的，所述R为n阶正定矩阵，n为自然数，L为n阶下三角矩阵；

所述将LDL^Hh＝H分解成线性方程组，求得所述矩阵H的步骤包括：将LDL^Hh＝H分解成如下分量计算式：

其中，j＝1、2、......、n，以及d₀＝r_0，0，l_i，0＝r_i，0/d₀，y₀＝H₀，r_j，j和r_i，j为矩阵R的元素，l_j，k和l_k，i为矩阵L的元素，为矩阵L^H的元素，d_j、d_k和d_i为所述D的元素，H_i为所述矩阵H的元素，y_i和y_k为矩阵y的元素，所述y满足Ly＝H，h_i和h_k为所述矩阵h的元素；

根据所述分量计算式，求得所述矩阵h。

优选的，所述根据所述分量计算式，求得所述矩阵H的步骤包括：

将式(1)与式(2)分别变换为：

其中，

根据式(5)和式(6)，求得所述矩阵L和所述矩阵D；

根据所述矩阵L和所述矩阵D，以及式(3)和式(4)，求得所述矩阵h。

一种数据处理装置，包括：

获取单元，用于获得估计的信道衰落因子矩阵H，其中，H＝Rh，R表示滤波器自相关函数的对称正定矩阵，h表示真实的信道衰落因子的矩阵；

处理单元，用于对所述矩阵H进行去相关处理，以获得所述矩阵h，其中包括：

对矩阵R进行乔列斯基cholesky分解，使得矩阵R＝LDL^H，其中，L为下三角矩阵，L^H为所述L的共轭转置矩阵，D为对角矩阵；

根据R＝LDL^H和H＝Rh，获得LDL^Hh＝H；

将LDL^Hh＝H分解成线性方程组，求得所述矩阵h。

优选的，所述矩阵R为n阶正定矩阵，n为自然数，所述矩阵L为n阶下三角矩阵；所述处理单元还用于将LDL^Hh＝H分解成如下分量计算式：

其中，j＝1、2、......、n，以及d₀＝r₀₀，l_i0＝r_i0/_d0，y₀＝H₀，r_jj和r_ij为矩阵R的元素，l_jk和l_ki为矩阵L的元素，为矩阵L^H的元素，d_j、d_k和d_i为所述D的元素，H_i为所述矩阵H的元素，y_i和y_k为矩阵y的元素，所述y满足Ly＝H，h_i和h_k为所述矩阵h的元素，所述处理单元还用于根据所述分量计算式，求得所述矩阵h。

优选的，所述处理单元还用于将式(1)与式(2)分别变换为：

其中， 以及用于根据式(5)和式(6)，求得所述矩阵L和所述矩阵D；

所述处理单元还用于根据所述矩阵L和所述矩阵D，以及式(3)和式(4)，求得所述矩阵h。

在本发明中，对称正定矩阵R＝LDL^H，其中，L为下三角矩阵，L^H为所述L的共轭转置矩阵，D为对角矩阵，所述数据处理装置按照知两个分解算式，对初始输入的L和U的矩阵元素进行乘积、累加和加法运算，逐步计算得到所需求取的L的矩阵元素，无需通过大量开方的运算，也能够将对称正定矩阵分解运算，降低了运算复杂度，节约了逻辑运算资源。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本发明实施例提供的一种数据处理装置的结构示意图；

图2是本发明实施例提供的另一种数据处理装置的结构示意图；

图3是应用数据处理装置进行串行计算的顺序示意图；

图4是应用数据处理装置计算l_1，0和d₁的顺序示意图；

图5是应用数据处理装置计算u_j，1的示意图；

图6是本发明实施例提供的一种数据处理方法的流程示意图；

图7是本发明实施例提供的又一种数据处理装置的结构示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

如图1所示，本发明实施例一种数据处理装置101，所述装置用于求解n阶对称正定矩阵R对应的下三角矩阵L，其中，R＝LDL^H，D为对角矩阵，L^H为所述L的共轭转置矩阵，n为大于或等于2的整数，所述装置包括：

乘法器102，用于接收所述装置输入端输入的矩阵L的第j行第k列元素l_i，k和矩阵U的第j行第k列元素u_j，k，其中，U＝L^HD，j为大于或等于i+1且小于或等于n-1的整数，i为大于0且小于n-1的整数，k为大于或等于0且小于或等于i-1的整数，对所述l_i，k和所述u_j，k求积，获得所述l_i，k和u_j，k的积值x1，以及将所述积值x1传输给累加器103；

累加器103，用于接收所述乘法器102传输的所述x1，对0到i-1区间内的各k值对应的所述积值x1进行累加，获得累加值sum1，以及将所述累加值sum1传输给加法器104；

加法器104，用于接收所述累加器103传输的所述累加值sum1和所述装置输入端输入的矩阵R的第j行第i列元素r_j，i，将所述r_j，i与所述累加值sum1相减，获得所述r_j，i与所述累加值sum1的差值，所述r_j，i与所述累加值sum1的差值为u_j，i ^*，所述u_j，i ^*为所述矩阵U的第j行第i列元素u_j，i的共轭数，以及将所述u_j，i ^*传输给存储器；

所述装置输入端用于从存储器中读取所述u_j，i ^*，以及将所述u_j，i ^*传输给所述乘法器102，所述乘法器102还用于接收所述装置输入端传输的所述u_j，i ^*和所述矩阵D的对角线上的第i行元素d_i的倒数，将所述u_j，i ^*和所述d_i的倒数进行相乘，获得所述u_j，i ^*和所述d_i的倒数的积值，以及将所述u_j，i ^*和所述d_i的倒数的积值作为所述矩阵L的第j行第i列的元素l_j，i输出给存储器。

在实施例1中，将R＝LDL^H进行分解，可以得到如下算式：

其中，d₀＝r₀₀，l_i0＝r_i0/d₀，可以设 以减少运算量。相应的分解算法流程如下：

在上述分解算法流程中，当i＝0时，SUM(l_i，mu_i，m)＝0，u^* _j，0＝r_j，0，u_j，0＝r^* _j，0，l_j，0＝r_j，0/d₀，利用本实施例提供的数据处理装置可以根据上述分解算法，求得u^* _j，i，再根据u^* _j，i和t_i，求得l_j，i。具体的，向乘法器输入l_j，k和u_j，k，则乘法器向累加器输出l_j，k与u_j，k的积值x1，x1＝l_j，ku_j，k，累加器对0到i-1区间内的各k值对应的所述积值x1进行累加，获得累加值sum1， 即表示上述分解算法中的SUM(l_j，ku_j，k)，以及将sum1传输给加法器，加法器将r_ji与sum1进行相减，获得u_j，i ^*，u^* _j，i＝r_j，i-sum1，可见通过乘法器、累加器和加法器的运算，可以求解算式＝r_j，i-SUM(l_j，ku_j，k)，求得u^* _j，i。为了进一步求得l_j，i，需要将求得的u^* _j，i和d_i的倒数t_i传输给乘法器，将t_i和u^* _j，i进行相乘，获得u^* _j，i，即可以求解算式l_j，i＝t_iu^* _j，i。可见，该数据处理装置可以求得矩阵L，而且无需通过大量开方的运算，也能够将对称正定矩阵分解，降低了运算复杂度，节约了逻辑运算资源。

如图2所示，图2中的数据处理装置201包括乘法器202、累加器203和加法器204，所述乘法器202、累加器203和加法器204分别与乘法器102、累加器103和加法器104相同，所述数据处理装置201还可以包括第一复用器205和寄存器206，所述第一复用器205的第一输入端连接所述装置的输出端，所述第一复用器205的第二输入端连接所述乘法器202的输出端，所述第一复用器205用于选择输出所述装置的输出端或所述乘法器202的输出端输入的所述l_i，k，所述乘法器202用于接收所述第一复用器205输出的所述l_i，k；

所述寄存器206的输入端连接所述装置的输入端，所述寄存器206的输出端连接所述乘法器202的输入端，所述寄存器206用于存储从所述装置的输入端输入的所述u_j，k和所述r_j，i，以及向所述乘法器202输出所述u_j，k，向所述加法器输出所述r_j，i，所述乘法器202用于接收所述寄存器206输出的所述u_j，k，所述加法器用于接收所述寄存器206输出的所述r_j，i。

所述数据处理装置201还包括共轭单元208，所述加法器用于向所述共轭单元208输出所述u_j，i ^*，所述共轭单元208用于接收所述加法器传输的所述u_j，i ^*，以及将所述u_j，i ^*共轭，获得所述u_j，i，将所述u_j，i输出给所述存储器。

所述数据处理装置201可以用于求解所述d_i的倒数。具体的，所述数据处理装置201还可以包括：

所述乘法器202还用于接收所述装置输入端输入的矩阵U的第i行第k列元素u_i，k，将所述l_i，k和所述u_i，k相乘，获得所述l_i，k与所述u_i，k的积值x2，将所述积值x2传输给所述累加器203；

所述累加器203用于接收所述乘法器202传输的所述积值x2，对0到i-1区间内的各k值对应的所述积值x2进行累加，获得累加值sum2，以及将所述累加值sum2传输给加法器；

所述加法器用于接收所述累加器203传输的所述累加值sum2和所述装置输入端输入的矩阵R的第i行第i列元素r_i，i，将所述r_i，i与所述累加值sum2相减，获得所述r_i，i与所述累加值sum2的差值，所述r_i，i与所述累加值sum2的差值为所述d_i，以及将所述d_i传输给所述倒数单元207及所述存储器；

所述倒数单元207用于接收所述加法器传输的所述d_i，求取所述d_i的倒数，将求取的所述d_i的倒数输出给所述存储器。

在上述分解算法流程中，当i＝0时，SUM(l_i，ku_i，k)＝0。利用本实施例提供的数据处理装置201可以根据上述分解算法，求得d_i的倒数。具体的，向乘法器202输入l_i，k和u_i，k，则乘法器202向累加器203输出l_i，k与u_i，k的积值x2，x2＝l_i，ku_i，k，累加器203对0到i-1区间内的各k值对应的所述积值x2进行累加，获得累加值sum2， 即表示上述分解算法中的SUM(l_i，ku_i，k)，以及将sum2传输给加法器，加法器将r_i，i与sum2进行相减，获得d_i，d_i＝r_i，i-sum2，可见通过乘法器202、累加器203和加法器的运算，可以根据算式d_i＝r_i，i-SUM(l_i，ku_i，k)，求得d_i。然后加法器将所述d_i传输给倒数单元207，求得所述d_i的倒数t_i。可见，该数据处理装置201可以求得矩阵D的元素d_i也无需通过大量开方的运算，运算简单，所需的逻辑运算资源少。

优选的，所述第一复用器205还用于选择输出所述装置的输出端或所述乘法器202的输出端输入的所述l_i，k；所述寄存器206还用于存储所述装置输入端输入的所述u_i，k，以及向所述乘法器202输出所述u_i，k；所述乘法器202还用于接收所述第一复用器205输出的所述l_i，k和所述寄存器206输出的所述u_i，k。

对称正定矩阵可以应用于数据信号的处理。例如，在获得估计的信道衰落因子矩阵H情况下，利用表示滤波器自相关函数的对称正定矩阵R，求解真实的信道衰落因子的矩阵h。具体的，根据Rh＝H，获得线性方程组Ly＝H和L^Hh＝D^-1y，根据此线性方程组，可得求解y_i和h_i的算式：

根据算式(3)和(4)，通过所述数据处理装置201可以求解得到矩阵v的元素v_i。具体的，所述数据处理装置201包括：

所述乘法器202还用于接收所述装置输入端输入的矩阵y第k行的元素y_k和矩阵L的第i行第k列元素l_i，k，其中，y＝L^-1H，将所述y_k与所述l_i，k进行相乘，获得所述y_k与所述l_i，k的积值x3，将所述积值x3传输给累加器203；

所述累加器203接收所述所述乘法器202传输的所述积值x3，对0到i-1区间内的各k值对应的所述积值x2进行累加，获得累加值sum3，以及将所述累加值sum3传输给所述加法器；

所述加法器接收所述累加器203传输的所述累加值sum3和所述装置的输入端输入的所述矩阵H的第i行元素H_i，将所述H_i减去所述累加值sum3，获得所述H_i与所述累加值sum3的差值，以及将所述H_i与所述累加值sum3的差值作为矩阵y的第i行的元素y_i输出给所述存储器。

在上述分解算式(3)中，当i＝0时，y₀＝H₀。利用本实施例提供的数据处理装置201可以根据上述分解算式(3)，求得y_i。具体的，向乘法器202输入l_i，k和y_k，则乘法器202向累加器203输出l_i，k与y_k的积值x3，x3＝l_i，ky_k，累加器203对0到i-1区间内的各k值对应的所述积值x3进行累加，获得累加值sum3，以及将sum3传输给加法器，加法器将H_i与sum3进行相减，获得y_i，y_i＝H_i-sum3，可见通过乘法器202、累加器203和加法器的运算，可以根据算式(3)，求得y_i。可见，该数据处理装置201无需通过大量开方的运算即可求解y_i，运算简单，所需的逻辑运算资源少。

优选的，所述第一复用器205还用于接收所述装置输入端输入的所述l_i，k，以及向所述乘法器202输出所述l_i，k；所述寄存器206还用于存储所述装置输入端输入的所述y_k，以及向所述乘法器202输出所述y_k，所述乘法器202还用于接收所述第一复用器205输出的所述l_i，k和所述寄存器206输出的所述Y_k；所述寄存器206还用于存储所述装置输入端输入的所述H_i，以及向所述加法器输出所述H_i，所述加法器还用于接收所述寄存器206输出的所述H_i。

根据算式(3)和(4)，通过所述数据处理装置201可以求解得到矩阵h的元素h_i。具体的，所述数据处理装置201包括：

所述乘法器202还用于接收输入所述乘法器202的矩阵L的第m行第i列元素l_mi和矩阵h的第k行元素h_k，其中，Rh＝H，m为大于或等于i+1且小于或等于n的整数，将所述l_m，i和所述h_k进行求积，获得所述l_m，i和所述h_k的积值x4，以及向所述累加器203输出所述积值x4；

所述累加器203用于接收所述乘法器202传输的所述积值x4，对i+1到n区间内的各m值对应的所述积值x4进行累加，获得累加值sum4，以及将所述累加值sum4传输给加法器；

所述加法器用于接收所述累加器203传输的所述累加值sum4和所述累加器203输出的矩阵y的元素y_i，将所述y_i减去所述累加值sum4，获得所述y_i与所述累加值的差值z，以及将所述差值z传输给所述乘法器202；

所述乘法器202用于接收所述装置输入端输入的所述差值z和所述d_i的倒数，求取所述差值z与所述d_i的倒数的积值x5，以及将所述x5作为所要求解的矩阵h的元素h_i输出。

利用本实施例提供的数据处理装置201可以求解上述分解算式(4)，求得h_i。具体的，向乘法器202输入l_m，i和h_k，则乘法器202向累加器203输出l_m，i与h_k的积值x4，x4＝l_m，ih_k，累加器203对i+1到n区间内的各m值对应的所述积值x4进行累加，获得累加值sum4，以及将sum4传输给加法器，加法器将y_i与sum4进行相减，获得差值z，再将差值z传输给乘法器202，乘法器202将差值z和所述d_i的倒数进行相乘，得到矩阵矩阵h的元素h_i。可见通过乘法器202、累加器203和加法器的运算，可以根据算式(4)，求得h_i。可见，该数据处理装置201无需通过大量开方的运算即可求解h_i，运算简单，所需的逻辑运算资源少。

优选的，所述第一复用器205还用于接收所述装置输入端输入的所述l_m，i，以及向所述乘法器202输出所述l_m，i；所述寄存器206还用于存储所述装置输入端输入的所述h_k，以及向所述乘法器202输出所述h_k；所述乘法器202还用于接收所述第一复用器205输出的所述l_m，i和所述寄存器206输出的所述h_k；所述寄存器206还用于存储所述装置输入端输入的所述y_i，以及向所述加法器输出所述y_i；所述加法器用于接收所述寄存器206输出的所述y_i。

优选的，所述数据处理装置201还包括还包括第二复用器209，所述第二复用器209的第一输入端连接所述乘法器202的输出端，所述复用器的第二输入端连接所述倒数单元207的输出端，所述复用器的第三输入端连接所述加法器的输出端，所述复用器的第四输入端连接所述共轭单元208的输出端，所述复用器的输出端连接所述存储器的输入端，所述乘法器202、所述加法器、所述倒数单元207和所述共轭单元208通过所述第二复用器209向所述存储器输出数据；

所述存储器用于存储所述矩阵R，以及用于当接收所述第二复用器209输出的所述l_j，i时，将所述l_j，i覆盖所述r_j，i占用的存储器位置，当接收所述第二复用器209输出的所述d_i时，将所述d_i覆盖所述r_j，j占用的存储器位置，当接收所述第二复用器209输出的所述u_j，i ^*时，将所述u_j，i ^*覆盖所述r_j，i占用的存储器位置。

由此可见，本发明实施例提供的所述数据处理装置可以计算矩阵L、矩阵D、矩阵U、矩阵v及矩阵h。以下再列举实施例，对所述数据处理装置如何进行矩阵计算进行进一步的说明。

所述数据处理装置可以通过串行方式从输入存储器中读取输入数据，如矩阵R的元素，计算得到所要求解的矩阵L、矩阵D、矩阵v及矩阵h的元素。计算矩阵D及矩阵L的元素的顺序如下：d₀(1/d₀)-＞u_i，0-＞l_1，0-＞d₁(l/d₁)-＞u_i，1-＞l_2，j-＞d₂(1/d₂)-＞u_i，2-＞l_3，j-＞......。如图3所示，图3清楚的展示了矩阵L、矩阵D、矩阵v及矩阵h的各个矩阵元素的求解顺序。如图4所示，所述数据处理装置输入1/d₀、u^* _1，0、r_1，1，所述寄存器输出1/d₀、u_1，0、r_1，1，所述乘法器接收所述处理装置输入的u^* _1，0和所述寄存器输出的1/d₀，并向所述乘法器的输入端输出l_1，0，所述乘法器接收所述寄存器输出的u_1，0和所述乘法器的输入端输入的l_1，0，输出u_1，0与l_1，0的积，以及将u_1，0与l_1，0的积通过累加器传输给加法器，所述加法器接收u_1，0与l_1，0的积和所述寄存器输出的r_1，1，将r_1，1减去u_1，0与l_1，0的积，求得d₁。可见所述数据处理装置可以根据1/d₀先计算出l_1，0，再根据l_1，0、u_1，0与r_1，1计算出d₁，以及通过倒数单元，对所述d₁求倒，获得1/d₁。在获得1/d₁之后，可以向乘法器输入r_2，0和1/d₀，乘法器输出计算r_2，0与1/d₀的积，求得l_2，0。如图5所示，在获得l_1，0之后，向所述寄存器存入l_1，0、r₂₁，所述寄存器向乘法器输出l_1，0，向加法器输出r₂₁，所述乘法器接收寄存器传输的l_1，0和所述数据处理装置输入端输入的u_2，0，计算得到l_1，0与u_2，0的积，并将l_1，0与u_2，0的积传输给累加器，累加器接收所述乘法器传输的l_1，0与u_2，0的积，以及将l_1，0与u_2，0的积传输给加法器，加法器接收所述累加器传输的l_1，0与u_2，0的积，以及接收所述寄存器输出的r_2，1，将r_2，1减去l_1，0与u_2，0的积，求得u*_2，1。同理，可以获得矩阵U在第一列上的其他元素的共轭数，如u*_3，1、u*_4，1等。可以通过倒数单元对所述u*_2，1、u*_3，1、u*_4，1等求共轭数，获得矩阵U在第一列上的元素u_2，1、u_3，1、u_4，1等。在获得u*_2，1及1/d₁之后，可以向乘法器输入u*_2，1以及1/d₁，求得u*_2，1与1/d₁的积，即获得l_2，1，并存入存储器。在获得l_2，1之后，向所述乘法器输入l_2，1以及u_2，1，向累加器输出l_2，1与u_2，1的积，累加器对l_2，1与u_2，1的积与l_2，0与u_2，0的积进行累加，获得累加值，并将累加值输出给加法器。加法器接收寄存器输入的r_2，2以及所述累加值，将r_2，2减去所述累加值，获得d₂。基于与上述串行计算相同的方式，可以通过所述数据处理装置求得矩阵L和矩阵D上的各个元素。

如图3所示，矩阵L、矩阵D为8阶矩阵。通过上述串行计算方式，在获得d₇之后，即求得矩阵D之后，根据算式(3)，应用所述数据处理装置计算矩阵y的元素y_i这里需要指出的是，当i＝0时，y₀＝H₀。向乘法器输入y₀和l_1，0，乘法器输出v₀与l_1，0的积，并通过累加器传输给加法器，加法器接收累加器传输的v₀与l_1，0的积，以及接收寄存器传输的H₁，将H₁减去y₀与l_1，0的积，求得y₁，并存入存储器。再获得y₁之后，向乘法器输入y₁和l_2，1，乘法器向所述累加器输出y₁和l_2，1的积，所述累加器将y₀与l_1，0的积与y₁和l_2，1的积进行累加，获得累加值，并将所述累加值输出给加法器，加法器接收所述累加值，以及接收寄存器输出的H₂，将H₂减去累加值，求得v₂，并存入存储器。通过上述求取v₂的相同方式，所述数据处理装置可以求解得到矩阵v的其他元素。在获得矩阵v的元素v₇之后，根据算式(4)，应用所述数据处理装置求解矩阵h的元素h_i。这里需要指出的是，当i＝7时，h₇＝y₇/d₇。向乘法器输入v₇和1/d₇，所述乘法器对v₇和1/d₇求积，所述乘法器输出h₇，并存入存储器。在获得h₇之后，根据算式(4)，求得矩阵h的其他元素。具体的，向乘法器输入l_7，6和h₇，乘法器输出l_7，6与h₇的积，将l_7，6与h₇的积通过累加器传输给加法器，所述加法器接收所述累加器传输的l_7，6与h₇的积，以及接收寄存器传输的y₆，将y₆减去l_7，6与h₇的积，将所求差值存入存储器，所述数据处理装置读取存储器中的所述差值，并输入给乘法器，所述乘法器接收所述差值及1/d₆，将所述差值与1/d₆相乘，获得所述差值与1/d₆的积值，即h₆，将h₆输出给存储器。在获得h₆之后，可以应用所述数据处理装置计算h₅。具体的，向乘法器输入l_6，5和h₆，乘法器向累加器输出l_6，5与h₆的积，累加器接收l_6，5与h₆的积，将l_6，5与h₆的积和l_7，6与h₇的积进行累加，获得累加值，以及将累加值传输给加法器，所述加法器接收所述累加值，以及接收寄存器传输的y₅，将y₅减去所述累加值，获得y₅与所述累加值的差值，将y₅与所述累加值的差值存入存储器。所述数据处理装置读取存储器中的y₅与所述累加值的差值，并输入给乘法器，所述乘法器接收y₅与所述累加值的差值及1/d₅，将y₅与所述累加值的差值与1/d₅进行相乘，获得y₅与所述累加值的差值与1/d₅的积值，即h₅，将h₅输出给存储器。以与上述相同的方式，可以获得矩阵h的其他元素，如h₄、h₃、h₂、h₁、h₀。

所述数据处理装置对输入的矩阵元素进行乘积、累加和加法运算，逐步计算得到所需求取的L和矩阵h的矩阵元素，无需通过大量开方的运算，也能够将对称正定矩阵R分解，降低了运算复杂度，节约了逻辑运算资源。

由可知，矩阵U的同一列各元素之间在计算时没有互相依赖关系，因此，矩阵U的同一列各元素可以进行同时计算。本发明实施例中的数据处理装置可以包括预定个数的用于计算矩阵U的元素的计算单元，该计算单元可以包括：寄存器、乘法器、累加器和加法器。所述数据处理装置的输出端分别连接所述乘法器的第一输入端和所述寄存器的输入端，所述寄存器的输出端分别连接所述乘法器的第二输入端和所述加法器的第二输入端，所述乘法器的输出端连接所述累加器的输入端，所述累加器的输出端连接所述加法器的第一输入端，所述加法器的输出端连接所述存储器。

在本实施例中，所述存储器可以为缓存。

如图6所示，本发明还提供一种数据处理方法，包括：

601、获得估计的信道衰落因子矩阵H。其中，H＝Rh，R表示滤波器自相关函数的对称正定矩阵，h表示真实的信道衰落因子的矩阵；

602、对所述矩阵H进行去相关处理，以获得所述矩阵h。其中包括：

对矩阵R进行乔列斯基cholesky分解，使得矩阵R＝LDL^H，其中，L为下三角矩阵，L^H为所述L的共轭转置矩阵，D为对角矩阵；

603、根据R＝LDL^H和H＝Rh，获得LDL^Hh＝H；

604、将LDL^Hh＝H分解成线性方程组，求得所述矩阵H。

优选的，所述R为n阶正定矩阵，n为自然数，L为n阶下三角矩阵；

所述将LDL^Hh＝H分解成线性方程组，求得所述矩阵H的步骤包括：将LDL^Hh＝H分解成如下分量计算式：

其中，j＝1、2、......、n，以及d₀＝r_0，0，l_i，0＝r_i，0/d₀，y₀＝H₀，r_j，j和r_i，j为矩阵R的元素，l_j，k和l_k，i为矩阵L的元素，为矩阵L^H的元素，d_j、d_k和d_i为所述D的元素，H_i为所述矩阵H的元素，y_i和y_k为矩阵y的元素，所述y满足Ly＝H，h_i和h_k为所述矩阵h的元素；

根据所述分量计算式，求得所述矩阵h。

优选的，所述根据所述分量计算式，求得所述矩阵H的步骤包括：

将式(1)与式(2)分别变换为：

其中，

根据式(5)和式(6)，求得所述矩阵L和所述矩阵D；

根据所述矩阵L和所述矩阵D，以及式(3)和式(4)，求得所述矩阵h。

如图7所示，本发明还提供与上述方法对应的一种数据处理装置，其包括：

获取单元701，用于获得估计的信道衰落因子矩阵H，其中，H＝Rh，R表示滤波器自相关函数的对称正定矩阵，h表示真实的信道衰落因子的矩阵，以及将所述矩阵H传输给处理单元702；

处理单元702，用于接收所述获取单元701传输的矩阵H，对所述矩阵H进行去相关处理，以获得所述矩阵h，其中包括：

对矩阵R进行乔列斯基cholesky分解，使得矩阵R＝LDL^H，其中，L为下三角矩阵，L^H为所述L的共轭转置矩阵，D为对角矩阵；

根据R＝LDL^H和H＝Rh，获得LDL^Hh＝H；

将LDL^Hh＝H分解成线性方程组，求得所述矩阵h。

优选的，所述矩阵R为n阶正定矩阵，n为自然数，所述矩阵L为n阶下三角矩阵；所述处理单元702还用于将LDL^Hh＝H分解成如下分量计算式：

其中，j＝1、2、......、n，以及d₀＝r_0，0，l_i，0＝r_i，0/d₀，y₀＝H₀，r_j，j和r_i，j为矩阵R的元素，l_j，k和l_k，i为矩阵L的元素，为矩阵L^H的元素，d_j、d_k和d_i为所述D的元素，H_i为所述矩阵H的元素，y_i和y_k为矩阵y的元素，所述y满足Ly＝H，h_i和h_k为所述矩阵h的元素，所述处理单元702还用于根据所述分量计算式，求得所述矩阵h。

优选的，处理单元702还用于将式(1)与式(2)分别变换为：

其中， 以及用于根据式(5)和式(6)，求得所述矩阵L和所述矩阵D；

所述处理单元702还用于根据所述矩阵L和所述矩阵D，以及式(3)和式(4)，求得所述矩阵h。

本领域普通技术人员可以理解上述实施例的各种方法中的全部或部分步骤是可以通过程序来指令相关的硬件来完成，该程序可以存储于一计算机可读存储介质中，存储介质可以包括：只读存储器(ROM，Read Only Memory)、随机存取记忆体(RAM，RandomAccess Memory)、磁盘或光盘等。

以上对本发明实施例所提供的一种数据处理装置及数据处理方法进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (10)

1.一种数据处理装置，其特征在于，所述装置用于求解n阶对称正定矩阵R对应的下三角矩阵L，其中，R＝LDL^H，D为对角矩阵，L^H为所述L的共轭转置矩阵，n为大于或等于2的整数，所述装置包括：乘法器、累加器和加法器，所述乘法器的输入端连接所述装置的输入端，所述乘法器的输出端连接所述累加器的输入端，所述累加器的输出端连接所述加法器的输入端，所述加法器的输出端连接存储器；

所述乘法器用于接收所述装置输入端输入的矩阵L的第j行第k列元素l_j,k和矩阵U的第j行第k列元素u_j,k，其中，U＝L^HD，j为大于或等于i+1且小于或等于n-1的整数，i为大于0且小于n-1的整数，k为大于或等于0且小于或等于i-1的整数，对所述l_j,k和所述u_j,k求积，获得所述l_j,k和u_j,k的积值x1，以及将所述积值x1传输给累加器；

所述累加器用于接收所述乘法器传输的所述x1，对0到i-1区间内的各k值对应的所述积值x1进行累加，获得累加值sum1，以及将所述累加值sum1传输给加法器；

所述加法器用于接收所述累加器传输的所述累加值sum1和所述装置输入端输入的矩阵R的第j行第i列元素r_j,i，将所述r_j,i与所述累加值sum1相减，获得所述r_j,i与所述累加值sum1的差值，所述r_j,i与所述累加值sum1的差值为u_j,i ^*，所述u_j,i ^*为所述矩阵U的第j行第i列元素u_j,i的共轭数，以及将所述u_j,i ^*传输给存储器；

所述装置输入端用于从存储器中读取所述u_j,i ^*，以及将所述u_j,i ^*传输给所述乘法器，所述乘法器还用于接收所述装置输入端传输的所述u_j,i ^*和矩阵D的对角线上的第i行元素d_i的倒数，将所述u_j,i ^*和所述d_i的倒数进行相乘，获得所述u_j,i ^*和所述d_i的倒数的积值，以及将所述u_j,i ^*和所述d_i的倒数的积值作为所述矩阵L的第j行第i列的元素l_j,i输出给存储器。

2.根据权利要求1所述的数据处理装置，其特征在于，还包括第一复用器和寄存器，

所述第一复用器的第一输入端连接所述装置的输入端，所述第一复用器的第二输入端连接所述乘法器的输出端，所述第一复用器用于选择输出所述装置的输入端或所述乘法器的输出端输入的所述l_j,k，所述乘法器用于接收所述第一复用器输出的所述l_j,k；

所述寄存器的输入端连接所述装置的输入端，所述寄存器的输出端连接所述乘法器的输入端，所述寄存器用于存储从所述装置的输入端输入的所述u_j,k和所述r_j,i，以及向所述乘法器输出所述u_j,k，向所述加法器输出所述r_j,i，所述乘法器用于接收所述寄存器输出的所述u_j,k，所述加法器用于接收所述寄存器输出的所述r_j,i。

3.根据权利要求1所述的数据处理装置，其特征在于，还包括共轭单元，所述加法器用于向所述共轭单元输出所述u_j,i ^*，所述共轭单元用于接收所述加法器传输的所述u_j,i ^*，以及将所述u_j,i ^*共轭，获得所述u_j,i，将所述u_j,i输出给所述存储器。

4.根据权利要求2所述的数据处理装置，其特征在于，

所述乘法器还用于接收所述装置输入端输入的矩阵U的第i行第k列元素u_i,k，将l_i,k和所述u_i,k相乘，获得所述l_i,k与所述u_i,k的积值x2，将所述积值x2传输给所述累加器；

所述累加器用于接收所述乘法器传输的所述积值x2，对0到i-1区间内的各k值对应的所述积值x2进行累加，获得累加值sum2，以及将所述累加值sum2传输给加法器；

所述加法器用于接收所述累加器传输的所述累加值sum2和所述装置输入端输入的矩阵R的第i行第i列元素r_i,i，将所述r_i,i与所述累加值sum2相减，获得所述r_i,i与所述累加值sum2的差值，所述r_i,i与所述累加值sum2的差值为所述d_i，以及将所述d_i传输给所述倒数单元及所述存储器；

所述倒数单元用于接收所述加法器传输的所述d_i，求取所述d_i的倒数，将求取的所述d_i的倒数输出给所述存储器。

5.根据权利要求4所述的数据处理装置，其特征在于，

所述寄存器还用于存储所述装置输入端输入的所述u_i,k，以及向所述乘法器输出所述u_i,k；

所述乘法器还用于接收所述第一复用器输出的所述l_i,k和所述寄存器输出的所述u_i,k。

6.根据权利要求2所述的数据处理装置，其特征在于，

所述乘法器还用于接收所述装置输入端输入的矩阵y第k行的元素y_k和矩阵L的第i行第k列元素l_i,k，其中，y＝L^-1H，将所述y_k与所述l_i,k进行相乘，获得所述y_k与所述l_i,k的积值x3，将所述积值x3传输给累加器；

所述累加器接收所述乘法器传输的所述积值x3，对0到i-1区间内的各k值对应的所述积值x3进行累加，获得累加值sum3，以及将所述累加值sum3传输给所述加法器；

所述加法器接收所述累加器传输的所述累加值sum3和所述装置的输入端输入的所述矩阵H的第i行元素H_i，将所述H_i减去所述累加值sum3，获得所述H_i与所述累加值sum3的差值，以及将所述H_i与所述累加值sum3的差值作为矩阵y的第i行的元素y_i输出给所述存储器。

7.根据权利要求6所述的数据处理装置，其特征在于，

所述寄存器还用于存储所述装置输入端输入的所述y_k，以及向所述乘法器输出所述y_k，所述乘法器还用于接收所述第一复用器输出的所述l_i,k和所述寄存器输出的所述y_k；

所述寄存器还用于存储所述装置输入端输入的所述H_i，以及向所述加法器输出所述H_i，所述加法器还用于接收所述寄存器输出的所述H_i。

8.根据权利要求2所述的数据处理装置，其特征在于，

所述乘法器还用于接收输入所述乘法器的矩阵L的第k行第i列元素l_k,i和矩阵h的第k行元素h_k，其中，Rh＝H，k为大于或等于i+1且小于或等于n的整数，将所述l_k,i和所述h_k进行求积，获得所述l_k,i和所述h_k的积值x4，以及向所述累加器输出所述积值x4；

所述累加器用于接收所述乘法器传输的所述积值x4，对i+1到n区间内的各k值对应的所述积值x4进行累加，获得累加值sum4，以及将所述累加值sum4传输给加法器；

所述加法器用于接收所述累加器传输的所述累加值sum4和所述累加器输出的矩阵y的元素y_i，将所述y_i减去所述累加值sum4，获得所述y_i与所述累加值的差值z，以及将所述差值z传输给所述乘法器；

所述乘法器用于接收所述装置输入端输入的所述差值z和所述d_i的倒数，求取所述差值z与所述d_i的倒数的积值x5，以及将所述x5作为所要求解的矩阵h的元素h_i输出。

9.根据权利要求8所述的数据处理装置，其特征在于，

所述第一复用器还用于接收所述装置输入端输入的所述l_k,i，以及向所述乘法器输出所述l_k,i；

所述寄存器还用于存储所述装置输入端输入的所述h_k，以及向所述乘法器输出所述h_k；

所述乘法器还用于接收所述第一复用器输出的所述l_k,i和所述寄存器输出的所述h_k；

所述寄存器还用于存储所述装置输入端输入的所述y_i，以及向所述加法器输出所述y_i；所述加法器用于接收所述寄存器输出的所述y_i。

10.根据权利要求9所述的数据处理装置，其特征在于，还包括第二复用器，所述第二复用器的第一输入端连接所述乘法器的输出端，所述第二复用器的第二输入端连接所述倒数单元的输出端，所述第二复用器的第三输入端连接所述加法器的输出端，所述第二复用器的第四输入端连接所述共轭单元的输出端，所述第二复用器的输出端连接所述存储器的输入端，所述乘法器、所述加法器、所述倒数单元和所述共轭单元通过所述第二复用器向所述存储器输出数据；

所述存储器用于存储所述矩阵R，以及用于当接收所述第二复用器输出的所述l_j,i时，将所述l_j,i覆盖所述r_j,i占用的存储器位置，当接收所述第二复用器输出的所述d_i时，将所述d_i覆盖所述r_j,j占用的存储器位置，当接收所述第二复用器输出的所述u_j,i ^*时，将所述u_j,i ^*覆盖所述r_j,i占用的存储器位置。