CN104199638A - 一种提高并行架构运行效率的方法 - Google Patents
一种提高并行架构运行效率的方法 Download PDFInfo
- Publication number
- CN104199638A CN104199638A CN201410447925.0A CN201410447925A CN104199638A CN 104199638 A CN104199638 A CN 104199638A CN 201410447925 A CN201410447925 A CN 201410447925A CN 104199638 A CN104199638 A CN 104199638A
- Authority
- CN
- China
- Prior art keywords
- data
- processing
- parallel
- message
- passage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 30
- 238000005516 engineering process Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000012942 design verification Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Landscapes
- Supply And Distribution Of Alternating Current (AREA)
Abstract
本发明公开了一种提高并行架构运行效率的方法，在并行计算架构中提出了基于数据流的流量均衡算法，首先根据各通道的处理能力，确定通道优先级，接收到数据后，根据数据头中特征字段，确定该数据报文所需的处理能力；将需要处理能力强的数据，送到高优先级的通道中排队；不同优先级的通路之间，按各通道的缓冲区域中数据数量从大到小依次送出；同等条件下，高优先级的通路中的数据首先送出；能够满足多路输入、多路输出，且输出通道之间存在优先级关系的计算架构，显著提高了并行计算架构的处理效率。
Description
技术领域
本发明涉及并行计算架构,具体地说是一种提高并行架构运行效率的方法。
背景技术
在并行计算架构中，数据处理芯片从多个通道接收数据，并做并行处理，从而大大提高数据处理效率。并行计算架构中，多个通道间处理速度有差异，将会导致并行处理效率的降低。因此，提高多通道间处理能力的均衡程度，可以显著提高并行处理的效率。多通道间的处理能力均衡算法是保证并行处理架构高效运行的核心算法之一。
目前最常见的均衡算法是轮询平均算法，主要原理是在每路发送通道前端加一级FIFO作为缓存，通过检查FIFO剩余空间，选择剩余空间最大的FIFO将数据存入，从而保证了输出通道间流量的均衡。此方法的局限性在于，只适用于一路输入、多路输出，且输出通道之间地位平等的计算架构。
发明内容
本发明针对并行计算架构中，多通路间处理能力不均衡导致运行效率降低等问题，提供了一种提高并行架构运行效率的方法。
本发明提供了一种提高并行架构运行效率的方法，其解决上述技术问题采用的技术方案如下：该提高并行架构运行效率的方法，在并行计算架构中提出了基于数据流的流量均衡算法，能满足多路输入、多路输出，且输出通道之间存在优先级关系的计算架构；
该提高并行架构运行效率的方法，首先根据各通道的处理能力，确定通道优先级，处理能力最强的通道拥有最高优先级；接收到数据后，首先提取数据头中能唯一标示数据类型的特征字段，根据特征字段，确定该数据报文所需的处理能力；将需要处理能力强的数据，送到高优先级的通道中排队；并且，所述不同优先级的通路之间，按各通道的缓冲区域中数据数量从大到小，依次送出；各通道的缓冲区域中数据数量同等条件下，高优先级的通路中的数据首先送出。
该提高并行架构运行效率的方法，提出了一个并行处理模块，所述并行处理模块包括报文入口、报文出口、多个数据处理通道和通道选择模块，其中，各种报文通过报文入口进入并行处理模块，所述通道选择模块是一个根据处理复杂度分配时间的选择器，复杂度越高的报文获得越多的处理时间和越少的发送时间窗口，复杂度低的报文，获得较少的处理时间和较多的发送时间窗口；经过处理后的各种报文经过报文出口发出。
本发明所述一种提高并行架构运行效率的方法与现有技术对比具有的有益效果：该提高并行架构运行效率的方法，提出了基于数据流的流量均衡算法，克服了轮询平均算法只适用于计算架构一路输入、多路输出，且输出通道之间地位平等的缺陷，能够满足多路输入、多路输出，且输出通道之间存在优先级关系的计算架构，特别是各通道处理能力不平衡时，能根据各通道的处理能力进行动态均衡，显著提高了并行计算架构的处理效率。
附图说明
附图1为实施例所述提高并行架构运行效率的方法的流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，下文中将结合附图对本发明的用于FPGA逻辑设计验证的UVM验证环境的图形界面进行详细说明。
本发明所述一种提高并行架构运行效率的方法，在并行计算架构中提出了基于数据流的流量均衡算法，能满足多路输入、多路输出，且输出通道之间存在优先级关系的计算架构。
所述提高并行架构运行效率的方法,基于数据处理能力采用流量均衡算法，首先根据各通道的处理能力，确定通道优先级，处理能力最强的通道拥有最高优先级；接收到数据后，首先提取数据头中能唯一标示数据类型的特征字段，根据特征字段，可确定该数据报文所需的处理能力；将需要处理能力强的数据，送到高优先级的通道中排队。并且该提高并行架构运行效率的方法中，所述不同优先级的通路之间，按各通道的缓冲区域中数据数量从大到小，依次送出；各通道的缓冲区域中数据数量同等条件下，高优先级的通路中的数据首先送出。
这里，所述报文(message)是网络中交换与传输的数据单元，即站点一次性要发送的数据块；报文包含了将要发送的完整的数据信息，其长短很不一致，长度不限且可变。
实施例：
下面通过一个实施例，对本发明所述一种提高并行架构运行效率的方法的优点和设计内容，进行详细说明。
本实施例所述提高并行架构运行效率的方法，提出了一个并行处理模块，所述并行处理模块包括报文入口、报文出口、多个数据处理通道和通道选择模块，其中，各种报文通过报文入口进入并行处理模块，所述通道选择模块是一个根据处理复杂度分配时间的选择器，复杂度越高的报文流程获得越多的处理时间和越少的发送时间窗口，复杂度低的报文，获得较少的处理时间和较多的发送时间窗口；经过处理后的各种报文经过报文出口发出。
如附图1所示，通过本实施例所述提高并行架构运行效率的方法，在并行处理模块的报文入口处，顺次接收到了A、B、C、E四类报文，其中A类报文处理流程最为复杂，D类报文处理流程最为简单；并行处理模块将四类报文依次送往A、B、C、E四个通道进行排队，其中A通道拥有最大的缓冲空间，E通道拥有最小的缓冲空间；A、B、C、E四类报文经过并行处理模块进行处理后，A、B、C、E四类报文几乎同时从报文出口送出。从该提高并行架构运行效率的方法的具体实施过程可见，该方法针对多通路间处理能力不均衡的并行计算架构，采用基于数据流的流量均衡算法，能满足多路输入、多路输出，且输出通道之间存在优先级关系的计算架构，同时提高了并行计算系统的处理效率。
上述具体实施方式仅是本发明的具体个案，本发明的专利保护范围包括但不限于上述具体实施方式，任何符合本发明的权利要求书的且任何所属技术领域的普通技术人员对其所做的适当变化或替换，皆应落入本发明的专利保护范围。
Claims (3)
1.一种提高并行架构运行效率的方法，其特征在于, 该提高并行架构运行效率的方法，在并行计算架构中提出了基于数据流的流量均衡算法，首先根据各通道的处理能力，确定通道优先级，处理能力最强的通道拥有最高优先级；接收到数据后，首先提取数据头中能唯一标示数据类型的特征字段，根据特征字段，确定该数据报文所需的处理能力；将需要处理能力强的数据，送到高优先级的通道中排队；所述不同优先级的通路之间，按各通道的缓冲区域中数据数量从大到小，依次送出；各通道的缓冲区域中数据数量同等条件下，高优先级的通路中的数据首先送出。
2.根据权利要求1所述的一种提高并行架构运行效率的方法,其特征在于, 该提高并行架构运行效率的方法，提出了一个并行处理模块，所述并行处理模块包括报文入口、报文出口、多个数据处理通道和通道选择模块，其中，各种报文通过报文入口进入并行处理模块，所述通道选择模块是一个根据处理复杂度分配时间的选择器，经过处理后的各种报文经过报文出口发出。
3.根据权利要求2所述的一种提高并行架构运行效率的方法,其特征在于, 所述通道选择模块根据处理复杂度分配时间是指，复杂度越高的报文获得越多的处理时间和越少的发送时间窗口，复杂度低的报文，获得较少的处理时间和较多的发送时间窗口。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410447925.0A CN104199638A (zh) | 2014-09-04 | 2014-09-04 | 一种提高并行架构运行效率的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410447925.0A CN104199638A (zh) | 2014-09-04 | 2014-09-04 | 一种提高并行架构运行效率的方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104199638A true CN104199638A (zh) | 2014-12-10 |
Family
ID=52084935
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410447925.0A Pending CN104199638A (zh) | 2014-09-04 | 2014-09-04 | 一种提高并行架构运行效率的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104199638A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108322405A (zh) * | 2018-03-21 | 2018-07-24 | 山东超越数控电子股份有限公司 | 一种基于数据的流量均衡方法与装置 |
| CN111428973A (zh) * | 2020-03-11 | 2020-07-17 | 慧镕电子系统工程股份有限公司 | 一种能有效提高资源利用率的虚拟资源分配方法 |
| CN114500404A (zh) * | 2022-01-25 | 2022-05-13 | 银清科技有限公司 | 通讯报文传输隔离方法及装置 |
-
2014
- 2014-09-04 CN CN201410447925.0A patent/CN104199638A/zh active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108322405A (zh) * | 2018-03-21 | 2018-07-24 | 山东超越数控电子股份有限公司 | 一种基于数据的流量均衡方法与装置 |
| CN111428973A (zh) * | 2020-03-11 | 2020-07-17 | 慧镕电子系统工程股份有限公司 | 一种能有效提高资源利用率的虚拟资源分配方法 |
| CN111428973B (zh) * | 2020-03-11 | 2024-04-12 | 慧镕电子系统工程股份有限公司 | 一种能有效提高资源利用率的虚拟资源分配方法 |
| CN114500404A (zh) * | 2022-01-25 | 2022-05-13 | 银清科技有限公司 | 通讯报文传输隔离方法及装置 |
| CN114500404B (zh) * | 2022-01-25 | 2024-02-20 | 银清科技有限公司 | 通讯报文传输隔离方法及装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20120155486A1 (en) | Ethernet apparatus and method for selectively operating multiple lanes | |
| US20170195258A1 (en) | Method for complex coloring based parallel scheduling for switching network | |
| CN102780581B (zh) | 一种基于随机型网络演算的afdx端端时延上界计算方法 | |
| US20170302574A1 (en) | Packet Forwarding Method and Apparatus | |
| CN104199638A (zh) | 一种提高并行架构运行效率的方法 | |
| CN105610729A (zh) | 一种缓存分配方法、装置及网络处理器 | |
| WO2010058013A3 (en) | Forwarding operation data related to the present operation of a plurality of inverter units to a monitoring unit | |
| CN105009540A (zh) | 一种加扰方法及加扰装置 | |
| CN108259368A (zh) | 一种基于fpga的数据传输系统及方法 | |
| CN104536928A (zh) | 通过多核pcie加速子卡后的数据排序方法 | |
| CN104426796A (zh) | 一种路由器的拥塞避免方法及装置 | |
| CN102831091A (zh) | 一种基于串口的船用雷达回波数据的采集方法 | |
| CN104065719A (zh) | 一种变采样周期调度器及其控制方法 | |
| EP2600551B1 (en) | Method and equipment for increasing bitwise throughput in transmitter of lte base station | |
| CN104618083B (zh) | 一种多通道报文转发的方法 | |
| CN101854259B (zh) | 一种数据包的计数方法及系统 | |
| CN106789675B (zh) | 基于2D mesh网络的路由多播方法及系统 | |
| CN108882064A (zh) | 一种基于gpon系统的端口数据包发送方法及系统 | |
| CN112787799A (zh) | 一种Poseidon Hash算法实现电路及其实现方法 | |
| CN104822175A (zh) | 一种适用于蜂窝网络的代码迁移方法及系统 | |
| CN110362347A (zh) | 一种实时优先级多通道处理器及控制方法 | |
| US20170201467A1 (en) | Scalable crosspoint switch | |
| CN113269317B (zh) | 一种脉冲神经网络计算阵列 | |
| CN107483352A (zh) | 超融合网络设备中数据快速转发结构及方法 | |
| CN109327405A (zh) | 报文保序方法及网络设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20141210 |
|
| WD01 | Invention patent application deemed withdrawn after publication |