CN104169897B - Pci高速地址解码的方法 - Google Patents

Pci高速地址解码的方法 Download PDF

Info

Publication number
CN104169897B
CN104169897B CN201380012163.5A CN201380012163A CN104169897B CN 104169897 B CN104169897 B CN 104169897B CN 201380012163 A CN201380012163 A CN 201380012163A CN 104169897 B CN104169897 B CN 104169897B
Authority
CN
China
Prior art keywords
pcie
object function
address
end points
information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201380012163.5A
Other languages
English (en)
Other versions
CN104169897A (zh
Inventor
I·格拉诺维斯基
E·阿达
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN104169897A publication Critical patent/CN104169897A/zh
Application granted granted Critical
Publication of CN104169897B publication Critical patent/CN104169897B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30145—Instruction analysis, e.g. decoding, instruction word fields
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Information Transfer Systems (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)

Abstract

一种利用目标函数数据查找表的快速PCIe多功能设备地址解码的装置和方法。在PCIe请求分组内提供一个或者多个解码指示(例如，作为目标的函数)，由此消除在端点设备中在解码过程期间对于目标函数搜索的需要。这支持单个解码器在复杂的多功能设备中的单步解码实现。

Description

PCI高速地址解码的方法
技术领域
本发明涉及数据通信领域，并且更特别地涉及一种利用目标函数数据查找表的快速PCIe多功能设备地址解码的装置和方法。
背景技术
外围部件互联高速(PCIe)是被设计用于旧的PCI、PCI-X和AGP总线标准的计算机扩展卡标准。PCIe标准的当前版本支持硬件I/O虚拟化。PCIe基于点对点拓扑，其中分离的串行链路将每个设备连接到根联合体(root complex)(主机)。PCIe总线链路支持在任何两个端点(endpoint)之间的全双工通信，而对跨多个端点的并发访问没有限制。PCIe通信被封装在分组中，其中对数据和状态消息流量分组化和解分组化的工作由PCIe端口的事务层处理。
发明内容
因此，根据本发明提供了一种PCI高速(PCIe)地址解码的方法，该方法包括：在PCIe主机中提供查找表，查找表操作用于执行从地址范围向目标函数的映射；以及利用查找表，向PCIe端点发送地址和建议的目标函数；在PCIe端点利用建议的目标函数对接收的地址解码；以及核实建议的目标函数信息。
还根据本发明提供了一种用于在PCI高速(PCIe)主机中使用的PCIe地址解码的方法，该方法包括：接收PCIe请求，每个PCIe请求具有地址；根据每个所述地址确定目标设备函数；以及向被发布给PCIe端点的请求指派目标函数。
还根据本发明提供了一种用于在PCI高速(PCIe)主机中使用的PCIe地址解码的方法，该方法包括：在PCIe总线初始化阶段期
还根据本发明提供了一种用于在PCI高速(PCIe)主机中使用的PCIe地址解码的方法，该方法包括：接收来自PCIe主机的读取/写入请求分组；确定请求分组是否包括建议的目标函数数据；以及如果是的话，验证在所述分组中接收的所述目标函数数据。
附图说明
在此仅通过示例的方式参考附图描述本发明，在附图中：
图1是图示了示例PCIe网络的框图，该PCIe网络并入了本发明的PCIe快速地址解码机制；
图2是图示了用于PCIe端点中的地址解码的第一示例并行方式的示图；
图3是图示了用于PCIe端点中的地址解码的第一示例依序方式的示图；
图4是图示了用于PCIe端点中的地址解码的第三示例并行解码数据方式的示图；
图5是图示了本发明的PCIe快速地址解码方法的流程图。
具体实施方式
对PCI高速(PCIe)标准的当前增强(比如交替请求者ID解译(ARI)和单根I/O虚拟化(SR-IOV))在单个PCIe上引入了提高了水平的多功能应用集成。此类应用利用在被实施于设备上的各种函数之间共享的到主机的共同PCIe连接。在图1中示出了图示了示例PCIe网络的系统视图，该PCIe网络并入了本发明的PCIe快速地址解码机制。
被一般地识别为10的系统包括PCI主机12、PCIe交换机22和多个PCIe端点24。PCIe交换机22经由PCI链路20连接到PCIe主机和端点。PCIe主机12包括一个或者多个处理器核14和包括到函 数映射表18的地址的PCIe根联合体16。PCIe端点24包括地址解码电路26、多个函数0、1、…N28和多个配置空间29。
每个函数28实施其自己的PCIe配置29，该PCIe配置29提供在函数的操作之上的标准控制手段。函数的配置空间逻辑的大部分致力于配置和控制向这一函数指派的地址区域。每个传入事务穿过地址解码逻辑以便确定目标设备。PCIe标准允许地址空间指派和编程中的重要灵活性，从而导致针对每个函数需要的复杂地址解码逻辑。
利用提高了水平的多功能应用集成，逻辑设计者在实施快速和高效的地址解码中面对挑战。一种方式是执行如在图2中所示的并行解码方式。被一般地引用为30的该并行方案包括多个配置空间F0、F1、…、Fn34、BAR解码器32和RX地址信息38。RX地址被同时向所有BAR解码器应用以生成解码的函数/BAR36。
利用并行解码方式，PCI端点设备针对每个函数实施专用的解码逻辑(BAR解码器)。在单个步骤中为所有函数并行执行地址解码。这种方式要求使用许多解码逻辑实例，从而导致具有潜在的控制信号路由问题的非常大的解码逻辑尺寸。
第二方式是执行如在图3中所示的依序地址解码。被一般地引用为40的该依序方案包括多个配置空间F0、F1、…、Fn46、串行BAR选择复用器44和BAR解码器42。串行BAR选择复用器接收来自配置空间46和选择控制52的数据。BAR解码器电路42接收在读取/写入请求分组中接收的RX地址信息48和串行BAR选择复用器的输出并且操作用于生成解码的函数/BAR50。串行BAR选择复用器依序选择函数配置空间数据中的每个函数配置空间数据以用于由BAR解码器42匹配。
利用依序解码方式，端点为每个支持的函数执行地址解码直至目标函数被标识。使用单个共享的地址解码器42执行地址解码。地址解码在多个步骤中被执行，由此在每个步骤中，函数之一向解码器中加载它的地址配置46并且解码结果被评估。解码序列在积极解 码(positive decode)被确定时停止。虽然这种方式利用了最小逻辑资源，但是它要求重大解码延时，从而导致带宽退化。
在第三方式中，在PCIe请求头部内提供一个或者多个解码指示(decodedirective)(例如，作为目标的函数)，由此消除了在端点中在解码过程期间对于目标函数搜索的需要。这支持单个解码器在复杂的多功能设备中的单步解码实现。
在图4中示出了图示了用于PCIe端点中的地址解码的第三示例并行解码数据方式的示图。被一般地引用为60的该解码数据方案包括多个配置空间F0、F1、…、Fn66、BAR选择复用器64和BAR解码器62。BAR选择复用器接收来自配置空间66的数据并且直接使用从主机接收的选择地址配置之一的扩展的解码数据70。BAR解码器62接收在读取/写入请求分组中接收的RX地址信息68和BAR选择复用器64的输出并且操作用于生成确认的(验证的)函数/BAR72。BAR选择复用器选择函数配置空间数据以用于由BAR解码器62匹配(验证)。
在一个实施例中，根据解码数据机制，PCIe主机(或者任何其他请求者)在PCIe请求分组中包括目标函数数据。端点中的PCIe函数实施配置空间能力，该配置空间能力提供在使用在请求中的目标函数解码信息之上的控制。注意，这一特征可以是可选的。因此，并不实施解码数据机制的设备简单地忽略读取/写入请求分组中的目标函数数据并且使用在前描述的并行方案或者依序方案执行地址解码。
在图5中示出了图示了本发明的PCIe快速地址解码方法的流程图。PCIe端点设备接收PCIe读取/写入请求(步骤80)。分组的内容然后被验证为被正常执行(步骤82)PCIe端点检查目标函数数据是否已被包括在请求分组中(步骤84)。
PCIe端点然后检查目标函数数据的使用是否被支持(步骤86)。注意，在一个实施例中，解码数据特征可以通过在设备配置空间中设置标记被控制。如果目标函数数据未被包括在请求分组中或者目 标函数数据的使用在设备配置空间中未被支持，则端点设备使用在前描述的并行方案或者依序方案执行地址解码序列(例如，在依序方案中，端点为每个支持的函数执行地址解码直至目标函数被标识)(步骤92)。
如果目标函数存在于请求分组中并且目标函数数据的使用在设备配置空间中被支持，则端点设备检查请求地址是否与建议的目标函数的地址范围之一匹配(步骤88)。如果目标函数地址被积极地检测到，则地址解码被验证并且完成(步骤90)。如果地址范围不再解码的配置函数地址内，则设备端点可以采取进一步的行动，包括例如由于目标函数数据的错误使用而报告错误或者尝试并行或者依序地址解码。
注意，PCIe主机如何执行地址范围到目标函数映射以及目标函数信息如何被传达到端点并非关键。在一个实施例中，请求发起器(例如，PCIe主机)在PCIe总线初始化阶段期间在PCIe地址范围和目标设备/函数之间创建映射。在这一初始化阶段期间，主机软件扫描所有PCIe设备和函数从而询问它们的地址范围要求并且随后指派地址范围。在这一阶段期间，在主机中构建在地址范围和目标函数之间的表链接。这一查找表然后用于向被发布给PCIe端点的请求指派目标函数属性。
目标函数数据按照任何适当的方式被并入PCIe请求中，以下呈现了若干可能的示例。
在第一方案中，部分或者完整目标函数数据被包括在被正常保留的PCIe请求头部比特中。在第二方案中，PCIe头部扩展机制被用来容纳函数解码数据。在第三方案中，目标函数数据被包括在数据负载内，其中定义的头部字段指示目标数据在负载中的存在。在第四方案中，目标数据代替被包括在请求分组的末尾处的端到端循环冗余校验(ECRC)元数据。
以下描述用于构建根端口查找表以及确定目标函数号码的示例方法的描述。在一个实施例中，根端口实施固定尺寸查找表，该固 定尺寸查找表保持用于地址范围的具有关键延时要求的子集的地址到函数号码解译。对其他函数的请求在没有函数解码的情况下被发送。注意，这可能由于穿过依序解码路径而引发更高的处理延时。
第一，主机软件针对地址范围要求(例如，针对每个设备/函数的范围的数目和范围大小)扫描所有PCIe设备的配置空间。注意，典型地这是标准PCIe过程。第二，主机软件创建存储器映射从而向设备/函数指派地址范围并且向函数的配置空间写入基地址值。第三，主机软件随着PCIe范围被指派为所有PCIe范围创建完整地址到函数映射表。该表被存储在主存储器中。
接着，主机软件为性能关键函数利用地址到函数号码映射初始化根端口映射表。该表可以被飞速(on the fly)更新/重载以支持改变的系统要求。接着，根端口映射表可以充当本地高速缓存。例如，如果请求未在根端口映射表中找到函数信息，则它的地址被捕获并且软件例程被调用以确定具有用于这种类型的请求的转译是否关键。如果软件或者其他机制决定需要该转译，则函数信息从主存储器中的映射表被取读并且存储在本地根端口表中。如果表为满，则现存条目之一可以被删除。
在一个实施例中，根端口查找表条目结构包括以下各项：(1)有效比特；(2)基地址(例如，上至64比特)；(3)范围大小，其是系统依赖的并且作用以指示范围大小的log2值(假设范围总是2的幂)；以及(4)目标函数信息(例如，上至16比特)。
这里使用的术语仅出于描述特定实施例的目的并且并不旨在于限制本发明。如这里所使用的，单数形式的“一”、“一个”和“该”旨在于也包括复数形式，除非上下文明确地另有指示。还将理解，术语“包括”和/或“包含”当在本说明书中被使用时指定所陈述的特征、整体、步骤、操作、元件和/或部件的存在，但并不排除一个或者多个其他特征、整体、步骤、操作、元件、部件和/或其分组的存在或添加。
以下权利要求中的所有装置或者步骤加功能元素的对应结构、 材料、动作和等效物旨在于包括用于结合如具体要求保护的其他要求保护的元素执行功能的任何结构、材料或者动作。本发明的描述已经出于例示和描述的目的而被呈现，但是并非旨在于是穷尽的或者限于按照所公开形式的本发明。由于本领域技术人员将容易地想起许多修改和改变，因此本发明旨在于并未限于这里描述的有限数目的实施例。因此，将领会到，可以借助的所有适当变型、修改和等效物落入本发明的范围内。实施例被选择和描述以便最佳地说明本发明的原理和实际应用，以及使得本领域普通技术人员能够理解如适合于所预期的特定使用的、对于具有各种修改的各种实施例的本发明。

Claims (14)

1.一种PCI高速PCIe地址解码的方法，所述方法包括，在PCIe主机中：
提供查找表，所述查找表操作用于执行从地址范围向目标函数的映射，其中所述查找表至少包括基地址，地址范围大小以及目标函数信息；
接收PCIe请求，每个PCIe请求具有地址；
利用所述查找表根据每个所述地址确定目标函数；以及
向被发布给PCIe端点的请求指派所述目标函数。
2.根据权利要求1所述的方法，所述方法包括，在PCIe主机中：
在PCIe总线初始化阶段期间扫描PCIe设备和函数；
向函数指派地址范围；以及
构建向所述目标函数映射所述地址范围的查找表。
3.根据权利要求1所述的方法，还包括向PCIe端点发送并入了所述请求地址和所述目标函数信息的PCIe读取/写入请求分组。
4.根据任一前述权利要求所述的方法，所述方法包括，在PCIe端点中：
接收来自PCIe主机的读取/写入请求分组；
确定所述请求分组是否包括建议的目标函数数据；以及
如果是的话，验证在所述分组中接收的所述目标函数数据。
5.根据权利要求4所述的方法，其中所述目标函数数据针对于基地址寄存器BAR内容被验证。
6.根据权利要求4所述的方法，其中使用正常保留的头部比特向所述端点传达所述目标函数信息。
7.根据权利要求4所述的方法，其中使用PCIe头部扩展向所述端点传达所述目标函数信息。
8.根据权利要求4所述的方法，其中在数据负载内向所述端点传达所述目标函数信息，所述数据负载在对应的头部中具有指示目标函数信息在所述负载中存在的字段。
9.根据权利要求3所述的方法，其中向所述端点传达所述目标函数信息以代替在分组的末尾处被正常包括的端到端循环冗余校验ECRC元数据。
10.根据权利要求1所述的方法，所述方法包括：
利用所述查找表，向PCIe端点发送地址和建议的目标函数；
在所述PCIe端点利用所述建议的目标函数对接收的所述地址解码；以及
核实建议的目标函数信息。
11.根据权利要求1或10所述的方法，其中使用正常保留的头部比特向所述端点传达所述目标函数信息。
12.根据权利要求1或10所述的方法，其中使用PCIe头部扩展向所述端点传达所述目标函数信息。
13.根据权利要求1或10所述的方法，其中在数据负载内向所述端点传达所述目标函数信息，所述数据负载在对应的头部中具有指示目标函数信息在所述负载中存在的字段。
14.根据权利要求13所述的方法，其中向所述端点传达所述目标函数信息以代替在分组的末尾处被正常包括的端到端循环冗余校验ECRC元数据。
CN201380012163.5A 2012-03-02 2013-02-25 Pci高速地址解码的方法 Active CN104169897B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/411,203 2012-03-02
US13/411,203 US9032102B2 (en) 2012-03-02 2012-03-02 Decode data for fast PCI express multi-function device address decode
PCT/IB2013/051507 WO2013128362A1 (en) 2012-03-02 2013-02-25 Decode data for fast pci express multi-function device address decode

Publications (2)

Publication Number Publication Date
CN104169897A CN104169897A (zh) 2014-11-26
CN104169897B true CN104169897B (zh) 2016-11-16

Family

ID=49043493

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380012163.5A Active CN104169897B (zh) 2012-03-02 2013-02-25 Pci高速地址解码的方法

Country Status (5)

Country Link
US (1) US9032102B2 (zh)
CN (1) CN104169897B (zh)
DE (1) DE112013000808T5 (zh)
GB (1) GB2515928B (zh)
WO (1) WO2013128362A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9563256B2 (en) * 2013-01-04 2017-02-07 Intel Corporation Processor hiding its power-up latency with activation of a root port and quickly sending a downstream cycle
US9286258B2 (en) * 2013-06-14 2016-03-15 National Instruments Corporation Opaque bridge for peripheral component interconnect express bus systems
WO2015099724A1 (en) 2013-12-26 2015-07-02 Intel Corporation Pci express enhancements
US10013385B2 (en) * 2014-11-13 2018-07-03 Cavium, Inc. Programmable validation of transaction requests
US9792245B2 (en) * 2014-12-09 2017-10-17 Avago Technologies General Ip (Singapore) Pte. Ltd. Peripheral component interconnect express (PCIe) devices with efficient memory mapping by remapping a plurality of base address registers (BARs)
US10445018B2 (en) * 2016-09-09 2019-10-15 Toshiba Memory Corporation Switch and memory device
US10846250B2 (en) * 2018-11-12 2020-11-24 Arm Limited Apparatus and method for handling address decoding in a system-on-chip
CN111241602B (zh) * 2018-11-29 2023-05-02 阿里巴巴集团控股有限公司 Fpga的ip核加载方法、装置及电子设备
US11030144B2 (en) * 2018-12-14 2021-06-08 Texas Instruments Incorporated Peripheral component interconnect (PCI) backplane connectivity system on chip (SoC)
CN113886311A (zh) * 2020-07-02 2022-01-04 许继集团有限公司 一种按槽位进行固定pcie总线地址分配的方法及装置
US20210255973A1 (en) * 2020-12-17 2021-08-19 Intel Corporation Stream routing and ide enhancements for pcie

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101681325A (zh) * 2007-06-29 2010-03-24 国际商业机器公司 修改PCI Express封包摘要的设备、系统和方法
US7694047B1 (en) * 2005-02-17 2010-04-06 Qlogic, Corporation Method and system for sharing input/output devices

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4628149B2 (ja) * 2005-03-14 2011-02-09 株式会社エヌ・ティ・ティ・ドコモ アクセス制御装置及びアクセス制御方法
US7890752B2 (en) * 2005-10-31 2011-02-15 Scenera Technologies, Llc Methods, systems, and computer program products for associating an originator of a network packet with the network packet using biometric information
JP4770425B2 (ja) * 2005-11-24 2011-09-14 富士ゼロックス株式会社 保護済み実行プログラムの作成のためのプログラム、方法及び装置
JP4577288B2 (ja) * 2006-09-27 2010-11-10 ソニー株式会社 情報処理装置および方法、プログラム、並びに記録媒体
US7752360B2 (en) * 2007-05-16 2010-07-06 Nuova Systems, Inc. Method and system to map virtual PCIe I/O devices and resources to a standard I/O bus
US20090043921A1 (en) * 2007-08-09 2009-02-12 Protip Roy Method and System for Virtualization and Re-Direction of I/O Connections to Peripheral Devices
US7958298B2 (en) 2008-03-26 2011-06-07 Lsi Corporation System and method for providing address decode and virtual function (VF) migration support in a peripheral component interconnect express (PCIE) multi-root input/output virtualization (IOV) environment
US7849252B2 (en) * 2008-05-30 2010-12-07 Intel Corporation Providing a prefix for a packet header
US8782289B2 (en) * 2008-06-10 2014-07-15 Hewlett-Packard Development Company, L.P. Presenting multi-function devices behind a switch hierarchy as a single function device
JP5434929B2 (ja) 2008-11-13 2014-03-05 日本電気株式会社 Ｉ／ｏバスシステム
JP2010238150A (ja) * 2009-03-31 2010-10-21 Toshiba Corp ＰＣＩＥｘｐｒｅｓｓ通信システム、及びその通信方法
US7934045B2 (en) * 2009-06-09 2011-04-26 International Business Machines Corporation Redundant and fault tolerant control of an I/O enclosure by multiple hosts
US8495252B2 (en) * 2011-01-17 2013-07-23 International Business Machines Corporation Implementing PCI-express memory domains for single root virtualized devices

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7694047B1 (en) * 2005-02-17 2010-04-06 Qlogic, Corporation Method and system for sharing input/output devices
CN101681325A (zh) * 2007-06-29 2010-03-24 国际商业机器公司 修改PCI Express封包摘要的设备、系统和方法

Also Published As

Publication number Publication date
GB201416684D0 (en) 2014-11-05
GB2515928B (en) 2018-08-08
GB2515928A (en) 2015-01-07
CN104169897A (zh) 2014-11-26
US9032102B2 (en) 2015-05-12
DE112013000808T5 (de) 2014-10-09
US20130232279A1 (en) 2013-09-05
WO2013128362A1 (en) 2013-09-06

Similar Documents

Publication Publication Date Title
CN104169897B (zh) Pci高速地址解码的方法
KR20210033996A (ko) 전용 저 레이턴시 링크를 사용한 다수의 하드웨어 가속기에 대한 통합된 어드레스 공간
US11379402B2 (en) Secondary device detection using a synchronous interface
US20230251894A1 (en) Method of executing programmable atomic unit resources within a multi-process system
US20230195348A1 (en) Method of organizing a programmable atomic unit instruction memory
US11693690B2 (en) Method of completing a programmable atomic transaction by ensuring memory locks are cleared
US11740929B2 (en) Registering a custom atomic operation with the operating system
US20230244416A1 (en) Communicating a programmable atomic operator to a memory controller
US10430364B2 (en) Packet forwarding
US7609574B2 (en) Method, apparatus and system for global shared memory using serial optical memory
US11507453B2 (en) Low-latency register error correction
US20220121486A1 (en) Rescheduling a failed memory request in a processor
US11379401B2 (en) Deferred communications over a synchronous interface
US11467845B2 (en) Asynchronous pipeline merging using long vector arbitration
US20220121448A1 (en) Reuse in-flight register data in a processor
US11698791B2 (en) On-demand programmable atomic kernel loading
US11392448B2 (en) Payload parity protection for a synchronous interface
CN116762066A (zh) 多外围设备导出和/或多功能导出
CN114237928A (zh) 容器间通信方法及装置、电子设备、计算机可读存储介质
KR100643815B1 (ko) 링크-기반 컴퓨팅 시스템 내에서의 ｉ/ｏ 구성 메시징
KR102251241B1 (ko) 재구성 가능 프로세서의 레지스터를 제어하는 방법 및 장치와 재구성 가능 프로세서의 레지스터를 제어하는 명령어를 생성하는 방법 및 장치
CN104572172B (zh) 加载无盘计算节点的操作系统的方法和装置
JP5364641B2 (ja) 情報処理装置
CN117421268A (zh) 一种互联系统、设备及网络
CN117978775A (zh) Pci-e非透明桥的地址转换方法、装置、设备及介质

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant