CN104134432B - 一种车载lcd控制装置及方法 - Google Patents
一种车载lcd控制装置及方法 Download PDFInfo
- Publication number
- CN104134432B CN104134432B CN201410380025.9A CN201410380025A CN104134432B CN 104134432 B CN104134432 B CN 104134432B CN 201410380025 A CN201410380025 A CN 201410380025A CN 104134432 B CN104134432 B CN 104134432B
- Authority
- CN
- China
- Prior art keywords
- lcd
- layer
- image
- view data
- avalon bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 38
- 238000002156 mixing Methods 0.000 claims abstract description 41
- 230000008569 process Effects 0.000 claims description 16
- 230000002093 peripheral effect Effects 0.000 claims description 11
- 230000005540 biological transmission Effects 0.000 claims description 8
- 238000012545 processing Methods 0.000 claims description 4
- 235000013399 edible fruits Nutrition 0.000 claims description 3
- 238000013461 design Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- ATHVAWFAEPLPPQ-VRDBWYNSSA-N 1-stearoyl-2-oleoyl-sn-glycero-3-phosphocholine Chemical compound CCCCCCCCCCCCCCCCCC(=O)OC[C@H](COP([O-])(=O)OCC[N+](C)(C)C)OC(=O)CCCCCCC\C=C/CCCCCCCC ATHVAWFAEPLPPQ-VRDBWYNSSA-N 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 239000003086 colorant Substances 0.000 description 2
- 239000004744 fabric Substances 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 244000045947 parasite Species 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Landscapes
- Controls And Circuits For Display Device (AREA)
- Liquid Crystal Display Device Control (AREA)
- Display Devices Of Pinball Game Machines (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
一种车载液晶显示器LCD控制装置，用场可编程门阵列FPGA实现，包括：LCD时序发生模块，用于产生时钟同步信号，向LCD输出；Avalon总线寄存器从机接口，用于由状态寄存器组提供控制信号，以确定整个车载LCD控制装置的工作状态；Avalon总线直接内存存取DMA主机接口，用于根据所述控制信号读取图像数据，发送到图层混合模块；所读取的图像数据中，DMA访问帧缓存的起始地址和读取长度由所述Avalon总线寄存器从机接口的状态寄存器组给定；图层混合模块，用于使用阿尔法混合(Alpha Blending)方法进行多图层的混合，将混合结果输出到LCD。
Description
技术领域
本发明涉及液晶显示器(Liquid Crystal Display，LCD)控制技术领域，尤其涉及一种车载LCD控制装置及方法。
背景技术
液晶显示器件的应用是无孔不入，车用显示器即是如此。虽然它的发展历史并不久远，但其成长势头不容忽视。
典型的图形显示系统一般都是利用标准的特殊应用标准处理器(ASSP)或者定制的特殊应用集成电路(ASIC)作为控制器来构建的。但汽车图形设计师在利用这些器件构建系统时遭遇到了不小的麻烦，其中包括：较短的产品生命周期，基于PC的系统总线接口无法适应新标准和新显示器类型等。上述问题限制了所设计的系统在其他应用中的重用可能性。
发明内容
为了解决上述技术问题，本发明提供了一种车载LCD控制装置及方法，采用FPGA集成设计，总线接口新颖，能够适应多种标准及显示器类型。
一种车载液晶显示器LCD控制装置，用FPGA实现，包括：
LCD时序发生模块，用于产生时钟同步信号，向LCD输出；
Avalon总线寄存器从机接口，用于由状态寄存器组提供控制信号，以确定整个车载LCD控制装置的工作状态；
Avalon总线直接内存存取DMA主机接口，用于根据所述控制信号读取图像数据，发送到图层混合模块；所读取的图像数据中，DMA访问帧缓存的起始地址和读取长度由所述Avalon总线寄存器从机接口的状态寄存器组给定；
图层混合模块，用于使用阿尔法混合(Alpha Blending)方法进行多图层的混合，将混合结果输出到LCD。
优选地，所述Avalon总线寄存器从机接口的从端口的读传输采用具有外设控制等待周期的从端口读传输，所述从端口的写传输采用具有外设控制等待周期的从端口写传输。
优选地，所述Avalon总线DMA主机接口的个数与所要处理的图像的图层数目对应；
所述Avalon总线DMA主机接口是从系统内存的帧缓存中读取数据的只读主端口。
优选地，所述图层混合模块包括调色板和像素引擎，
调色板，用于对Avalon总线DMA主机接口发送的图像数据进行处理，全部或部分图层对应设置有调色板；
像素引擎，用于对Avalon总线DMA主机接口发送的图像数据和/或调色板处理后的图像进行叠加，将叠加后的图像数据向LCD输出。
优选地，所述LCD时序发生模块，还用于设置画中画图像显示的起始位置和终止位置，实现图像的画中画控制。
优选地，所述装置还包括MediaLB协议接口。
优选地，所述像素引擎对多层图像进行叠加时，每一层图像的优先级别不同。
一种车载液晶显示器LCD控制方法，该方法包括：
产生时钟同步信号，向LCD输出；
根据控制信号读取图像数据；
使用阿尔法混合(Alpha Blending)方法对所述图像数据混合，将混合结果输出到LCD。
优选地，还包括：
设置画中画显示的起始位置和终止位置，实现图像的画中画控制。
优选地，所述对所述图像数据混合包括：
全部或部分图层进行调色板处理；
对读取的图像数据和/或调色板处理后的图像进行叠加，将叠加后的图像数据向LCD输出。
本发明以多用途为特质的现场可编程门阵列(Field Programmable GateArray，FPGA)器件加上商用化知识产权(IP)能够实现几乎所有的图形系统功能，包括视频控制器、RISC处理器、显示器接口、总线标准和不同的视频输入标准等，而且这些功能全都可以集成在一个器件上：利用FPGA实现的高集成度实例。该设计无需使用外部MediaLB器件，而是在内部FPGA逻辑中处理MediaLB协议；采用FPGA器件设计的车载图形显示方案减轻了ASSP和ASIC方案所面临的问题；用于FPGA的标准视频和图形IP提供了经测试和经验证的设计，能够方便地集成进图形解决方案。
附图说明
此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1为LCD车载图形控制装置的结构图；
图2为具有主端口和从端口的DMA外设；
图3是本发明的车载LCD控制方法的流程图。
具体实施方式
本实施例提出了一种用FPGA实现的基于多层Alpha Blending(阿尔法混合)的车载LCD控制装置及方法。本实施例采用Alpha Blending的方法进行多图层处理，配合LCD时序发生模块、Avalon总线寄存器从机接口、Avalon总线DMA主机接口以及图层混合模块，从而达到对LCD显示的有效控制，实现图中图的呈现和多图层混合。本实施例克服了传统的车载LCD较短的产品生命周期，基于PC的系统总线接口无法适应新标准和新显示器类型等缺点。
本实施例使用Avalon交换式片上总线(简称Avalon总线)，Avalon总线是由Altera开发的一种专门的用以连接SOPC系统组件的连线技术，主要用于片内处理器与外设以及外设与外设之间的互连。Avalon交换式总线由可编程片上系统(System on a Programmable Chip，SOPC)生成器(Builder)自动生成，每当一个新的组件被添加到系统中或是某个外设的优先级被改变，SOPC Builder就会自动生成一个新的、最佳的Avalon交换式总线。SOPCBuilder为Avalon内部自动生成总线的一种技术，该Avalon交换式总线有基于向导的配置方式；可以并发操作的多主设备；内建地址译码；原始的或动态的位宽可变的外设接口；支持各种模式的Avalon传输；支持具有等待时间的读写传输：跨时钟域电路等特点。
下面将结合附图对本实施例做进一步地详细描述。
本实施例提供的一种车载LCD控制装置，是用FPGA实现的，且基于多层Alpha Blending(阿尔法混合)的，系统组成如图1所示，包括：LCD时序发生模块；Avalon总线寄存器从机接口；Avalon总线DMA主机接口；图层混合模块。其中：
LCD时序发生模块：产生时钟同步信号，向LCD输出；LCD按照时钟同步信号，采取逐个扫描的方式点亮每一个像素点。
Avalon总线寄存器从机接口：由一系列的状态寄存器组成的状态寄存器组提供控制信号，以确定整个车载LCD控制装置的工作状态；其中，从端口的读传输采用具有外设控制等待周期的从端口读传输，从端口的写传输采用具有外设控制等待周期的从端口写传输；
Avalon总线DMA主机接口：在本LCD控制装置中有多个(以5个为例)对SDRAM帧缓存的Avalon总线DMA主机接口，对应5个图层；这5个Avalon总线DMA主机接口都是从系统内存的帧缓存中读取数据的只读主端口。所读取的图像数据中，DMA访问帧缓存的起始地址和读取长度由Avalon总线寄存器从机接口的状态寄存器组给定。各Avalon总线DMA主机接口根据Avalon总线寄存器从机接口的指令，读取相应的图层数据，发送到图层混合模块；
图层混合模块：使用Alpha Blending方法进行多图层的混合，将混合结果输出到LCD；在多层图像叠加中，每一层图像的优先级别不同，屏幕上显示的最外一层的优先级别最高，越往里优先级别越低。当外层为不透明时，对应相同象素点的里面各层图像均不可见；当外层为部分透明时，里面各层依稀可见。
图层混合模块包括调色板和像素引擎，
调色板，用于对Avalon总线DMA主机接口发送的各层的图像数据进行处理，每个图层可以设置一个调色板，在本实施例中，对于最内侧两层没有设置调色板，而是设计为最内侧两层，即层1和层2的图像直接叠加，然后再与其他图层的图像叠加，即层3-5层每层对应一个调色板；
像素引擎，用于对Avalon总线DMA主机接口发送的图像数据和/或调色板处理后的图像进行叠加，本实施例中，首先对层1、层2的图像进行叠加，然后对层1、层2叠加得结果与层3的图像叠加，依此类推，对全部5层叠加后向LCD输出。
本实施例采用的是直接内存存取(Direct Memory Access，DMA)控制原理，所运用到的DMA控制器如图2所示，是基于Nios II系统实现的，NiosII中的DMA控制器包含2个Avalon-MM类型的主控制器端口(读端口和写端口)，一个用于DMA控制Avalon-MM类型的从端口以及内部的一些寄存器构成。图1中的Avalon总线寄存器从机接口即是图2中的DMA控制器的Avalon从控制器端口及寄存器组，而DMA控制器可以有多个主控制器读写端口，在图1中的每个Avalon总线DMA主机接口都是一个独立的Avalon主控制器端口。
优选地，Avalon总线寄存器从机接口还为Nios II处理器提供控制通路，以变更状态寄存器组的控制命令。
优选地，LCD时序发生模块，负责产生LCD的显示时序，包括VSYNC，HSYNC等；还能够通过设置适当的起始位置和终止位置，实现层1到层4的图像的画中画控制。LCD时序发生模块产生正确的时钟同步信号，分为场同步信号和行同步信号；对应LCD显示的像素时钟的计数器和行计数器。
画中画的实现核心是像素时钟的计数器和行计数器，像素时钟的计数器和行计数器可以映射为平面坐标，然后使用层数据有效信号(Act)来判断相应的图层信号是否有效，则可以判定每个坐标点处的层数据是否有效，实现画中画功能。
本实施例的上述装置整体由FPGA实现。
优选地，该装置还提供了MediaLB协议接口，能够进行MediaLB协议通信。
本实施例使用FPGA后，就只需要在FPGA逻辑中处理MediaLB协议，不需要使用专门的MediaLB器件。
本实施例的车载LCD控制方法的流程，如图3所示，包括：
步骤301：产生时钟同步信号，向LCD输出；
LCD时序发生模块产生的时钟同步信号向LCD输出；
步骤302：根据控制信号读取图像数据；
各Avalon总线DMA主机接口根据Avalon总线寄存器从机接口的指令，读取相应的图层数据，发送到图层混合模块；
步骤303：使用Alpha Blending方法对所述图像数据混合，将混合结果输出到LCD。
图层混合模块对相应的图层进行混合叠加，其中，设置有调色板的图层首先进行调色板的相应处理，在输出到像素引擎，由像素引擎将各图层叠加结果输出到LCD显示。
优选地，设置画中画显示的起始位置和终止位置，实现图像的画中画控制。
优选地，对所述图像数据混合包括：
全部或部分图层进行调色板处理；
对读取的图像数据和/或调色板处理后的图像进行叠加，将叠加后的图像数据向LCD输出。
以5个图层要进行阿尔法混合为例，图像信号由6Bits的红、绿、蓝信号构成，这三个颜色分量的阿尔法混合要分开来进行处理。
先把图层1和图层2的数据输入到图层混合模块，图层混合模块对分别其进行红、绿、蓝三种颜色的叠加；再将图层3的数据由调色板进行处理后输入到图层混合模块，由图层混合模块对图层1和图层2混合后的数据、图层3的处理后的数据进行红、绿、蓝三种颜色的叠加；依此类推，最终得到5个图层的阿尔法混合的结果，输出到LCD显示。
本领域普通技术人员可以理解上述方法中的全部或部分步骤可通过程序来指令相关硬件完成，所述程序可以存储于计算机可读存储介质中，如只读存储器、磁盘或光盘等。可选地，上述实施例的全部或部分步骤也可以使用一个或多个集成电路来实现。相应地，上述实施例中的各模块/单元可以采用硬件的形式实现，也可以采用软件功能模块的形式实现。本申请不限制于任何特定形式的硬件和软件的结合。
以上所述，仅为本发明的较佳实例而已，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (8)
1.一种车载液晶显示器LCD控制装置，其特征在于，用现场可编程门阵列FPGA实现，包括：
LCD时序发生模块，用于产生时钟同步信号，向LCD输出；
Avalon总线寄存器从机接口，用于由状态寄存器组提供控制信号，以确定整个车载LCD控制装置的工作状态；
Avalon总线直接内存存取DMA主机接口，用于根据所述控制信号读取图像数据，发送到图层混合模块；所读取的图像数据中，DMA访问帧缓存的起始地址和读取长度由所述Avalon总线寄存器从机接口的状态寄存器组给定；
图层混合模块，用于使用阿尔法混合(Alpha Blending)方法进行多图层的混合，将混合结果输出到LCD；
其中，在多层图像叠加中，每一层图像的优先级别不同，屏幕上显示的最外一层的优先级别最高，越往里优先级别越低；当外层为不透明时，对应相同象素点的里面各层图像均不可见；当外层为部分透明时，里面各层依稀可见；
其中，所述Avalon总线DMA主机接口的个数与所要处理的图像的图层数目对应；
所述装置还包括MediaLB协议接口，在FPGA逻辑中处理MediaLB协议，不需要使用专门的MediaLB器件。
2.如权利要求1所述的装置，其特征在于：
所述Avalon总线寄存器从机接口的从端口的读传输采用具有外设控制等待周期的从端口读传输，所述从端口的写传输采用具有外设控制等待周期的从端口写传输。
3.如权利要求1所述的装置，其特征在于：
所述Avalon总线DMA主机接口是从系统内存的帧缓存中读取数据的只读主端口。
4.如权利要求1所述的装置，其特征在于：
所述图层混合模块包括调色板和像素引擎，
调色板，用于对Avalon总线DMA主机接口发送的图像数据进行处理，全部或部分图层对应设置有调色板；
像素引擎，用于对Avalon总线DMA主机接口发送的图像数据和/或调色板处理后的图像进行叠加，将叠加后的图像数据向LCD输出。
5.如权利要求1所述的装置，其特征在于：
所述LCD时序发生模块，还用于设置画中画图像显示的起始位置和终止位置，实现图像的画中画控制。
6.一种车载液晶显示器LCD控制方法，其特征在于，该方法包括：
产生时钟同步信号，向LCD输出；
根据控制信号读取图像数据；
使用阿尔法混合(Alpha Blending)方法对所述图像数据混合，将混合结果输出到LCD；
Avalon总线寄存器从机接口，由状态寄存器组提供所述控制信号，以确定整个车载LCD控制装置的工作状态；
Avalon总线DMA主机接口的个数与所要处理的图像的图层数目对应；
MediaLB协议接口，在FPGA逻辑中处理MediaLB协议，不需要使用专门的MediaLB器件；
其中，在多层图像叠加中，每一层图像的优先级别不同，屏幕上显示的最外一层的优先级别最高，越往里优先级别越低；当外层为不透明时，对应相同象素点的里面各层图像均不可见；当外层为部分透明时，里面各层依稀可见。
7.如权利要求6所述的方法，其特征在于，还包括：
设置画中画显示的起始位置和终止位置，实现图像的画中画控制。
8.如权利要求6所述的方法，其特征在于，所述对所述图像数据混合包括：
全部或部分图层进行调色板处理；
对读取的图像数据和/或调色板处理后的图像进行叠加，将叠加后的图像数据向LCD输出。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410380025.9A CN104134432B (zh) | 2014-08-04 | 2014-08-04 | 一种车载lcd控制装置及方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410380025.9A CN104134432B (zh) | 2014-08-04 | 2014-08-04 | 一种车载lcd控制装置及方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104134432A CN104134432A (zh) | 2014-11-05 |
| CN104134432B true CN104134432B (zh) | 2016-10-12 |
Family
ID=51807084
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410380025.9A Active CN104134432B (zh) | 2014-08-04 | 2014-08-04 | 一种车载lcd控制装置及方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104134432B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107766021B (zh) * | 2017-09-27 | 2020-12-25 | 芯启源(上海)半导体科技有限公司 | 图像处理方法、设备、显示系统及存储介质 |
| CN110347633B (zh) * | 2019-07-15 | 2021-08-06 | 北京茵沃汽车科技有限公司 | 基于多核的叠加车辆信号状态图标的方法、装置、介质 |
| CN114579071B (zh) * | 2022-02-22 | 2023-04-07 | 珠海昇生微电子有限责任公司 | 一种基于多个jpeg图层的叠加显示电路及其实现方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1719531A (zh) * | 2004-07-06 | 2006-01-11 | 公信电子股份有限公司 | 车用影音处理操作接口及其方法 |
| CN100586768C (zh) * | 2008-06-11 | 2010-02-03 | 武汉光庭汽车电子有限公司 | 智能化全图形汽车仪表的硬件系统架构 |
| KR101573850B1 (ko) * | 2009-06-09 | 2015-12-02 | 삼성전자주식회사 | 마스킹 회로를 포함하는 데이터 처리 시스템과 그 방법 |
| CN103870264A (zh) * | 2012-12-18 | 2014-06-18 | 苏州工业园区新宏博通讯科技有限公司 | 可编程液晶显示模组 |
-
2014
- 2014-08-04 CN CN201410380025.9A patent/CN104134432B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN104134432A (zh) | 2014-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103021378B (zh) | 一种多屏拼接显示装置和方法 | |
| CN101640768B (zh) | 多通道osd视频叠加控制器 | |
| CN104134432B (zh) | 一种车载lcd控制装置及方法 | |
| WO2013099377A1 (ja) | Ａｖ機器 | |
| US10311772B2 (en) | Signal supply circuit and display device | |
| CN103618869B (zh) | 多画面视频拼接方法及装置 | |
| CN109427288A (zh) | 显示屏控制器、显示控制系统及方法 | |
| CN104202506B (zh) | 图像拼接处理器及其图像处理方法 | |
| US20160255315A1 (en) | Digital movie projection system and method | |
| CN102622979A (zh) | 一种lcd控制器及其显示控制方法 | |
| CN104243964A (zh) | 立体led显示控制系统及方法、显示控制卡 | |
| CN107277390A (zh) | 一种基于Zynq多路视频拼接系统 | |
| CN104900204A (zh) | 基于fpga的逻辑画面叠加装置及方法 | |
| CN1964439A (zh) | 屏幕显示混合系统及混合方法 | |
| CN108228074B (zh) | 展示控制方法、展示系统、电子设备和计算机可读介质 | |
| CN202584692U (zh) | 一种lcd控制器 | |
| CN109982004A (zh) | 一种视频点对点拼接系统 | |
| CN105847730A (zh) | 一种视频码流输出的控制及处理方法、芯片、系统 | |
| CN106683636B (zh) | 适用于车载的高清晰度多媒体接口及其应用 | |
| US11024254B2 (en) | Display control system and display apparatus | |
| CN105704408A (zh) | 异步图像实时叠加控制器及其叠加方法 | |
| CN106405386B (zh) | 芯片的测试方法和装置 | |
| CN110286870A (zh) | 输出方法和输出设备 | |
| US9948910B2 (en) | Method of and apparatus for simultaneously displaying video input along with supplementary information | |
| CN104992672A (zh) | Led灯板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |