CN104126131B

CN104126131B - 传感装置、制造方法和检测装置

Info

Publication number: CN104126131B
Application number: CN201380000967.3A
Authority: CN
Inventors: 科伊 B·德; B·德科伊; M·波普
Original assignee: Espros Photonics AG
Current assignee: Espros Photonics AG
Priority date: 2012-01-23
Filing date: 2013-02-28
Publication date: 2016-11-09
Anticipated expiration: 2033-02-28
Also published as: ES2465599T3; WO2013110475A8; US20130187031A1; IL229741A0; HK1183099A1; EP2618180B1; KR20150097379A; US8836924B2; DK2618180T3; CN104126131A; EP2618180A1; WO2013110475A1; IL229741A; KR101638263B1

Abstract

本发明涉及一种传感装置（1），尤其是用于3D相机传感器的飞行时间（ToF）和/或CCD传感装置，所述传感装置包括至少一个模拟和一个数字电路组件，以及用于将所述模拟电路组件的模拟信号转换为所述数字电路组件（2）的数字信号以及执行逆转换的一个A‑D转换器（8），其中所述模拟电路组件和所述数字电路组件分别包括至少一个用于以电子方式实现功能的模块，以及其中所述模拟电路组件的所述模块之一被设计为用于检测光辐射的传感单元（3），所述数字电路组件的所述模块之一被设计为用于处理数字信号的信号处理单元。为了促进到基于应用的传感单元的改进型集成，包括所述A‑D转换器的电路组件作为集成电路集成在芯片中，并且所述芯片被使用1‑poly技术制造为半导体结构。

Description

传感装置、制造方法和检测装置

技术领域

本发明涉及传感装置，尤其是指根据权利要求1的前序部分的3D相机传感器的飞行时间（ToF）和/或CCD传感装置，根据权利要求12的前序部分的用于制造传感装置的方法，以及根据权利要求15的前序部分的检测装置。

背景技术

尽管一方面芯片设计朝着前所未有的微型化大方向发展，但是另一方面，许多芯片和光电子传感装置只能用于非常有限的用途，在某些实例中，必须以复杂的方式实现，其中在相机或其它传感设备中提供某些外围设备。具体而言，由于相应的传感设备太大，太复杂，可能出现困难，但是对于应用相关的要求，还经常缺乏必要的鲁棒性。

发明内容

本发明的目的是提供一种传感装置和一种用于制造传感装置的方法，以便实现到基于应用的传感设备或检测装置的改进型集成。

从具有介绍中提到的类型的传感装置、用于制造该传感装置的方法以及检测装置开始，通过权利要求1、权利要求12和权利要求15中的独特特征实现该目的。

通过从属权利要求中所述的测量，可实现本发明的有利实施例和发展。

因此，根据本发明的传感装置的特征在于包括模拟/数字转换器的电路组件作为集成电路集成在芯片中，其中所述芯片使用1-poly技术制造。

根据本发明的传感装置，尤其是用于3D相机传感器的飞行时间（ToF）和/或CCD（电荷耦合器件）传感装置。典型的工业应用例如包括提供大门监控装置、门禁系统等。本发明可提供所谓的片上系统（SoC）以对3D区域进行基于像素的检测，该系统尤其还适合于工业应用。传感装置可以充当3D相机的主要元件，也就是说充当3D相机传感器，其中优选地体现为飞行时间或CCD传感装置。

根据本发明的传感装置包括至少一个模拟电路和数字电路组件，以及用于将所述模拟电路组件的模拟信号转换为所述数字电路组件的数字信号以及执行逆转换的模拟/数字转换器。这两种类型的电路组件，即模拟和数字电路组件分别包括以电子方式实现功能（例如，数据处理、数据存储、驱动器功能、相位调整、放大等）的所谓模块。在根据本发明的传感装置实例中，所述模拟电路组件的一个模块体现为用于检测电磁辐射（尤其是IR辐射）的传感设备。优选地考虑光或光电传感技术（例如，在可见范围（波长接近40nm-800nm）、紫外（UV）或IR范围）领域的应用。红外辐射（IR辐射）检测经常可精确地包含在监控系统实例中。因此，模拟电路组件的模块的一个重要功能主要是在实际传感器（ToF传感器、CCD）中发生的影响或传输自由电荷载流子（自由电荷处理）。

此外，所述数字电路组件的至少一个模块体现为用于处理数字信号的信号处理设备，用于信号处理的所谓的数字域。所述数字电路组件的其它模块可实现的进一步的功能例如包含相位调制、相移的测量和调节，前提是需要这些功能来实现例如飞行时间测量。

借助传感装置集成到单个芯片中，从而提供片上系统解决方案的措施，根据本发明的传感装置可以非常好地集成到各种传感器、传感装置、相机、监控装置等中。除了集成所实现的用户友好性之外，根据本发明的装置还可以另外提供成本优势，因为有时昂贵的个别功能模块已经集成到一个芯片中。具体而言，根据本发明的传感装置或根据本发明的片上系统提供了特别的空间节省，通过此节省，集成到各种应用系统的可能性也额外地增大。

因此，根据本发明的采取片上系统形式的传感装置允许集成对传感器非常重要的所有功能的模块，这样，可以非常有利地将模块集成到各种系统中。因此，作为实例，使用根据本发明的传感装置的检测装置可以相对于各种范围的应用相关的要求（环境光、具有不同光学性质（例如，反射率）的对象的检测）实现特殊的鲁棒性。

根据本发明的传感装置或根据本发明的片上系统使用1-poly技术（英语：single-polysilicon technology，单层多晶硅技术）制造。因此避免了层叠的双层结构（2-poly），这样，构造一般变得更平坦，另外复杂性也在降低。整个芯片（尤其是CCD）可以相应地使用根据本发明的1-poly技术制造。CCD芯片通常使用2-poly技术制造。

特别优选地，在芯片上集成用于存储配置参数的非易失性存储器，尤其是EEPROM（电可擦除可编程只读存储器）。这样可实现完全集成片上系统的关键步骤，该集成片上系统不仅具有紧凑且省空间的设计，而且本身还可以接着顺利地集成到传感器和测量装置中。此外，与传统传感装置相比，根据本发明的此类完全集成的变型的鲁棒性明显增加。

在本发明的一个有利发展中，EEPROM可以体现为FGFET（浮栅场效应晶体管）。此类FGFET结构具有单独的源端和漏端，此外还具有控制端，也称为控制栅。被指定为浮栅的区域位于控制栅的区域中。电荷可以永久地“存储”在所述浮栅区域中。根据所述浮栅区域的电荷状态，所述源-漏路径处于高阻抗或低阻抗上。例如，可使用此差别对将要存储的信息进行编码。

然后，对应的FGFET同样体现为1-ploy结构。因此，所述控制栅不体现为其中所述浮栅位于所述控制栅下面、所述浮栅通过栅氧化物与体材料的其余部分分离的双层结构，而是所述浮栅体现为也在从源端到漏端的区域上延伸的层。此时，所述控制栅的区域可以通过进一步的场氧化物区域与所述源-漏路径的区域分离。所述控制栅可以布置在所述源-漏路径外部的体结构中。

由于所述浮栅不形成其中所述控制栅采用1-poly设计的层叠结构，因此，所述栅结构具体还可以包括采取掩埋层形式的控制栅（掩埋控制栅），该控制栅布置在半导体本身的体材料中（实施例：例如，ETOX、FLOTOX）。此外，在这个所提出的设计中，还可以节省氧化物层的材料，这些氧化物层在2-poly结构中用于实现绝缘。

在本发明的一个优选实施例中，在所述模拟电路组件中形成亚标称间隙，而亚标称线在所述数字电路组件中制造。术语“亚标称（subnominal）”表示低于临界尺寸，即，低于最小的可直接生产的特征尺寸。所谓的双亚标称蚀刻法充当所述线和间隙的制造方法，所述蚀刻法可以制造使用传统蚀刻法无法实现的特别窄的结构及其关联掩模。通过此方法，可以制造低于最小临界尺寸的结构，此结构通常针对掩模步骤实现。在诸如EEPROM或CCD之类的半导体结构元件实例中，这些窄结构可以通过场影响电荷载流子包（），因为可以相应地使距离变小，而无需结构重叠或类似的措施。因此，此制造方法尤其适合于制造尽可能小的结构，诸如在CCD实例中通常需要的结构，例如为了实现栅结构之间最小的可能距离。

所述数字电路组件可以相应地包括窄线，也就是说，例如，对于短晶体管，为了实现这些晶体管密集包装，从而为了能够在信号处理中获取高性能。

此外，所述模拟电路组件需要窄间隙以通过场影响和传输自由电荷载流子，以及检测电荷包（所谓的自由电荷处理）。

与之相对，由于相对于高压的容限，所述模拟/数字转换器优选具有宽线。

相对于传感装置的半导体结构的构造，一般还可以构想通过所谓的保护环分离所述模拟和数字电路组件。此类保护环为围绕要划界的半导体结构区域的高掺杂环形结构，使得由此可以降低寄生电阻，另一方面，接着可以通过保护环拦截杂散电荷载流子。此外，可以防止待屏蔽半导体结构由于寄生效应被驱动。而且，各个模块也可以通过保护环分离。

根据本发明，一系列模块可以集成在芯片上。而且，在一个示例性实施例中，数字电路组件可以包括至少一个以下模块（位于用于信号处理的数字域、A/D转换器和非易失性存储器旁边）：

-用于控制相移的装置，尤其是DLL（延迟锁定环），

-定时器谐振电路，尤其是PLL（锁相环）。

此外，所述模拟电路组件可以包括至少一个以下模块（位于传感器和用于所谓的自由电荷处理的模块旁边）：

-与用于传输诱发的自由电荷载流子的结构一起检测辐射的传感器，

-放大器，

-调压器，

-电压转换器，

-温度传感器。

在本发明的一个特别优选的实施例中，在根据本发明的作为完全集成的片上系统的传感装置上，可以将以下模拟和数字模块集成在一起：用于光学检测、电压供应或电压调节的TOF像素矩阵、用于相应配置的非易失性存储器、用于通过传感装置进行自动照明的LED驱动器或LED控制器、用于通信的数字SPI接口、A/D转换器、PLL和进一步的数据处理电子组件或可用于易失性数据存储的电子组件。

DLL例如可以独立地测量和调节LED与LED驱动器之间的相移。通过相应的定时器谐振电路（PLL）稳定定时器。

用于辐射检测的传感器例如是体现为CCD并通过场影响和传输辐射诱发的自由电荷载流子的像素矩阵。接着可以提供温度传感器以执行整个传感装置的温漂校正，其中，作为实例，作为配置参数存储在EEPROM中的相应调校数据用于此目的。由于所有这些模块可以组合在单个片上系统中，因此另外可以节省昂贵且占空间的外围组件，例如用于处理逻辑的FPGA（现场可编程门阵列）、A/D转换器、用于电源供应的组件等。

所述数字电路组件一般可以在CMOS工艺（互补金属氧化物半导体）中制造。

在这种情况下，针对根据本发明的传感装置提出特定的CMOS工艺，所述CMOS工艺的特征在于通过与标准的CMOS方法比较，具有某些优点，尤其是在红外线检测区域中。商用的标准CIS传感器（“CMOS图像传感器”的缩写）包括所谓的针扎光电二极管，其光敏检测区域仅包括几微米的厚度，也就是说，小于在硅中波长为850纳米的光的吸收长度，即，吸收长度接近13微米。现在提出的CMOS组件中的高量子效率首先可通过来自后侧的组件的照明（后侧照明）以及检测中形成的电荷载流子的极短检测时间实现。

CCD传感器例如可以构造为以下结构：用于光子检测的半导体结构包括由具有第一掺杂的半导体材料构成的衬底、施加到所述衬底正面的接触区域、由具有第二掺杂的半导体材料构成的偏压层，该层位于所述衬底的背面，与所述接触区域具有一定距离，其中所述接触区域至少部分地与所述偏压层相对，以便在横向上具有重叠区域，该结构还包括保护环，其布置在所述衬底的所述正面上并围绕所述接触区域，其中可以在所述接触区域与所述保护环之间施加反向电压，这是因为所述重叠区域具有横向伸展，总计等于所述接触区域与所述偏压层之间所述距离的至少四分之一。由于存在此紧密的关系，所述体材料中的电位不仅可以受到施加到所述接触区域的电位的影响，而且还会受到所述偏压层的电位的影响。出现电位沟道，这是所述接触区域与相对设置的所述偏压层之间的导电沟道。可使用浮区熔法（区熔硅）获取传感装置的体材料。此材料的特征在于具有极低的缺陷以及特殊的均质性。导电率从数百欧姆×厘米（Ωcm）到数千欧姆×厘米（kΩcm）。根据本发明的装置或对应的实施例，借助这些测量，不仅可以具有特别好的检测性，而且这些测量还允许传感装置适合于各种条件，例如受环境光以及待检测对象（而且可以移动）的各种光学性质的影响。

基于它们不同的功能，在本发明的一个示例性实施例中，所述电路组件或所述电路组件的各个模块可以针对不同的电压而设计。所述模拟电路组件模块的一个功能包括检测和影响电荷包（自由电荷处理）。对应的检测模块例如是TOP传感器的一部分。所述模拟电路组件的进一步的模块尤其具有以下功能：电压调节和电压转换、温度检测、为抑制背景噪声而执行的放大，具有发光二极管驱动功能的模块等。因此，所述模拟电路组件的所述模块可以有利地针对高于所述数字电路组件的电压的电压进行设计。

所述模拟和数字电路组件包括半导体组件，其中使用氧化物层实现电绝缘。其一个实例例如为栅氧化物，所述栅氧化物例如在晶体管中使栅极与所述体材料的其余部分分离或隔离。此外，可以存在其它氧化物层，例如场氧化物层或其它中间氧化物层。因此，在模拟电路组件实例中，为了能够避免电压击穿，优选地在本发明的一个发展中，所述模拟电路组件的氧化物层体现为厚于所述数字电路组件的氧化物层。所述EEPROM的栅氧化物的厚度可选择为小于所述模拟电路组件的模块的栅氧化物层的厚度，但是大于所述数字电路组件（例如，数字域）的模块的所述栅氧化物层的厚度。优选地，所述模拟电路组件的栅氧化物层的厚度为9nm到15nm，所述EEPROM的栅氧化物层的厚度为6nm到10nm，并且剩下的数字电路组件的栅氧化物层的厚度为1.5nm到3nm（其中，nm是纳米的简写）。

此外，相应地提出了根据本发明的用于制造传感装置的方法。具体而言，所述制造方法的至少一部分可以包括200nm CMOS制造方法。这包括首先在半导体制造中建立的制造方法，但是为了实现其精确性，仍需要允许相对具有经济效益的生产。

在本发明的一个特别优选的发展中，通过双亚标称蚀刻法制造所述半导体组件中的所述间隙和线，这样便可制造使用传统蚀刻法及其关联的掩模无法实现的非常窄的结构。此生产措施尤其可以提供根据本发明的作为完全集成片上系统的传感装置。

根据本发明的检测装置的特征在于提供了根据本发明的传感装置。所述检测装置例如可以用作监控设备，监控活动元件（例如，大门或门）的活动。此时，目的是避免与对象发生碰撞，例如，如果有人侵入门隙，可能被挫伤或其它物品被夹住，这种情况下，门的驱动过程可能导致伤害。

根据本发明的芯片例如可以焊接到印刷电路板上。所述印刷电路板例如可以配备电压源。如果需要自动照明，则所述印刷电路板还可以在适当的情况下携带光源，例如发光二极管。一般可以构想在各种传感设备中使用传感装置。

附图说明

本发明的示例性实施例在附图中示出并且在下面进行更全面的介绍，显示进一步的细节和优点。

具体而言，在附图中：

图1示出根据本发明的传感装置（SoC）的示意图；

图2示出根据本发明的传感装置与PCB的组合的示意图；

图3示出商用的2-poly闪存单元（EEPROM）；

图4示出从2-poly闪存单元（EEPROM）转换为单层多晶硅闪存单元的示意图（概念图）；

图5示出1-poly EEPROM的示意图；

图6至17基于示意性截面图示出衬底上特征尺寸小于临界尺寸的半导体组件的双亚标称蚀刻方法的顺序；

图18至29示出根据图6至17的蚀刻法的变型。

具体实施方式

图1示出根据本发明的传感装置1的平面视图的示意图，该传感装置体现为完全集成的片上系统。如图1所示，整个芯片1大小为2.55mm×2.55mm（其中，mm是毫米的缩写）。具体而言，仅示出布置基本模块的区域；图1省略了总之以附图的尺寸显示特定细节具有一定难度的其它电子元件、导电带等。示意性示出的组件安装平面尤其示出以下模块和电路组件，即用于信号处理的数字域2、用于检测的像素矩阵3、电压转换器（充电泵）4、发光二极管（LED）5的驱动器、用于存储配置参数的EEPROM6，同时包括谐振电路（PLL，锁相环）和用于测量和调节LED与LED驱动器之间相移的装置（DLL，延迟锁定环）的模块7。

此外，还示出了具有模拟和数字电路组件元素的模块，即，A/D转换器8。此外，还示出了接触区域9。在图1中示出的、并使用1层多晶硅技术制造的片上系统1是本发明特别优选的实施例。为实现监控目的，像素矩阵可以包括8×8像素。每个像素可以独立于其他像素操作。此外，每个像素逐个具有两个输出通道，其可被读取和分析以判定相对于发射光相位的相对相位偏移。在监视传感器的实例中，基本足以测量各个距离，因此足以形成整个像素呈现的平均值及其读取信息。各个像素还可以被不同地加权。

对于所示的芯片1的实施例，可提供8.5V电压的单独电压源便够用了，因为进一步所需的电压通过集成的电压转换器提供。由于传感器通过自动照明执行操作，也就是说本身具有用于检测目的的光源，因此，在本实例中，一般需要1到3个LED作为照明装置。例如可通过PWM（脉宽调制）或通过SPI寄存器读出距离。寄存器的命令和设置可以通过SPI协议实现。

使用CCD结构尤其可使得电荷载流子包可以在短时间内被影响或检测到。这对于TOF传感器的使用尤其重要，因为后者通常必须在几纳秒的范围中进行检测。基本上，在这种情况下记录和测量对LED的短发射光脉冲的响应。传感器芯片1另外还可以针对具有不同反射率的物品执行距离测量。此时，距离通常从几厘米到几米。

图2示出包括作为芯片11的传感装置的传感电路10的示意图，该芯片被施加到印刷电路板12（PCB）上。为实现接触连接，芯片11直接焊接在印刷电路板12上。为实现接触连接，印刷电路板12上可具有所谓的衬垫13。所述衬垫13或触点产生与进一步的导电带的连接。芯片11通过焊料球14安装在衬垫13上。在传感器区域中，从传感器的后侧对芯片11照明。在该实例中，入射光子15首先撞击具有滤波材料和微透镜的层16。接着，体材料17位于层16之下，此体材料基本由区熔硅（float-zone silicon）组成。此外，用于检测的电子电路18位于传感器的朝着印刷电路板12的无照明侧（实际上是半导体组件的“正面”）。体材料17中的入射光子15进入的区域作为完全耗尽区存在。接着，光子15在体材料17中产生电荷载流子19，所述电荷载流子接着被传感器的电路18检测到。

光电检测器的量子效率通常取决于以下四个因素：

-体材料（即，硅）的吸收性质；

-非感光层（non-sensitive layer）的厚度，在此非感光层中，所产生的电荷载流子短暂复合时间占主导地位（这些复合时间尤其是短波长UV范围的限制因素）；

-耗尽区的厚度，这意味着在长波范围截止；

-表面的反射性质。

尤其是在监控范围应用中，经常使用在红外范围中的检测。例如，通过针对超薄非感光层优化背面上的后处理，可以实现UV范围中的改进。在UV范围中，硅中的吸收长度仅为几纳米。但是，一般而言，此类优化步骤与所用的CMOS工艺无关。同一优化应用于检测端（半导体结构背面）的表面性质，即，具体应用于检测窗口的反射率。图2所示的传感器的优点具体为，大型区域一般可作为从后侧照明的结果。区熔硅用作体材料或基本组分。在模拟电路组件中，可以采用大小最高达12V的量级的电压。

所提出的传感装置在520nm到900nm的波长范围内实现超过80%的量子效率。此时，时间精度甚至处于子纳秒范围内。传感装置可以通过每秒最多100帧的速度执行操作。

在一个当前实施例中，整个传感器与印刷电路板的整体大小为17mm×28mm，这种情况已经包括电压源、控制器和两个自动照明LED。因此，传感器特别适合于监控范围的应用，以便可以使用不显眼的小型监控传感器。

而且，传感装置的能耗比较低。有关能耗的特别重要的因素是通过TOF传感器测量距离时使用的自动照明。如果选择非常弱的照明，则有时对距离测量的精确性产生不利影响。在本实施例中，每像素仅30FJ（飞焦）的能量足以产生近100,000个电子的信号，因此在850nm入射光波长上实现80%的量子效率。总之，一般仅在50%的所需集成时间内需要打开LED。

TOF传感器精确的特征在于可减小环境光（例如，阳光）产生的背景。这首先可以实现特别精确的测量，而且接着可以降低能耗，因为一般所选择的自动照明较弱。

图3至5示出采取EEPROM20形式的非易失性存储器。EEPROM20在图3中首先使用2-poly技术制造。半导体结构具有源端S、漏端D和作为控制端的控制栅CG。由多晶硅构成的双层结构包括在栅区中，控制栅CG与在其下面层叠的所谓浮栅FG的接触连接。所述浮栅FG用于存储电荷，从而存储信息。在本实例中，栅结构位于体材料（此处为：p型衬底）21上。浮栅FG通过栅氧化物22与体材料21分离。在边缘区域，存储单元被所谓的场氧化物23隔离。此外，提供了隧道氧化物。要存储在浮栅FG中的电荷通过隧道效应而被影响。源区端子S和漏区端子D分别体现为高掺杂（n+）层N+（n：负掺杂，“+”表示高掺杂）。

图4示出如何从概念上实现从2-poly结构转换为1-poly结构。双层结构就像在浮栅FG的区域中“未解开”，并且“折叠到一边”。另外，图4中的假想结构一般对应于图3中的结构。

图5最终示出EEPROM25的1-poly结构。该闪存单元不再具有双层结构。作为掩埋高掺杂（n+）层的控制栅（掩埋控制栅）经由场氧化物23位于源漏路径S-D外部。控制栅CG位于栅氧化物下面，最后，浮栅FG接着布置在栅氧化物上面。通过驱动控制栅CG，最终影响浮栅FG，浮栅就其本身而言确保源漏路径S-D改变其电阻。可以相应地对将要存储的信息进行编码。

双亚标称蚀刻：

这涉及在衬底上制造半导体组件的方法，包括光刻图案化步骤，在此方法中，在衬底上，施加待图案化的第一层，然后施加第二层，充当待图案化的第一层的掩模层。此外，施加充当第二层的掩模的第三层，并且针对第二层连续执行至少两个光刻图案化处理，其中，在一个图案化处理期间，在制造由光敏层制成的结构以提供第三层上图案化处理用的掩模层之后，在第三层的图案化边缘上形成正坡度角，其结果是，在给出第三层的厚度h的情况下，保持自由的结构在尺寸上减小了值D=2*h/tanα，并且其中，在另一图案化处理期间，在制造由光敏层制成的结构以提供第三层上图案化处理用的掩模层之后，在第三层的图案化边缘上形成负坡度角，在给出第三层的厚度h的情况下，保持自由的结构在尺寸上减小了值W=2*h/tanβ，其中第二层根据相应地图案化的第三层进行图案化。

起点例如为由硅构成的晶片100，其具有掺杂区101，蚀刻结构102，其例如用作晶体管的有源区，其中蚀刻结构之间的间隙在诸如STI（浅沟槽隔离）或LOCOS（局部硅氧化）之类的处理当中利用绝缘材料填充。可以在晶片100上施加充当晶体管结构的电介质的电介质103。最后，该绝缘层之后是由多晶硅构成的层，例如在下面用于制造晶体管的栅极的层，其厚度例如为200nm。多晶硅层的附图标记为200（请参见图6）。

之后将绝缘层，尤其是硅氧化物层300施加到层200上。该层的化学性质应该不同于下面的层200的化学性质，并且其厚度例如为50nm。这样，在图案化之后，该层可被用作图案化下面的层用的掩模。

在其上面施加叠层400，该叠层可由不同的层组成，例如，由防反射涂层401和光阻层402组成（请参见图7）。

对光阻层进行图案化以获取下面的层401用的第一掩模。此时，在光阻层中仅实现这样的结构：要通过其产生小于临界尺寸的间隙宽度。更别提此掩模步骤还可用于制造大于最小结构的结构。此外，在此掩模步骤中可能出现相对于其临界尺寸而言具有最小线尺寸的结构。一般而言，最小特征尺寸的标准在光刻处理期间编制。当在最小的可能特征尺寸区域中，在光刻处理之后接着执行图案化步骤，导致可能出现小于最小特征尺寸的特征尺寸。

最终保留具有开口403的图案化光阻层402（请参见图8）。然后使用该图案化的光阻层对层401进行图案化。优选的蚀刻步骤优选以正坡度角出现在层401中结构边缘处的方式发生。这样在层401中形成开口420，所述开口基本具有恒定偏移D=2*h/tanα，其中h为层401的厚度。角度α根据定义为由层401的斜边界和晶片的平面形成的角度。这表示角度α>90°对应于正坡度角，其中出现尺寸减小的开口420，而当角度α<90°时，存在负坡度角，其中出现尺寸增加的开口。在图9中，开口420在该步骤中以任何速度减小。坡度角为正（请参见图9）。

下面的层300（掩模层）使用图案化层401进行图案化。这导致层300中出现这样的结构320（开口）：所述结构对应于层401中处于其层底的开口420（请参见图10和图11）。在图11中，层402和401分别在下一处理步骤之前被完全去除。

根据图12，分别施加层411和412，其中层411对应于层401，层412对应于层402。层412是光阻层，其根据这样的结构进行图案化：要实现的线宽度小于根据临界尺寸仍可能的线宽度（请参见图13）。可以在图13中看到线430。这些线430大于或等于使用光刻可能性的最小线宽度。

使用具有线430的图案化层412，以出现负坡度角的方式对下面的层411进行图案化。结果，剩余的线430分别尺寸减小了坡度角范围，也就是说，该线减小了值W=2*h/tanβ，其中β是衬底表面与向内倾斜的边之间的角度（请参见图14和图15）。

使用层411中的图案化线430，重新图案化底层300，其中位于过渡到层300的底边上的线宽度转移到底层300。出现小于光刻线宽度的亚标称线结构。

接着，完全去除层412和411，并且使用图案化层300执行更新的图案化操作。

层300现在在预定位置上包含与临界尺寸比较的亚标称间隙宽度和亚标称线宽度。当然，层300可以包含较大的结构，还可包含对应于临界尺寸的结构。

使用图案化层300，对下面的层200进行图案化，通过该层制造晶体管的栅极。

接着可以去除层300以留下具有亚标称间隙220和亚标称线230的图案化多晶硅层（比较图17）。

可以接着执行传统CMOS工艺。

为了使用最小结构，接下来应该避免在亚标称间隙宽度的区域中形成源/漏区。

在根据图18至29的蚀刻法变型中，采用与根据图6至17的方法中的层相同的层，为此，针对层和结构使用相同的附图标记。根据图6至17的制造方法与根据图18至29的制造方法的不同之处在于处理顺序和层顺序。图18至图21所示的制造方法对应于图6至9中的制造方法。但是，与根据图6至17的方法相比，在形成开口420之后，下面的掩模层300不通过图案化层401进行图案化，而是完全去除光阻层402（请参见图22）并且施加更新的光阻层（412）。像根据图1至12的方法中那样，层412根据这样的结构进行图案化：要实现的线宽度小于根据临界尺寸在光刻方面仍可能的线宽度。可以在图24中看到线430。这些线430大于或等于使用光刻可能性的最小线宽度。

使用具有线430的图案化层412，以出现负坡度角的方式对下面的层400进行图案化。结果，剩余的线430分别尺寸减小了坡度角范围（请参见图25）。接着去除光阻层412（请参见图26），剩下图案化层401，该层用于对下面的层300（掩模层）进行图案化。根据分别位于层底的开口宽度和线宽度，这些尺寸在图案化处理中转移到层300，具体是指在单个图案化步骤中进行转移，而双图案化步骤在根据图6至17的方法中针对层300采用。

可以在图22中看到图案化层300。根据图23和24的进一步的处理顺序然后再次对应于根据图16和17的处理顺序。

附图标记列表

1 片上系统

2 数字域

3 像素矩阵

4 电压转换器

5 LED驱动器

6 EEPROM

7 PLL/DLL模块

8 A/D转换器

9 接触区域

10 传感器电路

11 芯片

12 印刷电路板

13 衬垫

14 焊料球

15 光

16 具有微透镜的滤波层

17 体材料

18 电子电路

19 电荷载流子

20 2-poly EEPROM

21 P型衬底

22 栅氧化物

23 场氧化物

24 隧道氧化物

25 1-poly EEPROM

100 晶片

101 掺杂区

102 结构

103 电介质

200 多晶硅

220 亚标称间隙

230 亚标称线

300 掩模层

320 结构

400 叠层

401 BARC层

402 光阻

403 开口

411 BARC层

412 光阻层

420 开口

430 线

CG 控制栅

D 漏端

FG 浮栅

N+ （n+）层

S 源端

Claims

1.传感装置(1，11)，所述传感装置包括至少一个模拟和一个数字电路组件，以及用于将所述模拟电路组件的模拟信号转换为所述数字电路组件(2)的数字信号以及将所述数字电路组件(2)的数字信号转换为所述模拟电路组件的模拟信号的模拟/数字转换器(8)，其中所述模拟电路组件和所述数字电路组件分别包括至少一个用于以电子方式实现功能的模块，以及其中所述模拟电路组件的所述模块之一体现为用于检测电磁辐射的传感器件(3)，所述数字电路组件的所述模块之一体现为用于处理数字信号的信号处理设备，所述传感装置的特征在于包括所述模拟/数字转换器的电路组件作为集成电路集成在芯片中，并且所述芯片被使用1-poly技术制造为半导体结构。

2.根据权利要求1的传感装置，其特征在于所述数字电路组件的所述模块中的至少一个体现为非易失性存储器，具体体现为用于存储配置参数的EEPROM(6，25)(电可擦除可编程只读存储器)。

3.根据上述权利要求中任一项的传感装置，其特征在于所述数字电路组件被使用CMOS技术制造。

4.根据权利要求2的传感装置，其特征在于所述EEPROM(6，25)体现为FGFET(浮栅场效应晶体管)。

5.根据权利要求4的传感装置，其特征在于所述FGFET包括具有掩埋层的控制栅结构(掩埋控制栅)。

6.根据权利要求1或2的传感装置，其特征在于在所述模拟电路组件中形成亚标称间隙和/或在所述数字电路组件中形成亚标称线。

7.根据权利要求1或2的传感装置，其特征在于所述数字电路组件包括以下模块中的至少一个：

-用于控制相移的装置，

-定时器谐振电路。

8.根据权利要求1或2的传感装置，其特征在于所述模拟电路组件包括以下模块中的至少一个：

-放大器，

-调压器，

-电压转换器(4)，

-用于检测和校正温漂(temperaturbedingter Drift)的温度传感器。

9.根据权利要求1或2的传感装置，其特征在于与所述数字电路组件相比，所述模拟电路组件针对更高的电压进行设计。

10.根据权利要求1或2的传感装置，其特征在于所述模拟和数字电路组件包括半导体组件，所述半导体组件具有用于电绝缘的氧化物层，其中所述模拟电路组件的氧化物层中的至少一个体现为厚于所述数字电路组件的氧化物层中的至少一个。

11.根据权利要求2的传感装置，其特征在于所述模拟电路组件的栅氧化物层的厚度为9纳米到15纳米，所述EEPROM的栅氧化物层的厚度为6纳米到10纳米，以及剩下的所述数字电路组件的栅氧化物层的厚度为1.5纳米到3纳米。

12.根据权利要求1的传感装置，其特征在于所述传感装置是用于3D相机传感器的飞行时间(ToF)和/或CCD传感装置。

13.根据权利要求7的传感装置，其特征在于所述用于控制相移的装置是DLL(延迟锁定环)。

14.根据权利要求7的传感装置，其特征在于所述定时器谐振电路是PLL(锁相环)。

15.根据权利要求10的传感装置，其特征在于所述半导体组件具有栅氧化物层。

16.一种用于制造根据上述权利要求中任一项的传感装置的方法。

17.根据权利要求16的方法，其特征在于所述方法的至少一部分包括200nm CMOS制造方法。

18.根据权利要求16或17的方法，其特征在于通过双亚标称蚀刻法制造亚标称间隙和/或亚标称线。

19.检测装置(10)，所述检测装置的特征在于提供根据权利要求1-15中任一项的传感装置来检测对象。

20.根据权利要求19的检测装置，其特征在于所述检测装置是用于监控活动元件的活动以防止与对象发生不希望的碰撞的监控装置。