CN104112111A - 一种磁条卡解码电路及方法 - Google Patents

Abstract

本发明提供一种磁条卡解码电路及方法，其中解码电路包括磁头、信号放大单元、滤波单元、峰值检测单元和数字输出单元，所述磁头与信号放大单元连接，所述信号放大单元与滤波单元连接，所述滤波单元与峰值检测单元连接，所述峰值检测单元与数字输出单元连接。本发明通过信号放大单元对输入的信号进行适当放大后使用滤波单元进行滤波，滤除干扰信号，有利于峰值检测单元对信号的检测，具有较高的解码成功率，数字输出单元直接输出磁条卡数字信号，方便后级处理器的信号处理。

Description

一种磁条卡解码电路及方法

技术领域

本发明涉及磁条卡信号的解码技术领域，尤其涉及一种基于峰值检测的磁条卡解码电路及方法。

背景技术

现有的磁条卡解码电路一般采用如下方式：1、如中国专利文献，申请号为201310586193.9，名称为“基于AD采样的磁条卡解码电路”的专利，主要是采用磁头信号、信号放大、ADC电路后进行CPU解码，该方案电路简单，问题是需要消耗大量的CPU资源，快速刷卡成功率比较低。2、采用分立器件的方案，采用两级的运算放大器方案，电路成本高，比较占PCB的板面积，刷卡成功率不高。

发明内容

本发明要解决的技术问题，在于提供一种磁条卡解码电路及方法，解决磁条卡解码成功率不高的问题。

本发明是这样实现的：

一种磁条卡解码电路，包括磁头、信号放大单元、滤波单元、峰值检测单元和数字输出单元，所述磁头与信号放大单元连接，所述信号放大单元与滤波单元连接，所述滤波单元与峰值检测单元连接，所述峰值检测单元与数字输出单元连接，其中：

所述峰值检测单元用于检测滤波单元输入的信号的峰值和谷值，并输出峰值到谷值的时间参数和谷值到峰值的时间参数；

所述数字输出单元用于将峰值检测单元输出的时间参数转换为时间参数的占空比信号并输出。

进一步地，所述的滤波单元为低通滤波单元。

进一步地，所述的信号放大单元为自动增益信号放大单元。

进一步地，所述自动增益信号放大单元包括可调增益放大器和自动增益控制器，所述可调增益放大器与自动增益控制器连接，所述磁头与可调增益放大器连接，所述可调增益放大器与滤波单元连接。

进一步地，所述自动增益控制器与滤波单元连接。

进一步地，所述数字输出单元为FIFO数字输出单元。

以及本发明还提供一种磁条卡解码方法，包括如下步骤：

通过磁头采集磁条卡信号；

放大磁条卡信号；

过滤放大后的磁条卡信号；

将过滤后的磁条卡信号解码为数字信号并输出。

进一步地，所述放大磁条卡信号具体包括：放大磁条卡信号为峰值相同的磁条卡信号。

进一步地，将过滤后的磁条卡信号解码为数字信号并输出具体包括如下步骤：先输出过滤后的峰值到谷值的时间参数和谷值到峰值的时间参数，再根据时间参数输出时间参数的占空比信号。

进一步地，所述过滤放大后的磁条卡信号具体包括：滤除放大后的磁条卡信号中的高频信号。

本发明具有如下优点：通过信号放大单元对输入的信号进行适当放大后使用滤波单元进行滤波，滤除干扰信号，有利于峰值检测单元对信号的检测，而后由数字输出单元输出不同占空比的信号给后级CPU进行解码，具有较高的解码成功率。

附图说明

图1为本发明磁条卡解码电路实施例的示意图；

图2为本发明解码电路的对信号前后解码示意图；

图3为本发明磁条卡解码方法实施例的流程图。

附图标记说明：

1、磁头，

2、信号放大单元，

20、可调增益放大器，

21、自动增益控制器，

3、滤波单元，

4、峰值检测单元，

5、数字输出单元。

具体实施方式

为详细说明本发明的技术内容、构造特征、所实现目的及效果，以下结合实施方式并配合附图详予说明。

请参阅图1，本实施例提供一种磁条卡解码电路，用于将读取磁条卡并解码后输出磁条卡数字信号。包括磁头1、信号放大单元2、滤波单元3、峰值检测单元4和数字输出单元5，磁头1与信号放大单元2连接，信号放大单元2与滤波单元3连接，滤波单元3与峰值检测单元4连接，峰值检测单元4与数字输出单元5连接。本实施例中，当磁条卡经过磁头1时，磁头1会感应磁条卡的卡面上的磁性涂层并输出磁条卡模拟信号，具体的波形形状可以参考图2的波形A。磁头1采集到的模拟信号幅值相对较小，一般为几十毫伏到几百毫伏(如20mv到400mv)，这将给后级电路的解码产生较大的困难，因此本实施例中使用信号放大单元2对磁头1输出的模拟信号进行适当的放大。具体的放大倍数可以根据后级电路的解码需求来确定，信号放大单元2可以采用运算放大器来实现。

由于磁头1采集到的信号幅值比较小，容易受到其他电路元件的干扰以及外部电磁信号的干扰(如手机信号、电池充放电等信号干扰)，而使得磁条卡模拟信号中的干扰信号较多，信号放大单元2同样也会放大干扰信号。如果直接对放大后的信号进行后级解码，会产生较多错误。为了解决该问题，本实施例还包含滤波单元3，滤波单元3用于滤除放大后模拟信号的干扰信号。

滤波单元3可以采用滤波器实现，现有的滤波器类型按照通频带分类可分为低通滤波器、高通滤波器、带通滤波器、带阻滤波器等。由于不受干扰的磁条卡模拟信号频率较低，而干扰信号的频率都相对较高，在优选实施例中，滤波单元3为低通滤波单元。经过滤波后的磁条卡模拟信号较为纯净，如图2中的波形A所示。

模拟信号经过滤波后，后级的峰值检测单元4以及数字输出单元5要对模拟信号进行解码并输出数字信号以便于后级CPU的解码。具体地，峰值检测单元4用于检测滤波单元3输入的信号(即滤波后的模拟信号)的峰值和谷值，并输出峰值到谷值的时间参数和谷值到峰值的时间参数。时间参数可以用不同电平的数字信号的时间长度表示，由于数字信号包括高电平和低电平，并用高电平表示比特信号1，低电平表示比特信号0。峰值检测单元4可以将峰值到谷值的信号转换为比特信号1或者0，而将谷值到峰值的信号转换为与峰值到谷值所转换的不同比特信号，上述的对应的为比特信号0或者1。如图2所示，峰值检测单元4将波形A的峰值到谷值的信号(即下降的信号)转换为波形B的比特信号1，即比特信号1的长度表明峰值到谷值的时间参数，而将谷值到峰值的信号(即上升的信号)转换为比特信号0。通过峰值检测单元4的转换，方便后级数字输出单元5对信号的解码。峰值检测单元4的实现方式可以是多种的，如直接采用一个带有模数转换的MCU进行模数转换后再进行峰值和谷值的检测和变换；或者用JK触发器通过上升沿和下降沿的判断并转换为不同的比特信号；又或者使用一个模数转换器不断将滤波后的模拟信号转变为数字信号在交由逻辑控制器(如FPGA)进行逻辑转换后得到不同的比特信号。

最后再由数字输出单元5根据峰值检测单元4输出的时间参数转换为时间参数的占空比信号并输出。由于峰值检测单元4是直接对模拟信号进行变换，模拟信号的产生由于是人工刷卡后产生，则可能会存在峰值检测单元4输出的时间参数不是那么标准，则通过数字输出单元5可以输出符合后级CPU解码的占空比信号，以便于后级CPU的正确解码。数字输出单元5可以采用如下方式进行实现：由于这属于逻辑处理，可以使用逻辑控制器进行逻辑运算并输出，当然也可以使用分立的逻辑芯片进行逻辑运算，或者使用MCU进行判断处理，本实施例并不对数字输出单元5的实现方式进行限定。

以上实施例中，先对波形进行放大、后滤波、再转换和输出，可以使得后级CPU较好地对磁头的磁条卡模拟信号进行解码，成功率很高。同时本实施例转换出的不同占空比的数字信号，大大减少了数字输出单元5后面连接的后级CPU的解码工作量，后级CPU可以将绝大部分的处理资源用于处理业务相关的工作。

具体地，后级CPU需要根据磁条卡的解码规则(F2F解码)进行相应的解码。其中，F2F解码规则为：在一个时间周期内，如果电平具有翻转，则解码为1，否则解码为0。如图2所示，信号C为后级CPU解码后的信号。具体时，即对数字输出单元5输出的占用比信号进行占空比判断，有电平翻转则占空比为50％，没有电平翻转则占空比为0％或者100％，由于占空比差别很大，后级CPU对占用比信号进行占空比判断可以较好地解码出磁条卡数字信号。而在某些实施例中，上述的后级CPU还可以将数字输出单元5输出的磁条卡信号封装成特定格式的信号并进行发送，如USB通信格式或者WIFI通信格式，这些通信格式可以被更多的平台所兼容和读取，提高了本解码电路的适用范围。

上述实施例并不限定信号放大单元2的类型，可以选用固定增益的信号放大单元，在优选实施例中，信号放大单元2为自动增益信号放大单元。由于磁条卡上的磁性可能由外界磁场的影响或者磁条卡的形状的改变，并不那么均衡，则磁头1采集到的信号可能是幅值有大有小，此时自动增益信号放大单元可以将磁头1的信号放大为幅值信号基本相同的信号，以便于后级的信号转换。自动增益信号放大单元具有多种实现方式，可以直接采用现有的自动增益放大芯片。在某些实施例中，自动增益信号放大单元包括可调增益放大器20和自动增益控制器21，如图1所示，可调增益放大器20与自动增益控制器21连接，磁头1与可调增益放大器20连接，可调增益放大器20与滤波单元3连接。其中，自动增益控制器21用于获取可调增益放大器20的后级电路的信号，并根据获取到信号的幅值大小控制可调增益放大器20进行适当的放大，使得可调增益放大器20将磁头1的信号放大带幅值基本相同后输出到滤波器3进行滤波。其中，自动增益控制器21获取的信号可以是可调增益放大器20输出的信号。为了使得自动增益控制器21获取到更为纯净的信号，以便于对可调增益放大器20进行准确的控制，在某些实施例中，如图1所示，自动增益控制器21获取到的信号为滤波单元3输出的信号。因为滤波单元3已经对信号进行了滤波，滤波单元3输出的信号具有更少的干扰信号，信号更纯净。

为了方便数字输出单元5的缓冲和输出，在某些实施例中，数字输出单元5为FIFO(First Input First Output，先入先出队列)数字输出单元，数字输出单元对输入的信号进行缓冲和回放，有利于后级CPU的解码。

以及本实施例还提供一种磁条卡解码方法，如图3所示，包括如下步骤：

首先在步骤S101通过磁头采集磁条卡信号，可以采集到不同时间宽度的波形信号。由于磁头采集的波形信号幅值较小，则在步骤S102放大磁条卡信号，信号的放大有助于后级的解码。以及由于外部电路和环境的干扰，放大后的信号也包含有较多的干扰信号，则本实施例进入步骤S103过滤放大后的磁条卡信号。而后在步骤S104将过滤后的磁条卡信号解码为数字信号并输出。本实施例通过以上方法，可以得到较为纯净的数字信号，便于后级CPU的解码。在某些实施例中，如果磁头采集到的信号是模拟信号，可以用模数转换器将模拟信号转换成数字信号在进行放大、数字滤波以及解码。

步骤S102在对信号进行放大时，可以采用固定的放大倍率，或者采用多个档位的放大倍率，如分为8档进行放大，如果信号幅值相对较小，则使用8档中最大的较大倍率，如果幅值相对较大，可以采用较小的放大倍率，这个可以有一个线性关系进行确定。而在某些实施例中，步骤S102放大磁条卡信号具体包括：放大磁条卡信号为峰值相同的磁条卡信号。则放大的倍率可以通过如下方式确定，将希望得到的峰值除于采集到磁条卡信号的峰值得到放大倍率后对此峰值的波形信号进行放大。峰值相同的信号为较理想的信号，方便下一步的解码。

虽然滤波有多种滤波方式，但是由于磁条卡信号为人刷卡后产生的信号，人的刷卡速度相对较慢，则产生的磁条卡信号频率也相对较慢，则干扰信号很大部分为频率较高的信号，为了减少滤波的工作量，可以采用低通滤波算法，即滤除放大后的磁条卡信号中的高频信号，可以使用相对较少的运算达到较好的效果。

步骤S104对信号的解码并输出数字信号可以有多种的数字信号输出格式，如直接根据F2F解码出磁条卡信息的数字信号。为了适应不同解码规格的解码需要，本实施例中，步骤S104将过滤后的磁条卡信号解码为数字信号并输出具体包括如下步骤：先输出过滤后的峰值到谷值的时间参数和谷值到峰值的时间参数，再根据时间参数输出时间参数的占空比信号。这种占空比信号可以使得后级CPU根据自定义的解码规则进行快速、方便的解码，节省了后级CPU解码所需的处理资源。

以上所述仅为本发明的实施例，并非因此限制本发明的专利保护范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (10)

1.一种磁条卡解码电路，其特征在于：包括磁头、信号放大单元、滤波单元、峰值检测单元和数字输出单元，所述磁头与信号放大单元连接，所述信号放大单元与滤波单元连接，所述滤波单元与峰值检测单元连接，所述峰值检测单元与数字输出单元连接，其中：

所述峰值检测单元用于检测滤波单元输入的信号的峰值和谷值，并输出峰值到谷值的时间参数和谷值到峰值的时间参数；

所述数字输出单元用于将峰值检测单元输出的时间参数转换为时间参数的占空比信号并输出。

2.根据权利要求1所述的磁条卡解码电路，其特征在于：所述的滤波单元为低通滤波单元。

3.根据权利要求1所述的磁条卡解码电路，其特征在于：所述的信号放大单元为自动增益信号放大单元。

4.根据权利要求3所述的磁条卡解码电路，其特征在于：所述自动增益信号放大单元包括可调增益放大器和自动增益控制器，所述可调增益放大器与自动增益控制器连接，所述磁头与可调增益放大器连接，所述可调增益放大器与滤波单元连接。

5.根据权利要求4所述的磁条卡解码电路，其特征在于：所述自动增益控制器与滤波单元连接。

6.根据权利要求1所述的磁条卡解码电路，其特征在于：所述数字输出单元为FIFO数字输出单元。

7.一种磁条卡解码方法，其特征在于：包括如下步骤：

通过磁头采集磁条卡信号；

放大磁条卡信号；

过滤放大后的磁条卡信号；

将过滤后的磁条卡信号解码为数字信号并输出。

8.根据权利要求7所述的磁条卡解码方法，其特征在于：所述放大磁条卡信号具体包括：放大磁条卡信号为峰值相同的磁条卡信号。

9.根据权利要求7所述的磁条卡解码方法，其特征在于：将过滤后的磁条卡信号解码为数字信号并输出具体包括如下步骤：先输出过滤后的峰值到谷值的时间参数和谷值到峰值的时间参数，再根据时间参数输出时间参数的占空比信号。

10.据权利要求7所述的磁条卡解码方法，其特征在于：所述过滤放大后的磁条卡信号具体包括：滤除放大后的磁条卡信号中的高频信号。