CN104112032A - 时钟控制电路与方法 - Google Patents

时钟控制电路与方法 Download PDF

Info

Publication number
CN104112032A
CN104112032A CN201410141788.8A CN201410141788A CN104112032A CN 104112032 A CN104112032 A CN 104112032A CN 201410141788 A CN201410141788 A CN 201410141788A CN 104112032 A CN104112032 A CN 104112032A
Authority
CN
China
Prior art keywords
instruction
clock
circuit
disposal system
clock period
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410141788.8A
Other languages
English (en)
Other versions
CN104112032B (zh
Inventor
罕默德·费特米
伦泽·I·M·P·迈耶
吉亚斯·阿尔-卡迪
苏兰达拉·冈都
简·胡格布鲁格
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN104112032A publication Critical patent/CN104112032A/zh
Application granted granted Critical
Publication of CN104112032B publication Critical patent/CN104112032B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/06—Clock generators producing several clock signals
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08—Clock generators with changeable or programmable clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/004—Error avoidance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3024—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a central processing unit [CPU]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3058—Monitoring arrangements for monitoring environmental properties or parameters of the computing system or of the computing system component, e.g. monitoring of power, currents, temperature, humidity, position, vibrations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3867—Concurrent instruction execution, e.g. pipeline or look ahead using instruction pipelines
    • G06F9/3869—Implementation aspects, e.g. pipeline latches; pipeline synchronisation and clocking

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Software Systems (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Advance Control (AREA)
  • Microcomputers (AREA)
  • Electric Clocks (AREA)

Abstract

本发明提供一种时钟控制电路，其可以被加入到任何在途处理器，以解决由于处理结果和环境条件所导致的变化而带来的计时问题。在环境检测(如处理、温度和电压)时检测关键指令(使用关键通路的指令)。该信息用于控制周期挪用。

Description

时钟控制电路与方法
技术领域
本发明涉及由处理器使用的时钟信号的控制，特别地，涉及在需要时选择性地进行周期挪用。
背景技术
利用设计和制造技术以缩小晶体管尺寸已经取得成功，从而可以在单个的集成电路(IC)上，如片上系统(SoC)上，集成越来越多的晶体管。技术的演进同时引入了显著的挑战，比如高缺陷率和器件参数变化。此种变化改变了CMOS电路的传输延迟，进而导致IC的功能失效。
传统的SoC设计方法通过考虑“最劣值”(WC)运行条件来满足计时需求，导致最高运行频率降低，以及面积和功率开销的增大。
另一种“典型值”设计方法在面积和性能、耗能之间提供了一种更佳的平衡。然而，典型状况设计的不利是计时误差。当动态运行环境(如温度/电压)发生变化时，关键通路上的计时余量减小；或者由于老化而导致电路慢于典型运行频率时，即可能发生计时误差。
因此，存在着对于变化耐受的结构解决方案的需求，以提供优于最劣值的设计IC，从而提升设计规格(速度、面积、功耗)，而无需承受功能失效。
在中央处理单元(CPU)架构中，已经使用过较多技术来克服以上所述的计时问题，从而处理器得以正确地运行且变得对于变化耐受。
最早的技术之一指向Razor，其基于CPU中的误差检测和恢复，例如暂停所有在途的处理级(或时间借用)并等待最慢的处理级完成其运算或允许指令重新执行。这种方法在Dan Ernst Razor的“Circuit-LevelCorrection Of Timing Errors For Low-Power Operation”，Proceedings of the36th International Symposium on Microarchitecture MICRO-362003中进行了披露。
这种暂停动作保证了在后的指令在缺损指令恢复之后才继续其下一个在途处理级。
图1所示的是一种已知的架构，其利用了Razor触发器通过时钟控制来检测误差和恢复。
这种技术的不利之处在于反馈信号，其需要在非常短的时间(在运用Razor电路时为一个时钟周期的50％)内被传送到所有在途的处理级。
在大CMOS管芯中，在途处理级之间相距数毫米，实现起来会有困难。此外，在复杂的微处理器中将会变得完全不可行，因为可能需要几个时钟周期来将时钟信号通过时钟分配网络进行传送，而这些不可能仅在一个周期内完成。
运用类似Razor的技术还会给CPU面积带来20％至30％的增长。这是因为Razor触发器的面积典型地大于2倍的通常主从触发器的面积。
另一种技术是误差预测。Toshinori Sato在“A Simple Flip-Flop Circuitfor Typical-Case Designs for DFM”，ISQED2007中，提出了一种对于Razor方法的架构的变体，以简化设计。其想法是包括两个具有相同时钟(去除了在Razor中由于延迟时钟而出现的短通路问题)的触发器，但是看守触发器在数据通路中具有延迟缓冲器。如果电压持续下降，或者频率进一步上升，该电路则预测数据通路失效。
该技术不能探测到检测窗口(延迟缓冲器)以外的误差。同样的，如果该技术用于进程补偿，则在主触发器中会出现变化稳定性的问题。
传统地，误差检测和确定应当在一个或半个时钟周期内完成，对于大的处理器来说较难实现，而上述的方法未能解决此问题。
发明内容
根据本发明的实施方式，提供如权利要求所述的装置与方法。
根据本发明的一个方面，提供一种用于控制处理系统所使用的时钟信号的时钟控制电路，所述处理系统接收处理指令，所述时钟控制电路包括：
传感器结构，用于感测进程或环境变化，并据以确定是否需要时钟周期挪用；
检测器结构，用于确定处理指令在处理系统中是否使用关键通路；以及
时钟控制单元，用于当传感器结构确定需要时钟周期挪用和当检测器结构确定处理指令使用关键通路时，执行时钟周期挪用。
本发明的电路可用于通过分析处理指令来预测误差，而不是检测误差。示例地，这种分析可以在处理进程使用指令之前一或两个时钟周期进行，以避免计时问题。这种预测可以与处理器的其他单元并行执行，以给予预测更多的时间。
误差预测可以根据进程变化启用或不启用，进程变化是通过感测何时不需要进行时钟周期挪用得到，例如当没有老化情况或当管芯为典型管芯时，不存在计时问题。这种情况下，此种设计的功耗相比于基于误差检测一直处于激活状态的设计的功耗而言较低。
传感器结构包括以下一个或多个：
环型振荡器传感器；
温度传感器；
供电电压断供传感器；以及
老化检测器。
这些不同的传感器可以用于确定时钟周期挪用是否必要，也就是说当制造条件或环境条件表明处理单元正运行于其设计容限之外时。
检测器结构可以包括数据库，数据库存储处理系统支持的使用关键通路的至少每个指令的信息。这使得对于时钟周期挪用的需求是基于对于将要处理的处理指令的分析的，而不是基于对于误差的检测。
检测器结构可以包括部分解码器，部分解码器用于部分地解码处理指令，数据库存储由部分解码的指令所读取的信息。可以使用查找表来存储处理指令的信息，所述信息可以包括处理指令为关键指令的信息，以及处理指令对于哪个处理单元(在处理系统包括多个处理单元的情况下)形成关键通路。
本发明还提供一种处理系统，其包括：
至少一个处理器；
时钟信号发生器；以及
本发明的时钟控制电路，用于处理时钟信号发生器的时钟信号。
该系统可以包括多个处理器，包括至少一个取得单元，控制单元，以及执行单元。从而，该系统可以是CPU架构。
本发明还提供一种用于控制处理系统所使用的时钟信号的时钟控制方法，所述处理系统接收处理指令，该方法包括：
感测进程或环境变化，并据以确定是否需要时钟周期挪用；
确定处理指令在处理系统中是否使用关键通路；以及
当确定需要时钟周期挪用和当确定处理指令使用关键通路时，执行时钟周期挪用。
所述感测进程或环境变化，并据以确定是否需要时钟周期挪用发生在任何利用所述指令执行处理之前至少一个时钟周期，从而提供了一种可预测的方法。
附图说明
以下将结合附图对于本发明的实施方式进行进一步详细地描述，其中：
图1所示的是一种已知的对于变化容忍的时钟系统；
图2所示的是一种CPU架构的基本结构；
图3所示的是利用本发明对图2所示的处理器架构进行的修改；
图4所示的是图3的电路中所使用的检测器的示例；
图5是一种用于描述本发明的电路运行的时间图；以及
图6所示的是一种利用图3的电路的传感器的示例。
具体实施方式
本发明提供一种时钟控制电路，其可以被加入到任何在途处理器，以解决由于进程输出和环境条件所导致的变化而带来的计时问题。在环境检测(如进程、温度和电压)时检测关键指令(执行为关键通路的指令)。该信息用于控制周期挪用。
本发明从而提供了一种对于变化耐受的架构，以提供优于最劣值的CPU设计。本发明使用智能的误差预测器，其基于关键指令。智能在途停转单元被用于保留在途背景，并允许关键指令的正确执行。如果执行关键指令，将只会有一个时钟周期的损失。
图2所示的是一种通用处理器的模块结构图，本发明的系统可以加入其中。
在本示例的实施方式中，处理器包括三个在途处理级，第一在途处理级10为取得单元，第二在途处理级12为控制(解码)单元，第三在途处理级为执行单元14。
处理器进一步包括时钟发生单元(CGU)16，其向不同的在途处理级提供时钟信号。为不丧失通用性，执行单元显示为包括算法逻辑单元(ALU)、地址发生单元(AGU)、乘法单元(MUL)、变换单元(SHIFT)和注册文件。
为执行程序，处理器执行以下步骤：
控制单元向AGU发送命令，以向程序存储器发送指令的地址。
取得单元接收指令并将其发送到控制单元。
控制单元解码指令，并将适当的地址和控制信号发送到注册文件和ALU、MUL、变换单元。
执行单元执行指令，并将结果发送到注册文件或存储器。
时钟发生单元(CGU)同时向处理器的所有部分发送时钟信号。
由于进程的变化，处理器在控制单元或执行单元中可以出现失效。通常地，在取得单元不会出现失效，因为一般关键通路位于控制单元和执行单元两个处理级中，或者取得单元为耐受的。为避免这种功能失效并保证处理器正确地运行，本发明通过加入智能检测器来对系统进行修改。
图3所示的是利用本发明对图2所示的处理器架构进行的修改。与图2中相同的元件由相同的标号进行标示。
指令非但提供给取得单元，而且提供到智能检测器30，其向时钟发生单元16提供一个控制输入。智能检测器30从整体传感器32处接收进程变化信息。
整体传感器32根据制造进程状态和环境条件启用或不启用智能检测器功能。制造进程状态和环境条件可以通过环型振荡器来检测，其检测芯片速度，进而可以改变进程条件的独立性。
整体传感器32用于检测架构是否正确地工作(从而无需进行修正)或是否需要预测误差(从而可以根据指令而可能需要进行修正)。
智能检测器30用于检测关键指令。
时钟发生单元16被改造为在控制单元12或执行单元14中存在关键指令时提供移除(挪用)一个时钟周期的功能。
根据图3所示，利用一个时钟总线来向三个处理单元发送，时钟挪用发生在CGU16中。时钟控制的控制信号来自于智能检测器30。
以下详细说明所加入的元件。
智能检测器30
为找到关键指令，有必要说明哪些指令符合关键指令通路。
这可以通过为每个指令进行离线仿真来实现，其由给定的CPU的指令集架构提供支持。作为这种分析的结果，可以识别出一个指令的子集，其在控制单元或执行单元中执行为关键通路。识别出的关键指令被存储于例如一个查找表中，其后续为智能检测器的一部分，其可以是完整形式查找表或查找表的一部分。
除了存储关键指令之外，该指令关键在何处的信息也被存储，例如对于控制在途处理级是关键的，和/或对于执行在途处理级是关键的。
在一种实施方式中，智能检测器的运行是用于部分地解码所进来的指令，并将所述部分解码的指令与存储在查找表中的关键指令进行比较。
所述部分地解码并不需要为系统的其他部分提取出控制信号(在解码处理级会进行完全解码)。部分地解码只需要识别出指令的类型，例如加或乘。
如果识别出关键指令，智能检测器向CGU16提供一个信号，标识出所进来的指令对于哪个在途处理级是关键的。
该流程如图4所示，其中部分解码器40处理指令并将结果与查找表42中的内容进行比较。
如果异或门的输入相同，则输出为0；反之则输出1。由于在输出端有反相，因此当输出信号为1时，表明检测到关键指令。
图5所示的是一系列指令50。
图5中示出了时间曲线52、54、56、58，其中信号52表示的是信号满足关键通路的检测；当控制单元中出现关键指令时，激活停转控制信号53(图5中没有示出这种指令情况的例子，所以其图线是平直的)；当关键指令出现在执行单元时，激活停转执行信号54。图线56表示的是基本时钟信号Hclk，图线58表示的是经挪用的时钟信号。
图5显示，当一系列指令50中的指令434A来到处理器的在途通道时，智能检测器对其进行部分地解码，并向CGU发送一个命令，以在该指令去到执行处理级时挪用一个时钟周期(例如，跳过一个时钟周期。)这是基于智能检测器所发出的信息，该信息表明该指令在执行处理级满足关键通道。通过挪用单个时钟周期，引入了一个时钟周期的延迟。
该过程只在整体传感器表明所量测到的运行性能低于给定的阈值时才被触发。
通路的关键与否的问题是已知的，且时钟周期挪用的方法也是已知的。时钟周期的挪用涉及到偏移或变化送到相应的锁存器的时钟的到达时间，从而导致可用于电路中逻辑处理的不具有关键时间问题的那部分时间被“窃取”。该挪用的部分被用作另一个是关键电路的电路中的构成瓶颈的逻辑处理的额外解决时间。
本发明通过动态地只在有需要时挪用一个时钟周期来调整时钟，从而使得系统可以正确工作于较高的频率。这会使得其处理能力损失较少。
本发明从而只在需要进行挪用的时候进入时钟周期的控制，而不是像传统的技术那样采用真正的处理周期挪用概念。
CGU16
CGU16根据来自智能检测器的命令而从处理器的在途通道中挪用一个时钟周期。这个命令不但包含关键指令即将出现的信息，还包含其将会在哪一个在途处理级出现的信息。CGU随后在所述指令在相应的在途处理级中执行时挪用时钟周期。在上述的CPU架构中，根据在智能检测器中做出的决定而生成的命令与取得处理级并行运行。从而，命令总是在先于数据到达目标处理级的时钟周期之前的一个时钟周期来到。因此，挪用一个时钟相位将不会有计时问题。
为描述电路的运行，“停用执行”用于表明关键指令发生于执行处理级，而“停用控制”用于表明关键指令发生于控制单元。
图5所示的是当“停用执行”信号54为激活时，下一个“Hclk”时钟脉冲56不会传送到处理器在途通道，从而留有足够的时间以完成当前指令。在本示例中，关键指令发生于执行处理级。
“经挪用的时钟”信号58表明处理器在途通道处理级(在图3中称为时钟)中，根据智能检测器所提供的信息而挪用了一个时钟周期。“Hclk”信号是由CGU产生的时钟信号，“经挪用的时钟”信号即从它产生而来。
尽管在示出的例子中为处理器有途处理级和智能检测器使用一个时钟周期(或时间线)，这些时间线也可以是分别的。
整体传感器32
智能检测器应当仅在架构中存在有确定程度的进程或环境变化时才被启动。图6所示的是一种整体传感器的例子，其利用环型振荡器传感器60来测量电路时间，以及例如利用温度传感器62、断供传感器64和老化检测器66来测量MOSFET的性能下降。各传感器所生成的各信号提供到或门68，以生成所述命令来激活智能传感器。此外，也可以利用一个动态属性单元来检测智能检测器何时需要被激活。这可以是一种软性的传感器，例如基于检查各类操作(如相加操作)的结果并利用对误差的检测来激活智能传感器。从而，整体传感器可以是前述各个传感器的集合。
本发明可以应用于大多数的现代系统的CPU架构中，其中集成电路的运行受到进程和/或环境变化的影响。本发明的各种可变性可以实现数种在途运行模式，使得设计可以承受更多的计时变化。

Claims (15)

1.一种用于控制处理系统所使用的时钟信号的时钟控制电路，所述处理系统接收处理指令，其特征在于，所述时钟控制电路包括：
传感器结构(32)，用于感测进程或环境变化，并据以确定是否需要时钟周期挪用；
检测器结构(30)，用于确定处理指令在处理系统中是否使用关键通路；以及
时钟控制单元(16)，用于当传感器结构(32)确定需要时钟周期挪用和当检测器结构确定处理指令使用关键通路时，执行时钟周期挪用。
2.如权利要求1所述的电路，其特征在于，传感器结构(32)包括以下一个或多个：
环型振荡器传感器；
温度传感器；
供电电压断供传感器；以及
老化检测器。
3.如权利要求1或2所述的电路，其特征在于：检测器结构(30)包括数据库(42)，数据库(42)存储处理系统支持的使用关键通路的每个指令的信息。
4.如权利要求3所述的电路，其特征在于：检测器结构包括部分解码器，部分解码器用于部分地解码处理指令，数据库(42)存储由部分解码的指令所读取的信息。
5.如权利要求3或4所述的电路，其特征在于：数据库(42)包括查找表。
6.如权利要求3、4或5所述的电路，其特征在于：检测器结构提供的输出表明处理指令为关键指令，并标识所述指令对哪个处理单元形成关键通路。
7.一种处理系统，其特征在于，包括：
至少一个处理器(10，12，14)；
时钟信号发生器(16)；以及
如在前任意一项权利要求所述的时钟控制电路，用于处理时钟信号发生器的时钟信号。
8.如权利要求7所述的系统，其特征在于：包括多个处理器，处理器至少包括取得单元(10)，控制单元(12)，以及执行单元(14)。
9.如权利要求7或8所述的系统，其特征在于：包括CPU架构。
10.一种用于控制处理系统所使用的时钟信号的时钟控制方法，所述处理系统接收处理指令，其特征在于，所述时钟控制方法包括：
感测进程或环境变化，并据以确定是否需要时钟周期挪用；
确定处理指令在处理系统中是否使用关键通路；以及
当确定需要时钟周期挪用和当确定处理指令使用关键通路时，执行时钟周期挪用。
11.如权利要求10所述的方法，其特征在于，感测包括感测以下一个或多个：
电路计时；
温度；
供电电压断供；以及
老化条件。
12.如权利要求10或11所述的方法，其特征在于：所述确定处理指令在处理系统中是否使用关键通路包括将处理指令与数据库进行比较，数据库存储处理系统支持的使用关键通路的至少每个指令的信息。
13.如权利要求12所述的方法，其特征在于：确定处理指令在处理系统中是否使用关键通路包括部分地解码处理指令，数据库存储由部分解码的指令所读取的信息。
14.如权利要求12或13所述的方法，其特征在于：确定处理指令在处理系统中是否使用关键通路包括表明处理指令为关键指令，并标识所述指令对哪个处理单元形成关键通路。
15.如权利要求10至14中任一项所述的方法，其特征在于：所述感测进程或环境变化，并据以确定是否需要时钟周期挪用发生在任何利用所述指令执行处理之前至少一个时钟周期。
CN201410141788.8A 2013-04-22 2014-04-10 时钟控制电路与方法 Expired - Fee Related CN104112032B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP13164744.8 2013-04-22
EP13164744.8A EP2796958B1 (en) 2013-04-22 2013-04-22 A clock control circuit and method

Publications (2)

Publication Number Publication Date
CN104112032A true CN104112032A (zh) 2014-10-22
CN104112032B CN104112032B (zh) 2017-05-10

Family

ID=48184075

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410141788.8A Expired - Fee Related CN104112032B (zh) 2013-04-22 2014-04-10 时钟控制电路与方法

Country Status (3)

Country Link
US (1) US9329622B2 (zh)
EP (1) EP2796958B1 (zh)
CN (1) CN104112032B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105991111B (zh) 2015-03-02 2019-05-28 华为技术有限公司 一种时序预测电路及方法
US11023634B1 (en) 2020-01-14 2021-06-01 International Business Machines Corporation Downstream slack creation in integrated circuit development
EP3923472A1 (en) 2020-06-08 2021-12-15 Nxp B.V. Timing error detection and correction circuit

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101681192A (zh) * 2007-05-09 2010-03-24 松下电器产业株式会社 信号处理装置和信号处理系统
US20100182055A1 (en) * 2009-01-16 2010-07-22 Anton Rozen Device and method for detecting and correcting timing errors
CN102047133A (zh) * 2008-05-29 2011-05-04 Nxp股份有限公司 用于周期抖动测量的延迟锁定环
EP2560073A1 (en) * 2011-08-17 2013-02-20 Broadcom Corporation Semiconductor device predictive dynamic thermal management

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5859986A (en) 1997-02-20 1999-01-12 International Business Machines Corporation Bandwidth efficient method and means for resynchronizing a master and slave over a clocked, arbitrated, bidirectional multistate parallel bus using local data recirculation, wait states, and cycle stealing
US6873707B1 (en) * 2000-09-28 2005-03-29 Cisco Technology, Inc. Hardware-based encryption/decryption employing cycle stealing
US20070033427A1 (en) 2005-07-19 2007-02-08 International Business Machines Corporation Power efficient cycle stealing
WO2008113052A1 (en) 2007-03-14 2008-09-18 Zonit Structured Solutions, Llc Smart nema outlets and associated networks
US8269544B2 (en) * 2010-10-01 2012-09-18 Oracle America, Inc. Power-supply noise suppression using a frequency-locked loop
US8478153B2 (en) * 2010-11-17 2013-07-02 Xerox Corporation Methods, apparatus, and systems for fuser assembly power control
US8806410B2 (en) * 2011-10-28 2014-08-12 The Board Of Trustees Of The University Of Illinois Power balanced pipelines

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101681192A (zh) * 2007-05-09 2010-03-24 松下电器产业株式会社 信号处理装置和信号处理系统
CN102047133A (zh) * 2008-05-29 2011-05-04 Nxp股份有限公司 用于周期抖动测量的延迟锁定环
US20100182055A1 (en) * 2009-01-16 2010-07-22 Anton Rozen Device and method for detecting and correcting timing errors
EP2560073A1 (en) * 2011-08-17 2013-02-20 Broadcom Corporation Semiconductor device predictive dynamic thermal management

Also Published As

Publication number Publication date
CN104112032B (zh) 2017-05-10
US20140317433A1 (en) 2014-10-23
US9329622B2 (en) 2016-05-03
EP2796958B1 (en) 2017-09-20
EP2796958A1 (en) 2014-10-29

Similar Documents

Publication Publication Date Title
CN101256481B (zh) 数据处理器以及存储器读激活控制方法
US7975130B2 (en) Method and system for early instruction text based operand store compare reject avoidance
CN103218029B (zh) 一种超低功耗处理器流水线结构
Park et al. A fast, accurate and simple critical path monitor for improving energy-delay product in dvs systems
CN104272248B (zh) 处理器指令集中的谓词计算方法和装置
KR20080054409A (ko) 변화를 탐지하는 클러스터 아키텍처
US20070288724A1 (en) Microprocessor
US20180024837A1 (en) Controlling the operating speed of stages of an asynchronous pipeline
CN104112032A (zh) 时钟控制电路与方法
US7958476B1 (en) Method for multi-cycle path and false path clock gating
US20150149836A1 (en) Recoverable and fault-tolerant cpu core and control method thereof
Valadimas et al. Cost and power efficient timing error tolerance in flip-flop based microprocessor cores
Li et al. McPAT 1.0: An integrated power, area, and timing modeling framework for multicore architectures
GB2514392A (en) Methods for operating and configuring a reconfigurable processor
Sravani et al. High throughput and high capacity asynchronous pipeline using hybrid logic
Sato et al. Dependability, power, and performance trade-off on a multicore processor
Shahid et al. Power optimization using clock gating and power gating: A review
Furber et al. Power management in the Amulet microprocessors
Satyaraj et al. Utilization of power gating technique for the analysis of MPSoC based on dual feedback edge triggered flip flop
Valadimas et al. Effective timing error tolerance in flip-flop based core designs
CN102063290B (zh) 一种系统化risc cpu流水线控制方法
US20240213987A1 (en) Ip frequency adaptive same-cycle clock gating
CN101930281B (zh) 一种降低cpu功耗的方法及一种低功耗cpu
Shin et al. Design and Implementation of Asynchronous Processor on FPGA
Balasubramanian et al. Heterogeneously encoded dual-bit self-timed adder

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170510

Termination date: 20210410

CF01 Termination of patent right due to non-payment of annual fee