CN104081735B - 用于在网络上传输并发数据流的系统 - Google Patents

用于在网络上传输并发数据流的系统 Download PDF

Info

Publication number
CN104081735B
CN104081735B CN201280062721.4A CN201280062721A CN104081735B CN 104081735 B CN104081735 B CN 104081735B CN 201280062721 A CN201280062721 A CN 201280062721A CN 104081735 B CN104081735 B CN 104081735B
Authority
CN
China
Prior art keywords
queue
data
network
threshold value
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201280062721.4A
Other languages
English (en)
Other versions
CN104081735A (zh
Inventor
Y·杜兰德
A·布兰佩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ka Er Thunder God Department
Original Assignee
Ka Er Thunder God Department
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ka Er Thunder God Department filed Critical Ka Er Thunder God Department
Publication of CN104081735A publication Critical patent/CN104081735A/zh
Application granted granted Critical
Publication of CN104081735B publication Critical patent/CN104081735B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/10—Flow control; Congestion control
    • H04L47/29—Flow control; Congestion control using a combination of thresholds
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/50—Queue scheduling
    • H04L47/62—Queue scheduling characterised by scheduling criteria
    • H04L47/625—Queue scheduling characterised by scheduling criteria for service slots or service orders
    • H04L47/6255—Queue scheduling characterised by scheduling criteria for service slots or service orders queue load conditions, e.g. longest queue first
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/90—Buffering arrangements
    • H04L49/9036—Common buffer combined with individual queues
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
    • H04L2012/5679—Arbitration or scheduling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/50—Queue scheduling
    • H04L47/62—Queue scheduling characterised by scheduling criteria
    • H04L47/625—Queue scheduling characterised by scheduling criteria for service slots or service orders
    • H04L47/628—Queue scheduling characterised by scheduling criteria for service slots or service orders based on packet size, e.g. shortest packet first

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Communication Control (AREA)

Abstract

本发明涉及在网络上传输并发数据流的系统，其包括含有数据流中数据的存储器(MEM)；多个被分别分配给数据流的队列(10)，被组织为接收数据作为原子传输单元；流调节器(REGL)，被配置为按顺序查询队列，并且在被查询的队列含有完整传输单元的情况下以网络标称流速率(r)在网络上发送该单元；队列管理电路(DMA、ARB、SEQ)，被配置为单独地以系统的标称速度(π)使用存储器中含有的数据填充每一个队列，直至达到全部队列的共同阈值(σ)；配置电路(12、14、16)，可配置用来提供队列的共同阈值；以及处理器(CPU)，其被编程为生成数据流并管理数据流地址队列的分配，而且所述处理器连接至配置电路以按照传输中的流使用的最大传输单元动态地调整阈值。

Description

用于在网络上传输并发数据流的系统
技术领域
本发明涉及芯片上的网络，具体涉及负责在网络中传输数据流的路由器级调度系统。
背景技术
有许多流量调度算法试图提高网络带宽利用和服务质量。在通信网络的情况下，由Cruz(“A Calculus for Network Delay”,Part I:Network Elements in Isolationand part II:Network Analysis,RL Cruz,IEEE Transactions on Information Theory,vol.37,No.1January1991)和Stiliadis(“Latency-Rate Servers:A General Model forAnalysis of Traffic Scheduling Algorithms”,Dimitrios Stiliadis等人,IEEE/ACMTRANSACTIONS ON NETWORKING,VOL.6,NO.51998年10月)开始的工作建立了涉及服务速率的概念、最差情况下共享通信信道时延以及网络单元中存储资源利用率的理论。
该理论起到了不同流量管理系统的基础的作用。路由器级最常使用的方法是由Andrew Tannenbaum在《计算机网络(第四版)》(“Computer Networks(4th Edition)”)法语版第441页描述的加权公平排队算法(weighted fair queuing method)。AndrewTannenbaum在《计算机网络(第四版)》(“Computer Networks(4th Edition)”)法语版第434页描述了使用漏桶机制注入(inject)流量的备选方案，其更适合于芯片上的网络。
在每种情况下，这都会将网络链路上的平均流ρi分配给“会话”Si。
每个数据传输会话Si(i＝1,2,...n)均被分配缓冲区或队列以实例信道、连接或流。这些队列的内容以标称链接速度r在网络链路L上按顺序传输。
流调节器操作每个队列以限制相应会话Si的平均速率使其值ρi≤r。该速率ρi通常被选择以使其和小于或等于r。
为在整体上理解该操作，可以想象并行进入网络的队列中的内容分别以速率ρi被清空。事实上，队列被按顺序查询，而流管理通过以较低的频次对与较低比特率相关的队列执行查询，以谋求在多个查询周期中达到平均化的效果。
在这些条件下，Stiliadis等人证明了对于特定类型的调度算法，读取队列中包的第一词与在链路L上发送包中最后一词之间的时延是有界的。在加权公平队列(WFQ)的情况下，该时延的边界为Spi/ρi+Spmax/r，其中Spi为会话i中最大包的尺寸，而Spmax为运行中的会话中最大包的尺寸。
该时延成分不受队列的尺寸的影响。目前众所周知的是，在共享链路上使用多重队列来作为多重流信道的系统中，队列的尺寸会在队列中写入数据至读取同一数据以在网络中传输之间引入另一个时延成分。
发明内容
多数据流传输系统有降低从队列中数据到达至该数据通过网络被发送之间总时延的需求。
该需求有可能被一种在网络上传输并发数据流的系统所解决，该系统包括存储器，其含有数据流中的数据；多个队列，其被分别分配给数据流，并被组织起来接收数据作为原子传输单元(或不可分割的传输单元，atomic transmission units)；流调节器，被配置为按顺序查询队列，并且如果被查询的队列中包含完整的传输单元，就在网络上以该网络的标称流速率传送该单元；定序器，被配置用于以循环的方式查询队列并且当被查询的队列填充水平低于所有队列共同阈值时启用数据请求信号，所述阈值大于最大的传输单元的尺寸；和直接存储器访问电路，被配置为接收数据请求信号并且以系统的标称速率从存储器传输数据至相应的队列直至到达共同阈值来对其进行响应。
该需求还可以被一种在网络上传输并发数据流的系统所解决，该系统包括存储器，其包含数据流中的数据；多个队列，被分别分配给数据流，并被组织为接收数据作为原子传输单元；流调节器，其被配置为按顺序查询队列，并且如果被查询的队列中包含完整的传输单元，就在网络上以该网络的标称流速率传送该单元；队列管理电路，其被配置以系统标称速率使用存储器中的数据单独填充每个队列，直至到达所有队列共同阈值；配置电路，其被配置为提供队列共同阈值；和处理器，其被编程为生成数据流并控制数据流分配至队列，并且其与配置电路相连接以按照被传输的流中最大的传输单元动态地调整阈值。
共同阈值可以小于最大传输单元尺寸的两倍。
该系统可能包括网络界面，其包括队列、流调节器和定序器；处理器，其被编程为生成数据流、管理队列至流的分配，并且确定流的平均速率；系统总线，其将处理器、存储器和直接存储器访问电路相互连接；和根据可被处理器编程的两个寄存器的内容计算共同阈值的电路，其中一个寄存器包含最大传输单元的尺寸，而另一个包含1到2之间的倍增因子。
流调节器可被配置为通过在连续窗口中限制通过网络传输的传输单元数目来调整流平均速率。
附图说明
如下仅为示例性目的而提供的本发明专用实施例的描述以及附图中的描绘更清楚的给出了本发明的其它优点和特性，其中：
图1概要展示了在共享网络链路上传输多个并发流的系统，其可以通过应用上述教导的传统方式完成；
图2为示出了图1系统工作的图表；
图3概要展示了优化后的在一个或多个共享网络链路上传输多个并发流系统的实施例；
图4为示出了图3系统工作的图表；
图5为示出了图3系统中队列填充水平变化的图表；
图6示出了系统平均带宽利用效率随着队列的实际尺寸的变化而变化；并且
图7展示了包括动态调整全队列阈值的传输系统的实施例。
具体实施方式
图1概要展示了诸如直接按照介绍中提过的Cruz,Stiliadis和Tannenbaum的教导应用完成的在共享网络链路L上传输多个并发流的系统的示例。
该系统包括被系统总线B相互连接的处理器CPU，存储器MEM，和直接存储器访问电路DMA。连接网络界面NI以通过网络链路L发送由DMA电路提供的数据。该网络界面包括被安排为执行如加权公平队列(WFQ)的若干队列10。队列的填充由仲裁电路ARB进行管理，同时网络链路L中队列的排空由流管理电路REGL进行管理。
DMA电路被配置为当数据已准备发出时发送请求信号REQ至网络界面NI。优选地，DMA电路和传输时储存数据的高速缓存一同提供，这样该系统总线就可被释放。网络界面中的仲裁电路的设计目的在于处理请求信号并向DMA电路返回确认信号ACK。
虽然在任意大小的突发脉冲中，数据由存储器至DMA电路并到达队列10的传输可以以系统总线的宽度字完成，但从队列10到网络链路L的传输应当与网络类型兼容。从网络的角度出发，在队列中的数据被组织为“传输单元”，如同ATM网络中的“信元”，IP网络和常用于片上网络中的“包”，或以太网中的“帧”。因为本公开的写作背景为片上网络，那么术语“包”将会被使用，但应记住所述的原理可以更普遍地应用在传输单元上。
包通常是“原子的”(或不可分割，atomic)，也就是说形成包的字在网络链路L上连续传送，而不会将属于各并发流的字混淆。仅当完整的包在链路上传送完毕后才会传送新的包。另外，仅当队列包含完整的包时流调节器REGL才会决定对其进行发送。
图2为示出一批数据在图1系统中传输阶段更多细节的图表。其在垂直的时间轴上展示了系统成份之间的交互。“数据批”(data batch)指定了数据流的可分离部分，而数据流通常是连续的。数据流可以对应于与视频的传输，而(数据)批例如与图像帧或图像扫描线相对应。
在T0时，在本地存储器MEM中生成数据批之后，处理器CPU使用批的源地址和目的地址初始化DMA电路，其与网络界面队列10之一相关。
在T1时刻，DMA电路将数据批从存储器MEM传输至其内置高速缓存中，并释放系统总线。
在T2时刻，DMA电路发送接入请求REQ至网络界面NI。该请求确定数据准备写入的队列10。
在T3时刻，网络界面使用ACK信号确认该请求，这意味着被选择的队列10具有可用空间来接收数据。
在T4时刻，DMA电路作出对该确认信号的响应——将数据由其高速缓存传输至网络界面NI，在那里数据被写入相应的队列10。
在T5时刻，网络界面检测到该队列已满并向DMA电路发出信号结束传输。
在T6时刻，DMA电路还有需要传输的数据，则发出新的请求要求进行传输，重复上述循环。
网络中队列10清空的执行与仲裁请求无关，根据流管理机制仅当队列包含完整包时才会对其进行处理。
当数据生产者时常需要网络时，换句话说，当生产者不以持续的方式占用网络链路带宽时，本传输协议是令人满意的。这是在通信网络下的情况。
在芯片上的网络中，寻求完全占用网络链路的带宽，因此生产者被设计为持续地饱和使用其网络链路。
如上所述，生产者可在其网络链路上发送多个并发流。这将体现在图2中的DMA电路高速缓存中多个相应数据批的传输以及对网络界面NI的多个并发请求的描述。每次单一请求都被确认为仲裁结果，而仲裁结果也考虑了队列10中的可用空间。
在队列10对多个未决请求进行响应而发生持续处于填充阶段的情况下，仲裁延迟可能耗费大部分的带宽。
由于这个原因，目标队列有可能在一段时间内保持为空，因此将网络访问机会“轮空(passes its turn)”具有降低实际使用带宽的效果。按照管理队列的理论，当队列尺寸增长时，队列变为空的机率降低，这就是为什么队列经常选择的过大。另一个解决方案是通过增加生产者过程(producer process)发送请求的频率来降低该几率(队列变为空的机率)。在片上网络的情况下两种方案均会影响效率，这就是为什么这里提出了接入网络的备选系统。
图3概要展示了该系统的实施例。该实施例在片上网络背景下描述了如美国专利申请2011-0026400所述的折叠环形阵列拓扑。该网络的每个节点均包括五路双向路由器，该五路双向路由器包括指配给DMA电路的本地信道和分别与阵列中毗邻的四个路由器连接的四个信道(北LN、南LS、东LE、西LW)。
假定本地信道为网络进入点。通过该本地信道进入的包可被按照其网络中的目的地交换至其它四个信道中任意的信道，所述其它四个信道将被认为是独立的网络链路。因此，包可通过四个链路LN、LS、LE和LW中任意一条进行传输，而不是如图1所示的在网络中单独链路L中传输。大量网络链路并不影响这里描述的可应用于单独链路的原理。原则上流与单独网络链路相关联，所述单独网络链路可被看作图1中的单独链路。当多个并发流被指配到不同的链路上时，在总网络带宽上有所差异：通过流调节器这些流可被并行的传输，所以总带宽临时性地变成单独链路带宽的多倍。
图3的系统与图1系统不同的本质在于通信协议在DMA电路和网络界面NI之间的执行。DMA电路不再发送请求至网络界面来传送数据，而是通过启动标识要服务的队列10的选择信号SELi来等待网络界面NI请求数据。信号SELi由定序器SEQ生成，定序器SEQ替换了图1中的请求仲裁电路。
定序器SEQ可能被简单地设计为对队列10执行循环查询并在当被查询队列具有容纳数据的空间时启用选择信号SELi。在这种情况下定序器停止并等待该队列被DMA电路装满，之后禁用SELi信号，然后移动到下一个队列。
图4示出了该操作更多的细节。
在T0时刻，该系统处于空闲状态并且所有的队列10均为空。定序器SEQ启用第一个队列的选择信号SEL1并等待数据。
在T1时刻，处理器CPU在存储器MEM中生成了多个数据批。处理器初始化网络界面NI，例如通过将信息写入定序器SEQ的寄存器中，来将各个队列分配给(数据)批。
在T2时刻，处理器初始化DMA电路来将多个批传输至相应队列。
在T3时刻，DMA电路读取数据批至其高速缓存中。当信号SEL1激活时，DMA电路即可将数据从第一批(Tx1)开始传输至网络界面NI，在网络界面数据批被写入第一队列10。
在T4时刻，第一队列已满。定序器禁用信号SEL1并启用标识要填充的第二队列的信号SEL2。
在T5时刻，DMA电路将数据从第二批(Tx2)传输至网络界面，在网络界面数据批被写入第二队列10，直至信号SEL2被禁用而新的信号SEL3被启用以传输下一个批。
在该系统中，不同的流传输被顺序处理而无需仲裁决定哪个流可被传输。DMA电路与队列之间的带宽可以被100％的使用。
减少队列10引入的时延是可取的。为达成这一目标，队列的尺寸应当被减小。既然仅当队列包含完整包时流调节器才对其进行处理，那么队列最小的尺寸即为包的尺寸Sp。问题在于，是否这个队列尺寸就是令人满意的尺寸，或者队列尺寸有更佳的可能。
图5为描绘了运行中的队列10填充变化示例的曲线图。如示例所述，填充速度π被选择为等于网络标称传输速率r的两倍。速度π可能为DMA电路的标称传输速率，该标称传输速率一般比网络链路的标称传输速率高。包的尺寸记为Sp，队列的尺寸记为σ。
在t0时刻，定序器SEQ选择要填充的队列。该队列的剩余填充水平为α1<Sp。队列以速率π进行填充。
在t1时刻，队列填充水平达到Sp。该队列包含完整包，并且可以开始在网络中队该队列进行清空。如果流调节器REGL在t1时实际选择了该队列，那么该队列将以速率r清空。该队列将以显示的较慢速度π-r继续进行填充。
在t2时刻，队列的填充水平达到了界限σ。填充停止，但清空继续。该队列以速率r清空。定序器SEQ选择下一队列进行填充。
在t3时刻，完整的包已经传输至网络。队列到达剩余填充水平α2<Sp，因而无法发送新的完整包。流调节器继续处理下一个队列。
在t4时刻，队列又一次被选择进行填充，并从新剩余填充水平α2开始重复进行如t0时的循环。队列t5时包含了新的完整包。
该图没有展示应用于流的速率限制ρ的影响。其展示的是在网络链路标称速率r下清空队列。事实上，流速率的限制可通过平均化的效果来实现：队列总是以最高可用速度清空，但是查询的频率(未在本图示出)由流调节器调整以获取平均流速率值。例如，在三个队列A、B和C的流速率分别为0.5、0.25和0.25时，可以使用接下来的查询顺序：A，B，A，C，A，B，A，C……
优选地，使用如美国专利申请2011-0026400的流速率管理。该管理基于流在滑动时间窗口中通过网络可传输的包的配额。在这样的流管理下，所有的队列在窗口起始时被查询，并且每个队列将其拥有的包进行传输，即使其关联的流速率值较低。但是一旦队列发送完了它在窗口中的包配额，其查询将被挂起，直至下一个窗口开始。这样，流在每个窗口中可通过网络传输的包的数目是有限的，但包可在窗口中的任意时间进行传输。
如上所述，仅当队列包含完整包时才会开始对队列的清空。在图5中，这发生在t1至t5时刻。注意在每轮循环的开始，队列无法进行清空时有一平静阶段。既然流调节器的工作与定序器是独立的，那么控制器就有可能在这一平静阶段查询队列。于是该流调节器跳过这一队列并移动到下个队列，降低了系统的效率。
直观地看，可以观察到当提高队列尺寸σ时，平静阶段会减少，并且当σ＝2Sp时它们会消失。
图6为示出了基于队列尺寸σ的系统带宽利用效率曲线图。该图表为在四个队列在π＝2r情况下的仿真结果。相应流的速率ρ被选为0.2、0.3、0.7和0.8(加起来为理论最高值2，见图表的纵轴)。
注意效率由σ＝1下的合理值1.92开始，并且趋向于接近2。在σ＝1.6时效率几乎达到了1.99。换句话说，当σ＝1时获得了96％的效率，而当σ＝1.6时获得了99.5％的效率。
这样的系统对于尺寸在1至2个包之间的队列非常高效，为了显著地降低时延，该尺寸值相当的低。
根据传输数据的性质，包的尺寸可能因不同的流而异。在这个案例中，为了使所述系统适合所有的情况，队列尺寸应该按照需处理的包的最大尺寸来选择，而这在当处理的大部分流的包尺寸较小的情况下会对系统造成损害。
该危害可通过将动态调整队列尺寸作为并行流处理的一个功能来加以缓和。实践中，网络界面中的队列为尺寸不可变的硬件成分。这样，物理队列尺寸可按照系统中可能会处理的流的最大包的尺寸进行选择，但是对队列指定可调的填充阈值σ。定序器正是检查关于该阈值的填充水平从而启动相应的选择信号SELi(图3)。
图7展示了网络界面实施例的示例，其集成的队列10具有可调的填充阈值。将包尺寸Sp和乘法因子K(如1.6)写入网络界面各自的寄存器12、14中。该写入可发生在图4中的T1时刻，当处理器CPU配置网络界面将队列分配给待传输的流时。如果待传输的流具有不同的包尺寸，写入寄存器12的值Sp为其中的最大值。
寄存器12和14的内容在寄存器16相乘，生成阈值σ。该阈值在与各自队列10关联的比较器30中被使用。当相应队列10的填充水平达到值σ时，每个比较器30启用满信号给定序器SEQ。当满信号被启用时，定序器选择下一个队列来进行填充。
虽然优选地在图3所示的系统中使用可调阈值，这种方法的优点与该系统是独立的。因此，该方法可以在图1所示的或其他任意系统中使用。

Claims (5)

1.一种用于在网络上传输并发数据流的系统，所述数据在网络上以多个数据字的传输单元被传送，所述系统包括：
存储器，包含数据流中的数据；
多个队列，被分别分配给所述数据流，所述多个队列被连接至所述存储器以接收数据字；
流调节器，被配置为基于分配至队列的各自的速率限制，以各自的频率顺序查询队列，并且在所述网络上传输被该调节器所查询的队列中可用的任意完整的传输单元；
配置电路，被配置为向全部队列提供共同阈值；
队列管理电路，被配置为分别地从存储器填充每一个队列，直至达到全部队列的共同阈值；
处理器，被编程为生成所述数据流并管理数据流至队列的分配，而且所述处理器连接至所述配置电路以便按照所述传输单元的最大尺寸动态地调整阈值。
2.如权利要求1所述的系统，其中所述队列管理电路包括：
定序器，被配置为按照循环方式查询队列并在被该定序器所查询的队列的填充水平低于共同阈值时启用数据请求信号；以及
直接存储器访问电路，被配置为接收数据请求信号并通过从存储器传输数据字至相应队列来对所述数据请求信号进行响应。
3.如权利要求2所述的系统，其中所述共同阈值包括在Sp和2Sp之间，所述Sp为最大传输单元尺寸。
4.如权利要求2所述的系统，包括：
网络接口，包括队列、流调节器和定序器；以及
系统总线，其将处理器、存储器和直接存储器访问电路相互连接。
5.如权利要求1所述的系统，其中所述流调节器被配置为通过限制连续时间窗口中在网络上传输的传输单元的数目来调整流的平均速率。
CN201280062721.4A 2011-12-19 2012-12-19 用于在网络上传输并发数据流的系统 Active CN104081735B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1161871A FR2984656B1 (fr) 2011-12-19 2011-12-19 Systeme d'emission de flots de donnees concurrents sur un reseau
FR1161871 2011-12-19
PCT/FR2012/000533 WO2013093239A1 (fr) 2011-12-19 2012-12-19 Systeme d'emission de flots de donnees concurrents sur un reseau

Publications (2)

Publication Number Publication Date
CN104081735A CN104081735A (zh) 2014-10-01
CN104081735B true CN104081735B (zh) 2017-08-29

Family

ID=47666396

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280062721.4A Active CN104081735B (zh) 2011-12-19 2012-12-19 用于在网络上传输并发数据流的系统

Country Status (5)

Country Link
US (1) US20140301206A1 (zh)
EP (1) EP2795853B1 (zh)
CN (1) CN104081735B (zh)
FR (1) FR2984656B1 (zh)
WO (1) WO2013093239A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3044188B1 (fr) 2015-11-25 2017-12-22 Kalray Limiteur de debit de type "seau a jetons"
CN106354673B (zh) * 2016-08-25 2018-06-22 北京网迅科技有限公司杭州分公司 基于多dma队列的数据传输方法和装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6144637A (en) * 1996-12-20 2000-11-07 Cisco Technology, Inc. Data communications
US6424622B1 (en) * 1999-02-12 2002-07-23 Nec Usa, Inc. Optimal buffer management scheme with dynamic queue length thresholds for ATM switches

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5737313A (en) * 1996-03-15 1998-04-07 Nec Usa, Inc. Design of a closed loop feed back control for ABR service
JP3063726B2 (ja) * 1998-03-06 2000-07-12 日本電気株式会社 トラヒックシェーパ
WO2004025394A2 (en) * 2002-09-13 2004-03-25 Passave Ltd. Operations method in an ethernet passive optical network that includes a network unit with multiple entities
US7606158B2 (en) * 2004-09-24 2009-10-20 Cisco Technology, Inc. Hierarchical flow control for router ATM interfaces
US7502378B2 (en) * 2006-11-29 2009-03-10 Nec Laboratories America, Inc. Flexible wrapper architecture for tiled networks on a chip
US8831024B2 (en) * 2006-12-29 2014-09-09 Broadcom Corporation Dynamic header creation and flow control for a programmable communications processor, and applications thereof
FR2948840B1 (fr) 2009-07-29 2011-09-16 Kalray Reseau de communication sur puce avec garantie de service
US8588242B1 (en) * 2010-01-07 2013-11-19 Marvell Israel (M.I.S.L) Ltd. Deficit round robin scheduling using multiplication factors

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6144637A (en) * 1996-12-20 2000-11-07 Cisco Technology, Inc. Data communications
US6424622B1 (en) * 1999-02-12 2002-07-23 Nec Usa, Inc. Optimal buffer management scheme with dynamic queue length thresholds for ATM switches

Also Published As

Publication number Publication date
WO2013093239A1 (fr) 2013-06-27
CN104081735A (zh) 2014-10-01
FR2984656B1 (fr) 2014-02-28
US20140301206A1 (en) 2014-10-09
EP2795853B1 (fr) 2015-09-30
EP2795853A1 (fr) 2014-10-29
FR2984656A1 (fr) 2013-06-21

Similar Documents

Publication Publication Date Title
CN104067576B (zh) 用于在网络上传输并发数据流的系统
US6888831B1 (en) Distributed resource reservation system for establishing a path through a multi-dimensional computer network to support isochronous data
US7002926B1 (en) Isochronous switched fabric network
US6967951B2 (en) System for reordering sequenced based packets in a switching network
US8285914B1 (en) Banked memory arbiter for control memory
US9225668B2 (en) Priority driven channel allocation for packet transferring
CN102171580B (zh) 在被管理网络上的layer-2处的包汇聚和分割
US8601181B2 (en) System and method for read data buffering wherein an arbitration policy determines whether internal or external buffers are given preference
CN106031107B (zh) 用于管理分组传输的电路及方法
CN101989942B (zh) 仲裁控制方法、通信方法、仲裁器和通信系统
US20060092944A1 (en) Methods and apparatuses to manage bandwidth mismatches between a sending device and a receiving device
US10104006B2 (en) Bus interface apparatus, router, and bus system including them
CN103885840B (zh) 一种基于AXI4总线的FCoE协议加速引擎IP核
US20140036680A1 (en) Method to Allocate Packet Buffers in a Packet Transferring System
CN107220200A (zh) 基于动态优先级的时间触发以太网数据管理系统及方法
CN104735726A (zh) 一种基于多种无线接入网络的业务分流传输的方法及装置
CN104054309A (zh) 在网络边缘有效使用数据包缓冲和带宽资源的设备
CN104081735B (zh) 用于在网络上传输并发数据流的系统
JP4516395B2 (ja) リンク・リスト・プロセッサを持つメモリ管理システム
CN108768898A (zh) 一种片上网络传输报文的方法及其装置
CN111526169B (zh) 通过网络发送数据的方法、介质、服务器和计算机设备
CN107113323B (zh) 一种数据存储方法、装置和系统
CN107689923A (zh) 报文处理方法及路由器
CN109995667A (zh) 传输报文的方法和发送设备
CN107925438B (zh) 一种dsl系统中资源调度的方法、装置及系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant