CN104077106B - 具有原生切换机制的非对称多核心处理器 - Google Patents

具有原生切换机制的非对称多核心处理器 Download PDF

Info

Publication number
CN104077106B
CN104077106B CN201410048503.6A CN201410048503A CN104077106B CN 104077106 B CN104077106 B CN 104077106B CN 201410048503 A CN201410048503 A CN 201410048503A CN 104077106 B CN104077106 B CN 104077106B
Authority
CN
China
Prior art keywords
core
thread
processor
instruction set
feature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410048503.6A
Other languages
English (en)
Other versions
CN104077106A (zh
Inventor
罗德尼·E·虎克
泰瑞·派克斯
G·葛兰·亨利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Via Technologies Inc
Original Assignee
Via Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Via Technologies Inc filed Critical Via Technologies Inc
Publication of CN104077106A publication Critical patent/CN104077106A/zh
Application granted granted Critical
Publication of CN104077106B publication Critical patent/CN104077106B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3293—Power saving characterised by the action undertaken by switching to a less power-consuming processor, e.g. sub-CPU
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
    • G06F9/5027—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals
    • G06F9/5044—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals considering hardware capabilities
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5094—Allocation of resources, e.g. of the central processing unit [CPU] where the allocation takes into account power or heat criteria
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)
  • Executing Machine-Instructions (AREA)

Abstract

本发明公开具有原生切换机制的非对称多核心处理器，包含一第一与一第二处理核心，以支援其指令集架构的特征集合中相对应的一第一与一第二特征子集合。受支援的该第一特征子集合少于指令集架构的特征集合的所有特征。受支援的第一与第二特征子集合互不相同，但其结合即为指令集架构的特征集合的所有特征。当一执行绪由第一核心执行时，第一核心检测执行绪是否尝试利用该指令集架构的特征集合中不包含于受支援的第一特征子集合的一特征，以做出指示由第一核心切换至第二核心用以执行执行绪的回应。此不受支援的特征可为一不受支援的指令或操作模式。此切换动作可在低效能/低功耗的核心过度使用或是在高功耗/高效能的核心利用率过低时执行。

Description

具有原生切换机制的非对称多核心处理器
技术领域
本发明关于一种处理器，尤其是一种非对称多核心处理器。
本申请案主张2013年3月26日提出的美国临时专利申请案第61/805,225号“ASYMMETRIC MULTI-CORE PROCESSOR WITH NATIVE SWITCHING MECHANISM”的优先权，其内容整体引用为本发明的公开内容。
背景技术
总部位于英国剑桥的处理器授权商ARM近来提出一种称为“大小核(big.LITTLE)”的处理架构。举例来说，大小核系统的“大核(big)”可以是效能较高且功耗较高的Cortex-A15处理器，而与其匹配的“小核(LITTLE)”可以是效能较低且功耗较低的Cortex-A7处理器。此系统可在依据执行绪的运算强度，在此二个处理器间进行切换。若是此执行绪具有高运算强度，此系统会切换至Cortex-A15处理器执行；反之，当执行绪不具有高运算强度时，此系统就会切换至Cortex-A7处理器执行。透过如此处理，就可以使整体效能接近Cortex-A15处理器的水准，而功耗则是介于处理器Cortex-A7与Cortex-A15之间。此设计特别适用于由电池供电且所需效能变化范围大的处理平台，例如智能手机。
在Peter Greenhalgh着，于2011年九月发布的ARM白皮书“Big.LITTLEProcessing with ARM CortexTM–A15&Cortex-A7”中，即指出Cortex-A15与Cortex-A7处理器的架构相同，并以此为大小核(big.LITTLE)的一重要范例。进一步来说，这两个处理器都是采用ARM v7A架构。（举例来说，Cortex-A7处理器系采用ARM v7A架构的虚拟与大型实体定址延伸(Virtualization and Large Physical Address Extensions)）基于此，这两个处理器都可以执行此架构下的所有指令，虽然部分指令的执行上会呈现不同的效能与功耗。此操作系统会决定切换处理器的时点，以试着满足当前执行的应用程序所需的效能。
大小核(big.LITTLE)的一限制在于，两个处理器之间需要充分的架构相容性。此问题在于架构内的指令具要相当数量晶体管的配合的情况下，会变得更为显著。举例来说，就算是单指令多数据(SIMD)指令，其最低硬件需求也相当可观，即使是小核(LITTLE)处理器，也具有简单的硬件来对于SIMD指令内各别部分的数据进行排序。基本上，这些指令在应用程序内的出现情形，即高度相关于此应用程序对于高效能处理的需求。基于此，在小核处理器内的SIMD简单硬件不大可能会有明显的使用时间，因为此硬件很快就无法满足应用程序的效能需求致使系统切换至大核(big)处理器处理。因此，小核处理器内的SIMD简单硬件将会是浪费。
大小核(big.LITTLE)的另一限制在于，操作系统需要改变以在处理器切换时作出处理并调和此切换动作。但是，说服操作系统的开发者将这些为此特殊利用而设置的指令纳入其中是相当困难的，尤其对于嵌入式操作系统的开发者更是如此。
大小核(big.LITTLE)的另一个缺点在于，操作系统决定大小核处理器切换时点的部分会消耗当前正在运作的处理器的频宽而使此频宽无法为应用程序所使用。亦即，切换编码并非与应用程序平行执行，而是互为代替。
大小核(big.LITTLE)的另一个缺点在于，部分应用程序难以开发出有效的切换编码。亦即，除非是功耗显然过多（即大核处理器执行过久）或是效能过低（即小核处理器执行过久）的情况下，否则操作系统难以知晓切换时点来执行处理器的切换。
发明内容
本发明的一实施例提供一种处理器。此处理器具有一指令集架构(ISA)，而此指令集架构具有一特征集合。此处理器包含一第一与一第二处理核心，用以支援该指令集架构的特征集合中，相对应的一第一与一第二特征子集合。受支援的该第一特征子集合少于该指令集架构的特征集合的所有特征。受支援的该第一与该第二特征子集合互不相同。受支援的该第一与该第二特征子集合的结合即为该指令集架构的特征集合的所有特征。当一执行绪由该第一核心执行时，该第一核心检测该执行绪是否尝试利用该指令集架构的特征集合中不包含于受支援的该第一特征子集合的一特征，以做出指示该处理器由该第一核心切换至该第二核心执行该执行绪的回应。
本发明的另一实施例提供一种由一处理器执行的方法。此处理器具有一指令集架构以及一第一与一第二处理核心。此指令集架构具有一特征集合。此方法包含：当一执行绪由该第一核心执行时，检测该执行绪是否尝试利用该指令集架构的特征集合中不包含于一第一特征子集合的一特征。该第一核心用以支援该第一特征子集合。受支援的该第一特征子集合系少于该指令集架构的特征集合的所有特征。该第二核心用以支援该指令集架构的特征集合中的一第二特征子集合。受支援的该第一与该第二特征子集合的特征互不相同。该第一与该第二特征子集合所支援的特征的结合即为该指令集架构的特征集合的所有特征。此方法亦包含：将该执行绪的执行切换至该第二核心而非该第一核心，以回应该检测步骤。
本发明的又一实施例提供一种处理器。此处理器包含至少二个处理核心，其中一个该处理核心执行一执行绪的功耗较低但效能亦较低。该处理器系检测一事件是否发生，以指示该执行绪的执行由该些核心中的一第一核心切换至该些核心中的一第二核心。该处理器在检测到该事件时，自动将该执行绪的状态由该第一核心移转到该第二核心以为回应，而非由执行于该第一核心的架构软件来指示该处理器将该执行绪的状态由该第一核心移转到该第二核心。
本发明的又一实施例提供一种由一处理器执行的方法。此处理器具有至少二个处理核心，其中一个该处理核心执行一执行绪的功耗较低但效能亦较低。此方法包含：利用该处理器检测一事件是否发生，以指示该执行绪的执行由该些核心中的一第一核心切换至该些核心中的一第二核心。此方法亦包含：在检测到该事件时，利用该处理器自动将该执行绪的状态由该第一核心移转到该第二核心以为回应，而非由执行于该第一核心的架构软件来指示该处理器将该执行绪的状态由该第一核心移转到该第二核心。
关于本发明的优点与精神可以藉由以下的发明详述及附图得到进一步的了解。
附图说明
图1为本发明一非对称多核心处理器一实施例的方块示意图。
图2与图3为图1的处理器的运作的流程图。
图4为一非对称多核心处理器一实施例的方块示意图，其将切换管理单元整合于非对称核心内。
图5为一非对称多核心处理器一实施例的方块示意图，其非对称核心系直接将执行绪状态视为切换执行的一部分来移转。
图6为图5的处理器的运作的流程图。
图7为本发明一非对称多核心处理器的另一实施例的方块示意图。
其中，附图标记：
处理器 100
高特征核心 102
低特征核心 104
切换管理单元 106
共享状态储存单元 108
具体实施方式
名词定义
指令集架构，从微处理器家族的脉络来看包含(1)指令集；(2)指令集的指令所能存取的资源集（例如：记忆体定址所需的寄存器与模式）；以及(3)微处理器处理指令集的指令的操作模式（例如：16位元模式、32位元模式、64位元模式、真实模式、保护模式、长模式(Long mode)、虚拟8086模式、相容模式(compatibility mode)、虚拟机器延伸模式(Virtual Machine eXtensions(VMX)mode)、以及系统管理模式等），而程序集、资源集包含于指令集架构的特征集合中。因为程序撰写者，如组译器与编译器的撰写者，想要产生可在一微处理器家族执行的机器语言程序时就需要此微处理器家族的ISA定义，而微处理器家族的制造者通常会将ISA定义于操作者操作手册中。举例来说，2009年3月公布的Intel64与IA-32架构软件开发者手册(Intel64and IA-32Architectures Software Developer’sManual)即定义Intel64与IA-32处理器架构的ISA。此软件开发者手册包含有五个章节，第一章是基本架构；第二A章是指令集参考A至M；第二B章是指令集参考N至Z；第三A章是系统编程指南；第三B章是系统编程指南第二部分，此手册系列为本案的参考文件。此种处理器架构通常被称为x86架构，本文中则是以x86、x86ISA、x86ISA家族、x86家族或是相似用语来说明。在另一个例子中，2010年公布的ARM架构参考手册，ARM v7-A与ARM v7-R版本Erratamarkup，定义ARM处理器架构的ISA。此参考手册系列为参考文件。此ARM处理器架构的ISA在此亦被称为ARM、ARM ISA、ARM ISA家族、ARM家族或是相似用语。其他众所周知的ISA家族还有IBM System/360/370/390与z/Architecture、DEC VAX、Motorola68k、MIPS、SPARC、PowerPC与DEC Alpha等等。ISA的定义会涵盖处理器家族，因为处理器家族的发展中，制造者会透过在指令集中增加新指令、以及/或在寄存器组中增加新的寄存器等方式来改进原始处理器的ISA。举例来说，随着x86程序集架构的发展，其于Intel Pentium III处理器家族导入一组128位元的多媒体扩展指令集(MMX)寄存器作为单指令多重数据流扩展(SSE)指令集的一部分，而x86ISA机器语言程序已经开发来利用XMM寄存器以提升效能，虽然现存的x86ISA机器语言程序并不使用单指令多重数据流扩展指令集的XMM寄存器。此外，其他制造商亦设计且制造出可执行x86ISA机器语言程序的微处理器。例如，超微半导体(AMD)与威盛电子(VIA Technologies)即在x86ISA增加新技术特征，如超微半导体的3DNOW!单指令多重数据流(SIMD)向量处理指令，以及威盛电子的Padlock安全引擎随机数产生器(randomnumber generator)与先进译码引擎(advanced cryptography engine)的技术，前述技术都是采用x86ISA的机器语言程序，但却非由现有的Intel微处理器实现。以另一个实例来说明，ARM ISA原本定义ARM指令集状态具有4位元组的指令。然而，随着ARM ISA的发展而增加其他指令集状态，如具有2位元组指令以提升编码密度的Thumb指令集状态以及用以加速Java位元组码程序的Jazelle指令集状态，而ARM ISA机器语言程序已被发展来使用部分或所有其他ARM ISA指令集状态，即使现存的ARM ISA机器语言程序并非采用这些其他ARMISA指令集状态。
指令集，系定义二进位制编码值的集合（即机器语言指令）与微处理器所执行操作间的对应关系。机器语言指令指示微处理器执行的操作如：将寄存器1内的运算元与寄存器2内的运算元相加并将结果写入寄存器3、将记忆体地址0x12345678的运算元减掉指令所指定的立即运算元并将结果写入寄存器5、依据寄存器7所指定的位元数移动寄存器6内的数值、若是零旗标被设定时，分支到指令后方的36个位元组、将记忆体地址0xABCD0000的数值载入寄存器8。因此，指令集系定义各个机器语言指令使微处理器执行所欲执行的操作的二进位编码值。需了解的是，指令集定义二进位值与微处理器操作间的对应关系，并不意味着单一个二进位值就会对应至单一个微处理器操作。具体来说，在部分指令集中，多个二进位值可能会对应至同一个微处理器操作。
执行绪，系一系列或是一串程序指令。执行绪在本文中又称为程序执行绪。在本文中，程序执行绪基于处理核心的架构程序计数器（例如x86指令指标(IP)或是AMR程序计数器(PC)）提取自记忆体。相较之下，微码常式的提取则是基于处理核心的一非架构微码程序计数器。
架构软件，系一程序，执行绪系分发自此程序。举例来说，架构软件系一般软件应用程序，如文字处理软件或是试算表程序，以及系统软件，如基本输出入系统(BIOS)或是操作系统。
微码，系基于处理核心的微码程序计数器提取自处理器的非架构记忆体的指令。相反地，架构软件的提取则是基于处理核心的架构程序计数器。
处理器所具有的指令集架构特征集合(ISA feature set)系一组由处理器支援的指令集架构所定义的特征。这些特征可包含处理器支援的指令集架构指令集、处理器支援的指令集架构操作模式的集合与/或处理器支援的指令集架构资源的集合。这些特征亦可包含处理器支援的不同分页模式。如前述，指令集架构的处理器家族中一个给定模型的处理器，所能支援的特征通常会少于此指令集架构定义的所有特征。
处理核心，或称核心，系一硬件装置，能够处理数据以回应程序执行绪的指令执行。这些指令系属于由包含此核心的处理器的指令集架构所定义的指令集。不过，如本文所述，处理核心可能无法支援（即无法执行）指令集架构的指令集内的所有指令。此外，处理核心可能无法支援（即无法运作于）指令集架构定义的所有模式。广泛地来说，处理核心可能无法支援指令集架构的所有特征，但可以支援指令集架构的特征集合内的一特征子集合。
执行绪状态，系核心执行执行绪需要的所有状态。执行绪状态亦可称为执行状态。核心执行执行绪所需要的状态系由此指令集架构与核心的微架构所规范。虽然各个核心所支援的指令集架构特征的子集合各有不同，且其微架构亦各有不同，不过，这些核心必须至少包含其执行执行绪所需的状态。以下描述仅为例示的目的。执行绪状态至少包含由指令集架构所定义的执行绪的架构状态。举例来说，架构寄存器（涵盖程序计数器、通用寄存器与描述核心组态所需的控制寄存器）就会被纳入执行绪状态。此外，非架构状态通常就不属于执行绪状态。非架构执行绪状态可包含储存微指令执行中间结果的暂时寄存器。
在本文对于非对称多核心处理器的描述内容中，对于不受其中核心支援的指令集架构特征，或是不包含于指令集架构特征集合中核心支援的特征子集合的指令集架构特征，若是此核心不执行此特征，执行绪就会尝试指令集架构所定义的利用并指示切换至另一个核心。在指令不受核心支援的情况下，核心接收到指令也不会去执行。举例来说，若是此核心不支援一I/O指令（例如x86IN或是OUT指令），此核心就不会执行此IT指令的语意而指示一切换步骤切换至另一个核心。值得注意的是，因为此非对称多核心处理器的核心所支援的这些特征子集合的结合，就是整个指令集架构的特征集合，因而必定至少有一个核心支援此指令。在操作模式不受核心支援的情况下，即使收到指示，核心也不会进入或离开此特定操作模式，而是指示一切换步骤切换至另一个核心。举例来说，若是此核心不支援一特殊位元宽度的操作模式（例如x8664位元模式，亦称为长模式）而执行绪尝试进入此位元宽度模式（例如写入一指令集架构特定的值至指令集架构特定的控制寄存器），此核心不会进入此模式而指示一切换步骤切换至另一个核心。同样地，值得注意的是，因为此非对称多核心处理器的核心所支援的这些特征子集合的结合，就是整个指令集架构的特征集合，因而必定至少有一个核心支援此操作模式。
图1为本发明一非对称多核心处理器100一实施例的方块示意图。此处理器100具有一指令集架构的特征组合。此指令集架构可以是一个既有的指令集架构，包含前述各个指令集架构，或是未来开发出来的指令集架构。
处理器100具有一高特征核心(high-feature core)102（或称高核心102）与一低特征核心(low-feature core)104（或称低核心104），各自耦接置一切换管理单元106与一共享的状态储存器108。相较于低特征核心104，高特征核心102在执行执行绪时具有较高效能但是也会消耗较多能量；反之，相较于高特征核心102，低特征核心104在执行执行绪时的效能较低但是消耗的能量也较少。在此理解下，此二核心102/104为非对称。功耗/效能的非对称主要是因为这两个核心102/104在微架构阶层的差异所致。举例来说，这两个核心102/104可具有不同尺寸的快取记忆体与/或不同的阶层式快取结构、依序(in-order)与非循序(out-of-order)执行、不同的分支预测机制、不同组成的执行单元、纯量与超纯量指令技术(superscalar instruction issue)、预测与非预测执行等。功耗/效能的差异并不会影响处理器100对执行绪的正确执行。所谓正确的执行绪执行，系指依据处理器100的指令集架构所给定的一起始状态，再由处理器100执行执行绪而产生执行结果。核心执行执行绪的效能系指核心执行执行绪指令的速度。效能可利用每秒的指令数量或其它适合的参数来量测。
此外，低核心104与高核心102的不对称亦显现于其支援指令集架构的不同特征子集合。不过，低核心104与高核心102的结合则可支援整个指令集架构，其具体实施如下所述。当此二个核心102/104的其中之一在执行一执行绪，此执行绪会尝试利用一不包含于核心102/104所支援的特征子集合的特征，切换管理单元106则会将执行绪的执行切换至另一个核心102/104，此切换动作包含将执行绪状态移转至另一个核心102/104，以下对此有更详细的说明。在一实施例中，高核心102所支援的特征子集合包含指令集架构的所有特征，而低核心104所支援的特征子集合少于指令集架构的所有特征。反之，在一实施例中，高核心102所支援的特征子集合系少于指令集架构的所有特征，而低核心104所支援的特征子集合的特征包含指令集架构的所有特征。此外，在一实施例中，高核心102所支援的特征子集合少于指令集架构的所有特征，低核心104所支援的特征子集合亦少于指令集架构的所有特征。不过，前述各实施例中，二个特征子集合的结合就等同于指令集架构的所有特征。前述各实施例中，二个核心102/104中的至少一个所支援的特征少于指令集架构的所有特征，因此，相较于二个核心102/104都支援整个指令集架构的特征集合，本发明的实施例能进一步降低核心功耗。
透过此方式，就理论上而言，选择由低特征核心104或是高特征核心102来执行执行绪至少部分在处理器设计的时候就已经决定。概括地说，高特征核心102所支援的指令集架构特征基本上是关于高效能，相反地，低特征核心104支援的特征则是关于低效能。如前述“减少”核心对于特征的支援，有助于了解何时切换执行绪的执行，而不需使用操作系统。
切换管理单元106系原生于处理器100，亦即，切换管理单元106处理器100的一部分，而非如传统方式架构于软件，如操作系统。在一实施例中，此原生切换管理单元106包含一“非核心”状态机器。在另一实施例中，此原生切换管理单元106包含一个单独的第三处理核心。此第三处理核心的功耗极低，只处理自己的编码，而这些编码与核心102/104所执行的编码分开。举例来说，此单独的切换管理单元106可包含一服务处理器，同时为处理器100处理除错与电源管理的服务。这样做的优点在于，此单独的切换管理单元106不需消耗当前处理核心102/104的频宽。在另一实施例中，如下文所述，切换管理单元106整合于低效能核心104与高效能核心102，而包含执行于核心102/104的微码。
就一实施例而言，除了在执行绪尝试利用正在执行的核心102/104所不支援的指令集架构特征而完成执行的切换外，此切换管理单元106亦会监测当前执行的核心102/104的利用率。当切换管理单元106检测到高特征核心102利用过低，它就会将执行绪的执行切换至低特征核心104。反之，当切换管理单元106检测到低特征核心104被过度使用，它就会将执行绪的执行切换至高特征核心102。相较于传统方式透过操作系统来切换，切换管理单元106具有潜力能更好地判断核心102/104的利用状态，而能更有效地与更快速地做出切换的决定。
共享状态储存单元108系供核心102/104使用，在切换执行绪的执行时，将执行绪状态的状态由一个核心102/104移转至另一个核心102/104。进一步来说，执行中的核心102/104系将自己的执行绪状态储存至共享状态储存单元108，用以在执行切换后的执行绪核心102/104可从共享状态储存单元108取得执行绪状态。就一实施例而言，此共享状态储存单元108系一私有、非架构的随机存取记忆体，例如一静态随机存取记忆体。此记忆体系由二个核心102/104所共享，并且，此二个核心102/104均可存取此记忆体。不过，其他类型的储存单元亦可适用于本发明。在另一实施例中，此共享状态储存单元108系系统记忆体。
图2是图1的处理器100的运作一实施例的流程图。此流程始于步骤202。
在步骤202中，非对称核心102/104中的第一核心，即第1图中的低核心104或高核心102，系执行一应用程序执行绪。接下来流程前进至步骤204。
在步骤204中，正在执行执行绪的第一核心102/104检测到执行绪正在尝试利用指令集架构的特征集合中不受此第一核心102/104支援的一特征。亦即，此特征不包含于指令集架构的特征集合中支援此第一核心102/104的子集合。依据此不受支援的特征的特性，此第一核心102/104可透过不同方式检测此不受支援的特征。举例来说，指令解码器对不受第一核心102/104支援的指令进行解码、或是执行单元可检测指令尝试存取不受第一核心102/104支援的控制寄存器或一特殊控制寄存器位元或栏位，例如将核心102/104置于指令集架构定义的一特殊操作模式。接下来前进至步骤206。
在步骤206中，因应步骤204的检测步骤检测到执行绪尝试使用不受支援的特征，此第一核心102/104会停止执行执行绪。举例来说，若是指令解码器将一不受支援的指令解码，它会设陷(trap)于一微码常式以处理非法指令例外，此微码常式会停止此执行绪的后续指令的执行。在另一个例子中，若是执行单元检测到一指令尝试存取一不受支援的控制寄存器或其位元或其栏位，它就会设陷于一微码常式以停止此执行绪的后续指令的执行。接下来前进至步骤208。
在步骤208中，第一核心102/104指示处理器切换至第二核心102/104来执行执行绪。在一实施例中，由如步骤206所述的微码常式指示此切换动作。在另一实施例中，可由第一核心102/104的一硬件状态机指示此切换动作。就一实施例而言，此第一核心102/104传送信号至切换管理单元106以指示此切换的需求。接下来前进至步骤212。
在步骤212中，此切换管理单元106指示第一核心102/104储存执行绪的状态。就一实施例而言，此切换管理单元106传送信号至第一核心102/104以通知其储存执行绪状态。接下来前进至步骤214。
在步骤214中，第一核心102/104储存执行绪状态至共享状态储存单元108。除了执行绪状态，此第一核心102/104亦可转移其它不是第二核心102/104执行执行绪所必须，但能加快第二核心102/104执行执行绪的速度的状态，例如第一核心102/104的一个或多个快取记忆体的部分或全部的内容。接下来前进至步骤216。
在步骤216中，切换管理单元106指示第二核心102/104脱离低功耗模式。这是因为在图2的操作流程的前一个事件的步骤228中，第二核心102/104扮演第一核心102/104的角色，而步骤228通知其进入低功耗模式。也就是说，第二核心102/104检测到执行绪尝试使用第二核心102/104不支援的一指令集架构特征，因而在步骤228由切换管理单元106通知第二核心102/104进入低功耗模式。进入低功耗模式时，核心所消耗的能量会少于其主动执行执行绪所消耗的能量。关于低功耗模式，举例来说：系对应于一个指示核心停止执行执行绪指令的模式；系停用连接到处理器的外部总线时钟的模式；核心停用其部分电路的时钟信号的模式；核心停止供电至其内部的部分电路的模式。此低功耗模式可包含广为人知的进阶组态与电源介面(Advanced Configuration and Power Interface,ACPI)的处理器状态，即C-state。就一实施例而言，切换管理单元106会传送信号至第二核心102/104通知其脱离低功耗模式。在一实施例中，此信号会导致一非架构中断而唤醒第二核心102/104，如回复其电源供应与时钟。此中断会调用一微码常式来执行与当前的低功耗模式相关的动作。接下来前进至步骤218。
在步骤218中，第二核心102/104脱离低功耗模式并进入一运作模式。在运作模式中，核心会执行指令。此运作模式可包含广为人知的进阶组态与电源介面的性能状态，即P-state。在一实施例中，此运作模式系可被程序化，例如可利用系统软件，透过处理器100的控制寄存器，来帮助调整处理器100的效能相对于功耗的特性。接下来前进至步骤222。
在步骤222中，切换管理单元106指示第二核心102/104取得执行绪状态并开始执行执行绪。就一实施例而言，切换管理单元106系传送信号至第二核心102/104，并由第二核心102/104的微码提供服务以产生一非架构中断。接下来前进至步骤224。
在步骤224中，第二核心102/104由共享状态储存单元108取得于步骤214由第一核心102/104储存于共享状态储存单元108的执行绪状态。在一实施例中，步骤222接收的中断会调用第二核心102/104的一微码常式来从共享状态储存单元108取得执行绪状态。接下来前进至步骤226。
在步骤226中，切换管理单元106指示第一核心102/104进入低功耗模式。在一实施例中，此低功耗模式系可程序化，例如可利用系统软件，透过处理器100的控制寄存器，从第一核心102/104支援的多个低功耗模式取得，以利调整处理器100的效能相对于功耗的特性。接下来前进至步骤228。
在步骤228中，第一核心102/104进入步骤226指示的低功耗模式。此流程终止于此。
值得注意的是，虽然图2的各个步骤有其先后顺序，不过，部分步骤可以不同的顺序或是与其他步骤同时进行。举例来说，若是重视降低功耗更甚于提升效能，可将步骤222与226的顺序对调。又，在一实施例中，步骤216的操作可以发生于步骤214完成前，而使步骤214与218大致同时进行以更快速地使第二核心102/104执行执行绪。相同地，在一实施例中，步骤226的操作可以发生于步骤224完成前，而使步骤224与228大致同时进行以降低功耗。此外，若是重视降低功耗更甚于提升效能，可将步骤212与216的顺序对调。
图3为图1的处理器100的运作另一实施例的流程图。此流程始于步骤302。
在步骤302中，图1的二个非对称核心102/104中的一第一核心正在执行一应用程序执行绪，此第一核心可为低核心104或高核心102。接下来前进至步骤304。
在步骤304中，切换管理单元106检测到核心102/104的利用率已经高于一相对应的切换至高核心或是低于一相对应的切换至低核心的临界值。也就是说，若是低核心104正在执行，切换管理单元106检测到利用率高于一临界值，即表示低核心104过度使用，切换至高核心102执行较为有利；反之，若是高核心102正在执行，切换管理单元106检测到利用率低于一临界值，即表示高核心102的利用率太低，切换至低核心104执行较为有利。就一实施例而言，此切换至高核心的临界值大于切换至低核心的临界值，其提供磁滞效应以避免切换过于频繁。就一实施例而言，此关于核心利用的临界值可被程序化，如利用软件程序来协助调整核心切换的逻辑运算。
核心102/104的利用率系一个指标用来量测执行执行绪时核心的使用量。利用率可透过多种方式进行量测。在一实施例中，利用率基于指令引退率来计算。核心102/104可包含一计数器以累计给定时钟周期内引退指令的数量，并且周期性重置。在一实施例中，利用率系基于运作模式相较于不运作模式所耗费的时间。在运作模式中，核心102/104会执行指令，但在不运作模式则否。举例来说，不运作模式可对应或包含前述低功耗模式，如中止执行、停用时钟、停用电源等，就如同进入C0以外的其他C-state。核心102/104可包含一计数器，以计算在运作模式下所耗费的时间以及在各个不运作模式下所耗费的时间。此核心102/104可包含自运行计数器，即使在时钟与/或电源停用的情况下都可运行，以确保能即时计算。就一实施例而言，可采用最近的预设时间周期来计算利用率，此预设时间周期系可程序化，如利用软件程序以便于切换演算法的协调。切换管理单元106可存取第一核心102/104的计数器以确认利用率。接下来流程由步骤304前进至步骤306。
在步骤306中，切换管理单元106指示第一核心102/104停止执行执行绪。就一实施例而言，切换管理单元106传送指令至第一核心102/104以停止执行绪的执行。切换管理单元106中断第一核心102/104，并使第一核心102/104调用微码常式而使第一核心102/104如步骤308所述停止执行执行绪。接下来前进至步骤308。
在步骤308中，第一核心102/104停止执行执行绪。就一实施例而言，第一核心102/104获得一静止条件(quiescent condition)，以供后续执行如图2的步骤214所述储存执行绪状态的步骤。接下来流程由步骤308前进至图2的步骤212以执行图2的步骤212至步骤228。
图4为一非对称多核心处理器100的一实施例的方块示意图，此实施例的切换管理单元整合于非对称核心102/104中。图4的处理器100大致类似于图1的处理器；不过，在图4的实施例中，切换管理单元106整合于核心102/104，而非一独立于核心102/104外的元件。此将切换管理单元106整合于核心102/104的实施例中，位于第一核心102/104内的部分切换管理单元106有效指示第一核心102/104执行步骤208所述的切换动作、指示第一核心102/104执行步骤212所述储存执行绪状态的步骤、执行步骤216所述通知第二核心102/104脱离低功耗模式的步骤、执行步骤222所述指示第二核心102/104取回执行绪状态并开始执行执行绪的步骤、以及执行如步骤228所述指示第一核心102/104进入低功耗模式的步骤。此外，就一实施例而言，无论此切换管理单元106系整合于核心内或是一独立元件，类似于图3的步骤304的运算可利用来确认是否存在过度使用或利用率过低的情形而需执行切换动作。在一实施例中，核心102/104具有硬件状态机，在执行执行绪的同时，亦可执行确认是否切换的运算。在另一实施例中，则是由微码来执行此确认是否切换的运算，如对于一周期性计时器中断所作的反应。又，此微码亦可在每一次核心102/104由运作模式转换至不运作模式、或是由不运作模式转换至运作模式而被调用时来确认利用率。虽然整合于核心的切换管理单元使用微码来确认是否执行切换动作，会消耗核心指令执行的部分频宽，不过此方法相较于传统方式利用操作系统来确认是否执行切换动作，在效能乃至于本文提及的其他面向上仍然有其优势。
图5为一非对称多核心处理器100一实施例的方块示意图。此非对称核心102/104直接将执行绪状态视为切换执行的一部分来传送。图5的处理器100大致类似于图1的处理器100；不过，在图5的实施例中，处理器100并不具有图1的共享状态储存单元108，低核心104与高核心102直接将执行绪状态视为切换执行的一部分来传送。这在图6会有更详细的描述。
图6为图5的处理器100的运作的一实施例的流程图。图6的流程与图2在许多方面都相类似；不过，图6的流程省掉图2的步骤212与214，步骤208系直接前进至步骤216；此外，步骤222与224则是由步骤622与624取代，也就是说，步骤218系前进至步骤622，然后前进至步骤624，步骤624再前进至步骤226。
在步骤622中，切换管理单元106指示第一核心102/104将执行绪状态直接传送至第二核心102/104。除了传送执行绪状态，第一核心102/104也会传送其他非第二核心102/104执行执行绪所必要，但仍然有助于第二核心102/104执行执行绪的状态，例如第一核心102/104的一个或多个快取记忆体的部分或全部的内容。接下来前进至步骤624。
在步骤624中，第一核心102/104直接将执行绪状态储存于第二核心102/104。接下来流程前进至步骤226。
值得注意的是，图5与图6所述的直接储存执行绪状态的步骤可适用于具有独立的切换管理单元106的实施例（如图1所示）以及具有整合的切换管理单元的实施例（如图4所示）。
图7为一非对称多核心处理器100的一实施例的方块示意图。图7的处理器100类似于图1的处理器100，即低核心相较于高核心，其效能较低但消耗较少的能量；不过，在图7的实施例中，低核心104与高核心102均支援全部的指令集架构特征集合（不同于图1中低核心104与高核心102系支援指令集架构的不同的特征子集合）。在图7的实施例中，图2与图6所示的运作基本上是不相关的，也就是说，执行的切换并非由执行绪尝试执行一非支援特征所决定，不过，仍然是由原生的切换管理单元106来执行切换，而非如传统方式由操作系统来执行。因此，原生的切换管理单元106的优点系可被理解的。
本文所述的实施例的优点在于不需使用会消耗核心执行频宽的架构软件来确认切换是否需执行。其效能的优势需要在处理器设置额外硬件以确认切换执行来实现，不过，这些硬件会消耗额外能量。
本发明的实施例所提供的另一优点在于，利用处理器本身来检测切换的需求可以改善传统上使用系统软件处理的问题。具体来说，不需修改系统软件即可享有如本文实施例所述的非对称多核心处理器的优点，即降低功耗但维持接近于高核心的效能。这对于专属(proprietary)的操作系统特别有利。
本发明的实施例所提供的另一优点在于，因为低特征核心与高特征核心结合后可支援所有指令集架构特征，但个别仅支援此特征集合的一子集合，因此，相较于支援整个指令集架构特征集合，各核心各自消耗的能量可以降低。
虽然本文实施例所述的多核心处理器仅具有单一组非对称核心，不过，本发明不限于此。本发明的精神亦可适用于具有两个以上核心且其中至少一核心与其他核心不对称的实施例，以及具有多组非对称核心的实施例。
此外，虽然本文所述的实施例中，切换动作不是在(1)执行绪尝试使用核心不支援的特征，就是在(2)低核心被过度使用或高核心利用率过低时执行，不过，本发明并不限于此。本发明亦适用于，执行绪尝试执行一核心支持的特征，但此特征系高度相关于一效能需求与其他核心更密切相关的执行绪。举例来说，假设高核心正执行于其所支援位元宽度最宽的操作模式，而执行绪改变至位元宽度最窄的操作模式，此模式系与低效能需求高度相关；随后，切换至低核心的动作就会执行。在一实施例中，切换管理单元只会在高核心当前的利用率不会太大的情况下，即小于一可程序化预设临界值，使切换动作发生。
但以上所述，仅为本发明的较佳实施例而已，当不能以此限定本发明实施的范围，即大凡依本发明权利要求保护范围及发明说明内容所作的简单的等效变化与修改，皆仍属本发明专利涵盖的范围内。举例来说，软件可以执行本发明所述的装置与方法的功能、制造、形塑、模拟、描述以及/或测试等。这可由一般的程序语言（如C、C++）、硬件描述语言(HDL)包含Verilog HDL,VHDL等，或是其他既有程序来达成。此软件可以设置于任何已知的电脑可利用媒介，如磁带、半导体、磁盘、光盘（如CD-ROM、DVD-ROM等）、网络接线、无线或是其他通讯媒介。此处描述的装置与方法的实施例可被包含于一半导体智财核心，例如一微处理核心（如以硬件描述语言的实施方式）并且透过集成电路的制作转换为硬件。此外，本文所描述的装置与方法亦可包含硬件与软件的结合。因此，本文所述的任何实施例，并非用以限定本发明的范围。此外，本发明可应用于一般通用电脑的微处理器装置。最后，所属技术领域的技术人员利用本发明所公开的观念与实施例作为基础，来设计并调整出不同的结构已达成相同的目的，亦不超出本发明的范围。
但以上所述，仅为本发明的较佳实施例而已，当不能以此限定本发明实施的范围，即大凡依本发明权利要求及发明说明内容所作的简单的等效变化与修改，皆仍属本发明专利涵盖的范围内。另外本发明的任一实施例或申请专利范围不须达成本发明所公开的全部目的或优点或特点。此外，摘要部分和标题仅是用来辅助专利文件搜寻之用，并非用来限制本发明的权利范围。

Claims (24)

1.一种处理器，具有一指令集架构，其特征在于，该指令集架构具有一特征集合，该处理器包含：
一第一核心与一第二核心以及切换管理单元，该第一核心与该第二核心用以执行该指令集架构的特征集合中，相对应的一第一与一第二特征子集合；
其中，受执行的该第一特征子集合少于该指令集架构的特征集合的所有特征；
其中，受执行的该第一与该第二特征子集合互不相同；
其中，受执行的该第一与该第二特征子集合的结合即为该指令集架构的特征集合的所有特征；
其中，当一执行绪由该第一核心执行时，该第一核心检测该执行绪是否尝试利用该指令集架构的特征集合中仅包含于该第二特征子集合的一特征，若是，则做出指示该处理器由该第一核心切换至该第二核心用以执行该执行绪的回应；
该指令集架构的特征集合包括：处理器执行的指令集架构指令集、处理器执行的指令集架构操作模式的集合与/或处理器执行的指令集架构资源的集合；该执行绪为一系列或一串程序指令。
2.如权利要求1所述的处理器，其特征在于，相较于该第二核心，该第一核心执行该执行绪的功耗较少但效能较低。
3.如权利要求1所述的处理器，其特征在于，
该受执行的第二特征子集合少于该指令集架构的特征集合的所有特征；
其中，当该执行绪由该第二核心执行时，该第二核心检测该执行绪是否尝试利用该指令集架构的特征集合中不包含于受执行的该第二特征子集合的一特征，若是，则做出指示该处理器切换至该第一核心用以执行该执行绪的回应。
4.如权利要求1所述的处理器，其特征在于，该第一核心依据其于该执行绪中是否遭遇到该第一核心不执行的该指令集架构的一指令，若是，则检测该执行绪尝试利用不包含于受执行的该第一特征子集合的该特征。
5.如权利要求1所述的处理器，其特征在于，该第一核心依据该执行绪是否尝试进入该第一核心不执行的该指令集架构的一操作模式，若是，则检测该执行绪尝试利用不包含于受执行的该第一特征子集合的该特征。
6.如权利要求1所述的处理器，其特征在于，由该第一核心切换至该第二核心执行该执行绪的切换动作包含将该执行绪的状态由该第一核心移转到该第二核心，其中，在检测到该执行绪尝试利用该指令集架构的特征集合中不包含于受执行的该第一特征子集合的该特征时，该处理器自动执行该状态移转以为回应，而非由执行于该第一核心的架构软件来指示该处理器执行该状态移转。
7.如权利要求1所述的处理器，其特征在于，该切换管理单元，用以检测该第二核心的利用率在执行该执行绪时是否低于一临界值，若是，则指示该处理器由该第二核心切换至该第一核心执行该执行绪。
8.如权利要求7所述的处理器，其特征在于，该切换管理单元还用以检测该第一核心的利用率在执行该执行绪时是否高于一第二临界值，若是，则切换至该第二核心执行该执行绪。
9.如权利要求7所述的处理器，其特征在于，该切换管理单元包含一第三核心，该第三核心异于该第一与该第二核心。
10.如权利要求7所述的处理器，其特征在于，该切换管理单元整合于第一核心与第二核心，从而包含执行于该第一核心或第二核心的微码。
11.如权利要求1所述的处理器，其特征在于，在该第一核心指示该处理器切换至该第二核心执行该执行绪后，该第一核心进入一低功耗模式。
12.如权利要求11所述的处理器，其特征在于，在该第一核心进入该低功耗模式前，该第一核心储存该执行绪的一执行状态。
13.如权利要求12所述的处理器，其特征在于，在该第二核心执行该执行绪前，该第二核心取得由该第一核心的该执行绪所储存的该执行状态。
14.如权利要求13所述的处理器，其特征在于，在该第二核心取得该执行绪所储存的该执行状态前，该第二核心离开一低功耗模式。
15.一种由一处理器执行的方法，其特征在于，该处理器具有一指令集架构、一第一与一第二核心以及切换管理单元，该指令集架构具有一特征集合，该方法包含：
当一执行绪由该第一核心执行时，检测该执行绪是否尝试利用该指令集架构的特征集合中仅包含于第二特征子集合的一特征，若是，则将该执行绪的执行切换至该第二核心而非该第一核心，以回应该检测结果，其中，该第一核心用以执行该第一特征子集合，其中，受执行的该第一特征子集合少于该指令集架构的特征集合的所有特征，其中，该第二核心用以执行该指令集架构的特征集合中的一第二特征子集合，其中，受执行的该第一与该第二特征子集合的特征互不相同，其中，该第一与该第二特征子集合所执行的特征的结合即为该指令集架构的特征集合的所有特征；
其中该指令集架构的特征集合包括：处理器执行的指令集架构指令集、处理器执行的指令集架构操作模式的集合与/或处理器执行的指令集架构资源的集合；该执行绪为一系列或一串程序指令。
16.如权利要求15所述的方法，其特征在于，还包含：
当该执行绪由该第二核心执行时，检测该执行绪是否尝试利用该指令集架构的特征集合中不包含于受执行的该第二特征子集合的一特征，其中，该第二特征子集合少于该指令集架构的特征集合的所有特征；以及
当该执行绪由该第二核心而非该第一核心执行时，若是检测到该执行绪尝试利用该指令集架构的特征集合中不包含于受执行的该第二特征子集合的该特征，将该执行绪的执行切换至该第一核心而非该第二核心。
17.如权利要求15所述的方法，其特征在于，该检测步骤包含检测是否于该执行绪中遭遇该第一核心不执行的该指令集架构的一指令。
18.如权利要求15所述的方法，其特征在于，该检测步骤包含检测该执行绪是否尝试进入该第一核心不执行的该指令集架构的一操作模式。
19.如权利要求15所述的方法，其特征在于，该切换步骤包含将该执行绪的状态由该第一核心移转到该第二核心，其中，在检测到该执行绪尝试利用该指令集架构的特征集合中不包含于受执行的该第一特征子集合的该特征时，该状态移转系由该处理器自动执行以为回应，而非由执行于该第一核心的架构软件来指示该处理器执行该状态移转。
20.如权利要求15所述的方法，其特征在于，还包含：
检测该第二核心的利用率在执行该执行绪时是否低于一临界值；以及
若是检测到该第二核心的利用率在执行该执行绪时低于该临界值，将该执行绪的执行由该第二核心切换至该第一核心，以回应该检测步骤。
21.一种处理器，其特征在于，包含：
至少二个核心以及切换管理单元，其中一个该核心执行一执行绪的功耗较低但效能亦较低；
其中，该处理器检测一事件是否发生，以指示该执行绪的执行由该些核心中的一第一核心直接切换至该些核心中的一第二核心；
其中，该处理器在检测到该事件时，自动将该执行绪的状态由该第一核心直接移转到该第二核心以为回应，而非由执行于该第一核心的架构软件来指示该处理器将该执行绪的状态由该第一核心移转到该第二核心；
其中，该至少二个核心集体执行该处理器的一指令集架构的一特征集合，其中，该处理器透过检测该执行绪尝试利用该指令集架构的特征集合中不受该第一核心执行的一特征，来检测该事件；
其中该指令集架构的特征集合包括：处理器执行的指令集架构指令集、处理器执行的指令集架构操作模式的集合与/或处理器执行的指令集架构资源的集合；该执行绪为一系列或一串程序指令。
22.如权利要求21所述的处理器，其特征在于，该处理器透过检测该第一核心在执行该执行绪时，其利用率是否过低，来检测该事件。
23.一种由一处理器执行的方法，其特征在于，该处理器具有至少二个核心以及切换管理单元，其中一个该核心执行一执行绪的功耗较低但效能亦较低，该方法包含：
利用该处理器检测一事件是否发生，以指示该执行绪的执行由该些核心中的一第一核心直接切换至该些核心中的一第二核心；以及
在检测到该事件时，利用该处理器自动将该执行绪的状态由该第一核心直接移转到该第二核心以为回应，而非由执行于该第一核心的架构软件来指示该处理器将该执行绪的状态由该第一核心移转到该第二核心；
其中，该至少二个核心系集体执行该处理器的一指令集架构的一特征集合，其中，该检测步骤系透过检测该执行绪尝试利用该指令集架构的特征集合中不受该第一核心执行的一特征，来检测该事件；
其中该指令集架构的特征集合包括：处理器执行的指令集架构指令集、处理器执行的指令集架构操作模式的集合与/或处理器执行的指令集架构资源的集合；该执行绪为一系列或一串程序指令。
24.如权利要求23所述的处理器执行的方法，其特征在于，该检测步骤系透过检测该第一核心在执行该执行绪时，其利用率是否过低，来检测该事件。
CN201410048503.6A 2013-03-26 2014-02-12 具有原生切换机制的非对称多核心处理器 Active CN104077106B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201361805225P 2013-03-26 2013-03-26
US61/805,225 2013-03-26
US14/077,740 US10423216B2 (en) 2013-03-26 2013-11-12 Asymmetric multi-core processor with native switching mechanism
US14/077,740 2013-11-12

Publications (2)

Publication Number Publication Date
CN104077106A CN104077106A (zh) 2014-10-01
CN104077106B true CN104077106B (zh) 2018-06-15

Family

ID=50342224

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410048503.6A Active CN104077106B (zh) 2013-03-26 2014-02-12 具有原生切换机制的非对称多核心处理器

Country Status (4)

Country Link
US (1) US10423216B2 (zh)
EP (1) EP2784674A3 (zh)
CN (1) CN104077106B (zh)
TW (1) TWI620121B (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8683243B2 (en) 2011-03-11 2014-03-25 Intel Corporation Dynamic core selection for heterogeneous multi-core systems
KR20150050135A (ko) * 2013-10-31 2015-05-08 삼성전자주식회사 복수의 이종 코어들을 포함하는 전자 시스템 및 이의 동작 방법
US9628333B2 (en) * 2013-12-04 2017-04-18 International Business Machines Corporation Operating a dual chipset network interface controller (‘NIC’) that includes a high performance media access control chipset and a low performance media access control chipset
US9898071B2 (en) * 2014-11-20 2018-02-20 Apple Inc. Processor including multiple dissimilar processor cores
US9958932B2 (en) * 2014-11-20 2018-05-01 Apple Inc. Processor including multiple dissimilar processor cores that implement different portions of instruction set architecture
US10528443B2 (en) * 2015-01-30 2020-01-07 Samsung Electronics Co., Ltd. Validation of multiprocessor hardware component
GB2546465B (en) * 2015-06-05 2018-02-28 Advanced Risc Mach Ltd Modal processing of program instructions
US9779058B2 (en) * 2015-07-13 2017-10-03 Google Inc. Modulating processsor core operations
US9928115B2 (en) 2015-09-03 2018-03-27 Apple Inc. Hardware migration between dissimilar cores
US10318356B2 (en) * 2016-03-31 2019-06-11 International Business Machines Corporation Operation of a multi-slice processor implementing a hardware level transfer of an execution thread
FR3056786B1 (fr) * 2016-09-29 2019-11-22 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de gestion des taches de calcul sur un processeur multi-cœurs fonctionnellement asymetrique
US11107180B2 (en) 2017-06-20 2021-08-31 Think Silicon Sa Asymmetric multi-core heterogeneous parallel processing system with content aware and display aware rendering logic
US10510133B2 (en) 2017-06-20 2019-12-17 Think Silicon Sa Asymmetric multi-core heterogeneous parallel processing system
US10698472B2 (en) * 2017-10-27 2020-06-30 Advanced Micro Devices, Inc. Instruction subset implementation for low power operation
CN110958280B (zh) * 2018-09-26 2022-06-14 上海诺基亚贝尔股份有限公司 切换辅核心设备的方法、远程设备和计算机可读介质
KR102576443B1 (ko) * 2018-10-26 2023-09-07 삼성에스디에스 주식회사 연산 장치 및 그 잡 스케줄링 방법
US11593628B2 (en) * 2020-03-05 2023-02-28 Apple Inc. Dynamic variable bit width neural processor
CN113722082A (zh) * 2020-05-25 2021-11-30 阿里巴巴集团控股有限公司 任务调度方法、装置、系统及计算机可读介质
US11972304B1 (en) * 2021-05-25 2024-04-30 United Services Automobile Association (Usaa) Systems and methods for automatic detection of an event and providing resources customized based on the event
US11550389B1 (en) * 2021-08-16 2023-01-10 Think Silicon Research and Technology Single Member S.A. Gaze and content aware rendering logic
DE102022205834A1 (de) * 2022-06-08 2023-12-14 Robert Bosch Gesellschaft mit beschränkter Haftung Verfahren zum Durchführen von Datenverarbeitungsaufgaben

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101076770A (zh) * 2004-09-28 2007-11-21 英特尔公司 根据可用并行数目改变每条指令能量的方法和设备
CN101790709A (zh) * 2007-08-27 2010-07-28 马维尔国际贸易有限公司 动态核心切换
CN102934084A (zh) * 2010-06-29 2013-02-13 英特尔公司 用于通过将第一核类型与第二核类型耦合来提高功率性能的装置、方法和系统

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5881279A (en) * 1996-11-25 1999-03-09 Intel Corporation Method and apparatus for handling invalid opcode faults via execution of an event-signaling micro-operation
US6560694B1 (en) * 2000-01-14 2003-05-06 Advanced Micro Devices, Inc. Double prefix overrides to provide 16-bit operand size in a 32/64 operating mode
US7478388B1 (en) * 2004-04-21 2009-01-13 Vmware, Inc. Switching between multiple software entities using different operating modes of a processor in a computer system
US8719819B2 (en) * 2005-06-30 2014-05-06 Intel Corporation Mechanism for instruction set based thread execution on a plurality of instruction sequencers
US8250348B2 (en) * 2005-05-19 2012-08-21 International Business Machines Corporation Methods and apparatus for dynamically switching processor mode
JP2009519513A (ja) * 2005-12-06 2009-05-14 ボストンサーキッツ インコーポレイテッド 専用スレッド管理を用いたマルチコアの演算処理方法及び装置
JP2007328461A (ja) * 2006-06-06 2007-12-20 Matsushita Electric Ind Co Ltd 非対称マルチプロセッサ
US7996663B2 (en) 2007-12-27 2011-08-09 Intel Corporation Saving and restoring architectural state for processor cores
US20100242014A1 (en) 2009-03-17 2010-09-23 Xiaohan Zhu Symmetric multi-processor operating system for asymmetric multi-processor architecture
GB2478731B (en) * 2010-03-15 2013-08-21 Advanced Risc Mach Ltd Operand size control
US8972707B2 (en) * 2010-12-22 2015-03-03 Via Technologies, Inc. Multi-core processor with core selectively disabled by kill instruction of system software and resettable only via external pin
US8683243B2 (en) * 2011-03-11 2014-03-25 Intel Corporation Dynamic core selection for heterogeneous multi-core systems
US8949836B2 (en) * 2011-04-01 2015-02-03 International Business Machines Corporation Transferring architected state between cores
US8782645B2 (en) 2011-05-11 2014-07-15 Advanced Micro Devices, Inc. Automatic load balancing for heterogeneous cores
GB2491914A (en) 2011-06-08 2012-12-19 Inst Information Industry Method of operating a heterogeneous computer system
US8793686B2 (en) * 2011-06-08 2014-07-29 Microsoft Corporation Operating system decoupled heterogeneous computing
US9069553B2 (en) 2011-09-06 2015-06-30 Marvell World Trade Ltd. Switching tasks between heterogeneous cores
US9348594B2 (en) 2011-12-29 2016-05-24 Intel Corporation Core switching acceleration in asymmetric multiprocessor system
US9727388B2 (en) * 2011-12-29 2017-08-08 Intel Corporation Migrating threads between asymmetric cores in a multiple core processor
US9720730B2 (en) * 2011-12-30 2017-08-01 Intel Corporation Providing an asymmetric multicore processor system transparently to an operating system
CN104781803B (zh) * 2012-12-26 2018-06-15 英特尔公司 用于架构不同核的线程迁移支持
US10162687B2 (en) * 2012-12-28 2018-12-25 Intel Corporation Selective migration of workloads between heterogeneous compute elements based on evaluation of migration performance benefit and available energy and thermal budgets

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101076770A (zh) * 2004-09-28 2007-11-21 英特尔公司 根据可用并行数目改变每条指令能量的方法和设备
CN101790709A (zh) * 2007-08-27 2010-07-28 马维尔国际贸易有限公司 动态核心切换
CN102934084A (zh) * 2010-06-29 2013-02-13 英特尔公司 用于通过将第一核类型与第二核类型耦合来提高功率性能的装置、方法和系统

Also Published As

Publication number Publication date
TWI620121B (zh) 2018-04-01
EP2784674A3 (en) 2015-04-29
CN104077106A (zh) 2014-10-01
US10423216B2 (en) 2019-09-24
EP2784674A2 (en) 2014-10-01
US20140298060A1 (en) 2014-10-02
TW201437912A (zh) 2014-10-01

Similar Documents

Publication Publication Date Title
CN104077106B (zh) 具有原生切换机制的非对称多核心处理器
TWI742032B (zh) 用於使用者等級執行緒暫止的方法、設備及指令
CN105808208B (zh) 具有条件指令的微处理器及其处理方法
JP5795820B2 (ja) プロセッサ、方法、システム、及び、プログラム
TWI450104B (zh) 用於最大預測的效能增益之異質多處理器運算平台中之應用程式排程
US8423750B2 (en) Hardware assist thread for increasing code parallelism
CN102707927B (zh) 具有条件指令的微处理器及其处理方法
TWI628599B (zh) 用於使處理元件提早離開深度睡眠狀態的處理器和設備
CN103218203B (zh) 具有条件指令的微处理器及其处理方法
TW201237760A (en) Dynamic core selection for heterogeneous multi-core systems
US20160162293A1 (en) Asymmetric processor with cores that support different isa instruction subsets
TW201729034A (zh) 用於極端深度睡眠狀態之安全機制
EP2764433A1 (en) Maintaining operand liveness information in a computer system
US20170192779A1 (en) Scheduling execution of instructions on a processor having multiple hardware threads with different execution resources
US20150261270A1 (en) Method and apparatus for proactive throttling for improved power transitions in a processor core
US20210303357A1 (en) Apparatus and method for dynamic control of microprocessor configuration
CN103530089A (zh) 微处理器及其操作方法
CN112241288A (zh) 在硬件中检测条件分支的动态控制流重汇聚点
CN106020424B (zh) 有功率效率的处理器体系结构
Watcharawitch et al. JMA: the Java-multithreading architecture for embedded processors
CN116339971A (zh) 动态非对称资源

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant