CN104063339B - 利用多核心储存机制的可携式装置以及其数据存取方法 - Google Patents
利用多核心储存机制的可携式装置以及其数据存取方法 Download PDFInfo
- Publication number
- CN104063339B CN104063339B CN201310233769.3A CN201310233769A CN104063339B CN 104063339 B CN104063339 B CN 104063339B CN 201310233769 A CN201310233769 A CN 201310233769A CN 104063339 B CN104063339 B CN 104063339B
- Authority
- CN
- China
- Prior art keywords
- data
- write
- portable apparatus
- block
- multigroup
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/25—Using a specific main memory architecture
- G06F2212/254—Distributed memory
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
- Memory System (AREA)
Abstract
本发明提供利用多核心储存机制的可携式装置以及其数据存取方法。可携式装置包括:一主机电路,用以控制可携式装置,且具有多个通道以耦接一多核心储存单元以进行数据写入或读取操作。主机电路将欲写入数据分为多组区块数据,并且主机电路将多组区块数据通过这些通道中至少二通道分别地输出至多核心储存单元,从而将多组区块数据写入到多核心储存单元中。
Description
技术领域
本发明是有关一种利用多核心储存机制的可携式装置以及其数据存取方法。
背景技术
现今电子装置如智能型手机、平板计算机,由于具有多样化功能,又使用者经常会自软件市集下载及更新应用程序,造成数据存取非常频繁。此外,由于智能型手机、平板计算机上讲求提供良好的使用者经验,厂商都以各种方式,例如以更高速的或多核心的处理器来加快应用程序的执行,以让使用者感觉到使用上的流畅性,以提高电子装置的竞争力。
发明内容
实施例提供有关利用多核心储存机制的可携式装置以及其数据存取方法。
本发明的一实施例,提出一种利用多核心储存机制的可携式装置,包括:一主机电路,用以控制可携式装置,且具有多个通道以耦接一多核心储存单元以进行数据写入或读取操作。主机电路将欲写入数据分为多组区块数据,并且主机电路将多组区块数据通过这些通道中至少二通道个别地输出至多核心储存单元,从而将多组区块数据写入到多核心储存单元中。
根据另一实施例,提出一种数据存取方法,用于利用多核心储存机制的可携式装置,其包括以下步骤。此方法包括:(a)将欲写入数据分为多组区块数据;以及(b)将多组区块数据从可携式装置的多个通道中至少二通道个别地输出至一多核心储存单元,从而将多组区块数据写入到多核心储存单元的至少二组储存装置中。
根据另一实施例,提出一种计算机可读取的数据记录媒体,其储存具有程序码的一个或多个程序模块,当程序码被执行时使一可携式装置执行如上 述的数据存取方法。
为了对本发明的上述及其它方面有更佳的了解,下文举多种实施例,并配合所附图式,作详细说明如下。
附图说明
图1为利用多核心储存机制的可携式装置的实施例的方块图。
图2为图1的可携式装置的主机电路执行数据存取方法的一实施例的示意图。
图3为数据存取方法的实施例的流程图。
图4为数据存取方法的另一实施例。
[标号说明]
1:可携式装置 10:主机电路
20:多核心储存单元 110:处理单元
120:存储器 130:主机数据接口单元
131、231:数据接口 210:控制器
211:管理模块 220:多组储存装置
221:一组储存装置 230:客户端数据接口单元
400:框架 410:数据量调整模块
412:区块分组模块 WD:欲写入数据
CH1、CH2:通道 BF:缓冲存储区
G1、G2:区块数据
具体实施方式
请参考图1,其为利用多核心储存机制的可携式装置的实施例的方块图。可携式装置1包括主机电路10,用以控制可携式装置1,且具有两个或多个通道如CH1、CH2以耦接一多核心储存单元20以进行数据写入或读取操作。可携式装置1可实现为各种电子装置,诸如智能型手机、平板计算机、配戴式装置、多媒体播放器、导航器、电子书、个人数字助理等。故可携式装置1可视设计需求以利用其它装置或元件或架构加以实现,例如通讯模块、触控屏幕或视频或音频处理单元等。
如图2所示,图1的可携式装置的主机电路10执行数据存取方法的实施 例。主机电路10将欲写入数据(例如记作WD)分为多组区块数据(例如G1、G2)。主机电路10将多组区块数据通过这些通道中至少二通道个别地输出至多核心储存单元20,从而将多组区块数据写入到多核心储存单元20中。
在图2中,例如主机电路10接收来自一或多个程序或线程的写入操作,在一缓冲存储区BF中欲写入数据WD可能包括与这些写入操作对应并且以区块方式表示的写入数据,例如欲写入数据WD的多个区块1、2-7。
在一些实施例中,主机电路10将欲写入数据WD以区块为单位交替地分为多组区块数据。上述交替地划分欲写入数据WD的方式可以有多种。例如:如区块1、3、5、7作为一第一组区块数据G1和区块2、4、6作为一第二组区块数据G2。例如,主机电路10将第一组区块数据G1通过通道CH1输出至多核心储存单元20,并且将第二组区块数据G2通过通道CH2输出至多核心储存单元20。又交替地划分欲写入数据WD的方式其它例子,如区块1、2、5、6作为一第一组区块数据G1和区块3、4、7作为一第二组区块数据G2。又例如,如区块1、5、区块2、6、区块3、7、区块4分别分为四组区块数据,并利用四个通道个别地输出。故此,可依通道数目及需要而进行不同划分,并如此类推。
在将多组区块数据通过这些通道(例如二通道CH1、CH2)个别地输出至多核心储存单元20的过程中,至少二通道(如通道CH1、CH2)有部分时段或趋近全部时段同时被用来传送不同组的区块数据。藉此,可改进可携式装置1的数据存取效能。
在一实施例中,图1的主机电路10例如包括:处理单元110、存储器120、主机数据接口单元130。处理单元110,与主机数据接口单元130和存储器120耦接,用以控制可携式装置以执行如前述以图2举例的数据存取方法。
在一实施例中,多核心储存单元包括:控制器210、多组储存装置220。控制器210包括多个管理模块,这些管理模块各自与这些通道中对应的一通道耦接;例如管理模块211与通道CH1对应。多组储存装置220(例如可实现为多个非依电性存储器晶粒,或各组对应一颗或多颗存储器晶粒)各组各自与这些管理模块中对应的一管理模块耦接,例如管理模块211与一组储存装置221对应,其中控制器210对多组储存装置220进行数据写入或读取操作。又主机电路10将多组区块数据写入到多组储存装置220中至少二组储存装置中。
又一实施例中,多核心储存单元还包括:客户端数据接口单元230,耦接至这些通道。控制器210通过客户端数据接口单元230耦接至这些通道,这些管理模块各自通过客户端数据接口单元230与这些通道中对应的一通道耦接,例如管理模块211与通道CH1对应。客户端数据接口单元230例如包括多个与通道对应的数据接口;例如数据接口231与通道CH1对应,用以耦接主机数据接口单元130中与通道CH1对应的数据接口131。
如此,在一些实施例中,可将多核心储存单元实现为可移除式的存储模块或存储卡,供可携式装置1使用。
此外,在一些实施例中,可将多核心储存单元实施为可携式装置1的内建存储单元。在此些实施例中,主机数据接口单元130或(及)客户端数据接口单元230可保留使用、移除或改以其它数据传输或接口电路实现,故并不以图1的实施例为限。
图3为数据存取方法的实施例的流程图。此方法可利用前述的可携式装置1的各个实施例来实现。
如步骤S110所示,主机电路10判断可携式装置1是否欲将数据写入到多个连续的逻辑区块中。若是,如步骤S120所示,主机电路10将此数据收集起来。例如将收集的数据存放到一第一缓冲存储区,其中该第一缓冲存储区(例如缓冲存储区BF)例如在主机电路10的存储器120或处理单元110的内建存储器中,但并不以此为限。
如步骤S115所示,若主机电路10判断可携式装置1欲将数据写入不连续的逻辑区块中,则主机电路10将此数据暂存,例如将此数据存于一第二缓冲存储区。如步骤S125所示,主机电路10判断一写入条件是否得到满足。若此写入条件得到满足时,如步骤S135所示,主机电路10将第二缓冲存储区中暂存的数据存到第一缓冲存储区中,从而使第一缓冲存储区的数据包括此暂存的数据(例如,多次累积的暂存的数据)。
第一缓冲存储区中的数据称为欲写入数据。而随着可携式装置1的不同写入操作,欲写入数据可包括:依步骤S120而收集的数据或(及)依步骤S115-S135而得的暂存的数据(例如,经多次累积)。
如步骤S140所示,主机电路10将欲写入数据分为多组区块数据,其可视为如前述图2的步骤。
如步骤S150所示,主机电路10将多组区块数据通过这些通道中至少二 通道个别地输出至多核心储存单元20,从而将多组区块数据写入到多核心储存单元20中,其亦可视为如前述图2的步骤。
在上述步骤S110中,例如可利用数据的性质参数诸如数据格式、数据来源的文件标头(header)、文件开始(start of file)、文件结束(end of file)等一个或多个性质参数,来判断是否要将数据写入到连续的逻辑区块中。又前后不同笔数据对应的逻辑区块地址的数值亦可作为判断(例如图2中,区块1-7可代表区块数据的逻辑区块地址)。
在上述步骤S125中,写入条件例如为:用以储存此暂存的数据的主机电路10的第二缓冲存储区的空间已满,或主机电路10判断一时间门坎值已到期(譬如某些写入操作具有时限的情况下)。
在一实施例中,当欲写入数据的数据量大于一数据量门坎值(例如第一缓冲存储区的容量)时,主机电路10始执行上述步骤S140。又另一实施例中,数据量门坎值可以动态调整而变大或缩小,例如依据一分流条件而调整数据量门坎值,分流条件例如依可携式装置1的效能或(及)其它可携式装置1参数来决定。
在一些实施例中,主机电路10将多组区块数据写入到至少二组储存装置中时,可携式装置1据以将对应的数据写入信息记录于一记录表中,数据写入信息包括:与多组区块数据对应的多个逻辑区块地址(Logical Block Address,LBA)、对应的管理模块和对应的多个物理区块地址(Physical block address,PBA)。记录表例如为多核心储存单元20的控制器210所维护的映对表,例如其中一笔记录举例表示为:{LBA1,C1、N1、P3},即表示逻辑区块地址1的区块数据储存在管理模块1(例如管理模块211)的晶粒1(例如一组储存装置221中的一晶粒)的页3中。又此记录表可记录在主机电路10中。而当主机电路10欲读取多核心储存单元20中的数据时,即可依据此记录表来获得欲读取数据以供主机电路10使用。
又上述存取方法中,利用步骤S110-120或(及)步骤S115-S135来进行数据量调整(chunk size adjustment)以配合步骤S140的区块分组(或称分流)操作。当中举例的第一缓冲存储区(或欲写入数据)的数据量上限可以设定为逻辑区块的数据量的数倍,例如配合主机电路10所具有的通道的数目或动态的改变。如此,如步骤S150所示,得以利用多个通道输出多组区块数据,达成分流的作用,从而提升存取的效能。
又对多核心储存单元20的控制器的管理模块(管理核心)来说,在主机电路10的分流作用,分担了管理模块的分流责任,从而可提升其存取效能。又主机电路10利用多个通道,配合分流工作,让整体写入及读取动作效能得以提升。如此,将有助可携式装置中程序的启动、文件复制或各种文件存取相关应用的效能的改善,从而让使用者感受更佳的使用体验。
请参考图4,其为数据存取方法的另一实施例。举例而言,主机电路10中执行操作系统以控制可携式装置1,故可将前述的存取方法的各实施例可实现为操作系统中的一个框架(framework)400。例如,可实现:数据量调整模块410(其可利用第一缓冲存储区)来执行上述有关步骤(如步骤S110-120或(及)步骤S115-S135)或其变化;以及区块分组模块420来执行有关步骤(如步骤S140)。此框架可实现于操作系统的文件系统与驱动模块之间。在操作系统中,数据量调整模块410从文件系统的角度来判断有关写入操作的逻辑区块是否连续。
例如,数据量调整模块410例如是以区块大小(如512KB)为单位来收集或暂存区块数据,又以区块大小的数倍(如1MB或以上)为单位来传送区块数据给区块分组模块420。又一实施例中,区块分组模块420进行分组操作后,亦可进而更新操作系统中的相关记录,例如是文件配置表(file allocation table,FAT)。
其它实施例还提供一种计算机或电子装置可读式信息储存媒体,其上储存具有程序码(例如一个或多个程序或程序模块),能实现上述的数据存取方法。例如图2、3或4或其它实施例中的步骤皆可实现为程序模块。当电子装置(如实现可携式装置)执行此程序码时,能导致电子装置执行依据如图2、3或4的实施例或有关的其它实施例的数据存取方法。这些实施例的可读式信息储存媒体比如但不受限于:光学式信息储存媒体,磁式信息储存媒体或存储器,如存储卡、固件或ROM或RAM或可编程的微控制器的内建存储器。
综上所述,虽然本发明已以实施例揭露如上,然其并非用以限定本发明。本领域技术人员,在不脱离本发明的精神和范围内,当可作各种的更动与润饰。因此,本发明的保护范围当视所附的权利要求范围所界定者为准。
Claims (17)
1.一种利用多核心储存机制的可携式装置,包括:
一主机电路,用以控制该可携式装置,且具有多个通道以耦接一多核心储存单元以进行数据写入或读取操作;
其中该主机电路将欲写入数据分为多组区块数据,并且该主机电路将该多组区块数据通过该多个通道中至少二通道个别地输出至该多核心储存单元,从而将该多组区块数据写入到该多核心储存单元中,
其中该主机电路判断该可携式装置是否欲将数据写入到多个连续的逻辑区块中;
若是,该主机电路将该数据收集起来,其中该欲写入数据包括该收集的数据。
2.根据权利要求1所述的可携式装置,其中该主机电路将该欲写入数据以区块为单位交替地分为该多组区块数据。
3.根据权利要求1所述的可携式装置,其中该多组区块数据至少包括:一第一组区块数据和一第二组区块数据,该至少二通道包括:一第一通道和一第二通道;其中该主机电路将该第一组区块数据通过该第一通道输出至该多核心储存单元,并且将该第二组区块数据通过该第二通道输出至该多核心储存单元。
4.根据权利要求1所述的可携式装置,其中该主机电路判断该可携式装置欲将该数据写入不连续的逻辑区块中,则该主机电路将该数据暂存;并且该主机电路在一写入条件满足时使该欲写入数据包括该暂存的数据。
5.根据权利要求4所述的可携式装置,其中该写入条件为:用以储存该暂存的数据的该主机电路的存储空间已满,或该主机电路判断一时间门坎值已到期。
6.根据权利要求1所述的可携式装置,其中当该欲写入数据的数据量大于一数据量门坎值时,该主机电路将该欲写入数据分为该多组区块数据,从而将该多组区块数据写入到该多核心储存单元中。
7.根据权利要求1所述的可携式装置,其中该主机电路将该多组区块数据写入到该至少二组储存装置中并且该可携式装置据以将对应的数据写入信息记录于一记录表中,该数据写入信息包括:与该多组区块数据对应的多个逻辑区块地址、对应的管理模块和对应的多个物理区块地址。
8.根据权利要求1所述的可携式装置,其中该主机电路包括:
一存储器;
一主机数据接口单元,提供该多个通道;以及
一处理单元,与该主机数据接口单元和该存储器耦接;
其中该处理单元利用该存储器将该欲写入数据分为该多组区块数据,并且该处理单元将该多组区块数据通过该主机数据接口单元提供的该至少二通道个别地输出至该多核心储存单元,从而将该多组区块数据写入到该至少二组储存装置中。
9.根据权利要求1所述的可携式装置,其中该多核心储存单元包括:
一控制器,该控制器包括多个管理模块,该多个管理模块各自与该多个通道中对应的一通道耦接;以及
多组储存装置,各自与该多个管理模块中对应的一管理模块耦接,其中该控制器对该多组储存装置进行数据写入或读取操作;
其中该主机电路将该多组区块数据写入到该多组储存装置中至少二组储存装置中。
10.根据权利要求9所述的可携式装置,其中该多核心储存单元,还包括:
一客户端数据接口单元,用以耦接至该多个通道;
其中该控制器通过该客户端数据接口单元耦接至该多个通道,该多个管理模块各自通过该客户端数据接口单元与该多个通道中对应的一通道耦接。
11.一种数据存取方法,用于利用多核心储存机制的一可携式装置,该方法包括:
(a)将欲写入数据分为多组区块数据;以及
(b)将该多组区块数据从该可携式装置的多个通道中至少二通道个别地输出至一多核心储存单元,从而将该多组区块数据写入到该多核心储存单元,
其中在该步骤(a)以前,该方法还包括:
判断该可携式装置是否欲将数据写入到多个连续的逻辑区块中;
若是,将该数据收集起来,其中该欲写入数据包括该收集的数据。
12.根据权利要求11所述的方法,其中在该步骤(a)中,将该欲写入数据以区块为单位交替地分为该多组区块数据。
13.根据权利要求11所述的方法,其中在该步骤(b)中,该多组区块数据至少包括:一第一组区块数据和一第二组区块数据,该至少二通道包括:一第一通道和一第二通道;其中将该第一组区块数据通过该第一通道输出至该多核心储存单元,并且将该第二组区块数据通过该第二通道输出至该多核心储存单元。
14.根据权利要求11所述的方法,其中在该步骤(a)以前,该方法还包括:
若判断该可携式装置欲将该数据写入不连续的逻辑区块中,则将该数据暂存;以及
若一写入条件满足时使该欲写入数据包括该暂存的数据。
15.根据权利要求14所述的方法,其中该写入条件为:用以储存该暂存的数据的存储空间已满,或判断一时间门坎值已到期。
16.根据权利要求11所述的方法,其中当该欲写入数据的数据量大于一数据量门坎值时,开始执行该步骤(a)。
17.根据权利要求11所述的方法,其中该方法还包括:
将数据写入信息记录于一记录表中,该数据写入信息包括:与该多组区块数据对应的多个逻辑区块地址、对应的管理模块和对应的多个物理区块地址。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/848,518 | 2013-03-21 | ||
US13/848,518 US9195595B2 (en) | 2013-03-21 | 2013-03-21 | Portable apparatus using multi-core storage mechanism and data access method therefor |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104063339A CN104063339A (zh) | 2014-09-24 |
CN104063339B true CN104063339B (zh) | 2017-05-10 |
Family
ID=51551059
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310233769.3A Active CN104063339B (zh) | 2013-03-21 | 2013-06-13 | 利用多核心储存机制的可携式装置以及其数据存取方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9195595B2 (zh) |
CN (1) | CN104063339B (zh) |
TW (1) | TWI499972B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10643707B2 (en) * | 2017-07-25 | 2020-05-05 | Western Digital Technologies, Inc. | Group write operations for a data storage device |
CN108345434B (zh) * | 2018-03-12 | 2021-03-30 | 广州酷狗计算机科技有限公司 | 数据写入方法、装置、计算机设备及可读存储介质 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI299497B (en) * | 2004-06-24 | 2008-08-01 | Via Tech Inc | Method and related apparatus for accessing memory apparatus |
CN101971150A (zh) * | 2008-01-08 | 2011-02-09 | 思科技术公司 | 用于存储器扩展的系统和方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8878860B2 (en) | 2006-12-28 | 2014-11-04 | Intel Corporation | Accessing memory using multi-tiling |
US9015399B2 (en) | 2007-08-20 | 2015-04-21 | Convey Computer | Multiple data channel memory module architecture |
TWI473116B (zh) * | 2008-03-07 | 2015-02-11 | A Data Technology Co Ltd | 多通道記憶體儲存裝置及其控制方法 |
-
2013
- 2013-03-21 US US13/848,518 patent/US9195595B2/en active Active
- 2013-06-07 TW TW102120302A patent/TWI499972B/zh active
- 2013-06-13 CN CN201310233769.3A patent/CN104063339B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI299497B (en) * | 2004-06-24 | 2008-08-01 | Via Tech Inc | Method and related apparatus for accessing memory apparatus |
CN101971150A (zh) * | 2008-01-08 | 2011-02-09 | 思科技术公司 | 用于存储器扩展的系统和方法 |
Also Published As
Publication number | Publication date |
---|---|
CN104063339A (zh) | 2014-09-24 |
US9195595B2 (en) | 2015-11-24 |
US20140289484A1 (en) | 2014-09-25 |
TW201437911A (zh) | 2014-10-01 |
TWI499972B (zh) | 2015-09-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103677667B (zh) | 数据储存装置以及快闪存储器控制方法 | |
CN104102585B (zh) | 映射信息记录方法、存储器控制器与存储器储存装置 | |
TWI479491B (zh) | 記憶體控制方法、記憶體控制器與記憶體儲存裝置 | |
CN106708423A (zh) | 多模存储管理系统 | |
CN103034562A (zh) | 闪存介质控制器中的元数据处理 | |
CN105786411A (zh) | 非易失性存储器装置的操作方法 | |
CN108521798A (zh) | 汽车数据流显示方法、系统及汽车诊断设备 | |
CN102981944B (zh) | 一种基于文件系统的日志存储方法 | |
CN104407983B (zh) | 一种用于电量模块的modbus地址重映射方法 | |
CN103207846A (zh) | 内存控制器及控制方法 | |
CN101533408A (zh) | 一种海量数据的处理方法及处理装置 | |
CN106951374A (zh) | 用于检查块页地址的方法及其装置 | |
CN109656833A (zh) | 数据储存装置的非挥发式存储器的命名空间规划 | |
WO2018024214A1 (zh) | Io流调节方法与装置 | |
CN103176852B (zh) | 一种用于进程间通信的方法及装置 | |
CN104063339B (zh) | 利用多核心储存机制的可携式装置以及其数据存取方法 | |
CN110209357A (zh) | 提高ssd大文件写性能的方法、装置、计算机设备及存储介质 | |
CN107704200A (zh) | 一种数据存放方法 | |
CN107870866A (zh) | Io命令调度方法与nvm接口控制器 | |
CN101957729B (zh) | 逻辑块变换方法及基于该方法兼容用户读写的方法和装置 | |
CN102890617B (zh) | 存储器控制方法、存储器控制器与存储器储存装置 | |
CN107229580A (zh) | 顺序流检测方法与装置 | |
CN106502581A (zh) | 闪存控制器、闪存控制方法和固态硬盘 | |
CN106708422A (zh) | 数据储存装置及其数据维护方法 | |
CN109656834A (zh) | 涉及命名空间规划的数据管理方法以及数据储存系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |