CN104050072A

CN104050072A - 用于识别相关的方法

Info

Publication number: CN104050072A
Application number: CN201410086999.6A
Authority: CN
Inventors: M.刘易斯; E.贝尔
Original assignee: Robert Bosch GmbH
Current assignee: Robert Bosch GmbH
Priority date: 2013-03-12
Filing date: 2014-03-11
Publication date: 2014-09-17
Also published as: US9093994B2; US20140266473A1; DE102013204272A1

Abstract

本发明涉及用于识别相关的方法。提出一种用于识别至少第二环形振荡器（10,50）的相关的方法和一种用于执行该方法的装置(200)。在所述方法中使用存储区（202），在所述存储区中给关联的组合分别分配比特。

Description

用于识别相关的方法

技术领域

本发明涉及一种用于识别至少两个环形振荡器的相关的方法和一种用于执行所提出的方法的装置。所考察的环形振荡器在此用作为随机发生器。

背景技术

对于许多应用来说需要被称为随机元件的结果的随机数。为了产生随机数采用所谓的随机发生器。随机发生器是提供随机数序列的方法。随机数的决定性标准是，生成的结果是否能够被看作为与较早的结果无关。

例如对于密码方法来说需要随机数。这些随机数被用于为加密方法生成密钥。对用于密码方法的密钥提出了在随机特性方面的高要求。因此，例如通过LFRS（linear feedback shift register，线性反馈移位寄存器）代表的伪随机数发生器（pseudo random number generator, PRNG）不适于此目的。仅仅真随机数发生器或TRNG(true random number generator)满足所提出的要求。在该真随机数发生器或TRNG情况下利用自然噪声过程来获得不可预测的结果。常见的是如下噪声发生器，其利用电阻或半导体的热噪声或势垒、例如pn结处的散粒（Schrot）噪声。另一可能性是利用同位素的放射性衰变。

尽管“经典的”方法使用模拟元件、诸如电阻作为噪声源，但是在不久的过去常常采用数字元件、诸如反相器。所述数字元件具有电路布局方面的较少花费的优点，因为其作为标准元件存在。此外也可以在可自由编程的电路、诸如FPGA中采用这样的电路。

例如已知采用是电子振荡器电路的环形振荡器。在所述环形振荡器情况下奇数数目的反相器互连成环，由此形成具有自然频率的振荡。所述自然频率在此取决于环中的反相器数目、反相器特性、互连的条件（也即线路电容、运行电压和温度）。由于反相器的噪声形成相对于理想振荡器频率的随机相移，该随机相移被用作对于TRNG的随机过程。要注意的是，环形振荡器自主振荡并且不需要诸如电容器或者线圈的外部部件。

在利用随机（Zufall）时的问题通过如下方式形成，即必须尽可能在预期的理想的边沿附近对环形振荡器采样，以便获得随机的采样值。为此在出版物Bock H., Bucci M., Luzzi R.:An Offset-compensated Oscillator-based Random Bit Source for Security Applications, CHES 2005中展示出一种如何通过采样时间点的规则移位（geregelte Verschieben）总是在振荡器边沿的附近进行采样的可能性。

从印刷品EP 1 686 458 B1中已知一种用于借助于环形振荡器来产生随机数的方法，其中提供第一和第二信号，其中通过第二信号触发地对第一信号进行采样。在所述方法中，多次采样环形振荡器，其中总是仅仅利用非反相延迟、也即偶数数目的反相器作为延迟元件。在此，振荡器环从起始点开始总是在偶数数目的反相器之后同时或互相延迟地被采样。由此可以放弃采样时间点的移位；替代于此地分析多重采样信号。

在Bucci, M.和Luzzi, R.的出版物“Design of Testable Random Bit Generators”（CHES 2005）中提出了一种方法，利用该方法可以确定出随机源的影响。借此可以预防攻击。但是，随机值和确定性的值之间的直接区分因此是不可能的。

另一可能性通过使用多个环形振荡器来给出。这例如在Sunar, B.等人的出版物：Aproveable Secure True Random Number Generator with Built In Tolerance Attacks, IEEE Trans. on Computers, 1/2007中论述。在此彼此关联（verknüpfen）和分析多个环形振荡器的采样值。

在此问题是，例如通过来自外部的影响可能发生环形振荡器的相关，使得所获得的结果不具有期望尺度的熵。

发明内容

以此为背景提出一种具有权利要求1的特征的方法和一种根据权利要求8的装置。另外的实施由从属权利要求和说明书得出。

利用所提出的方法可以确保，与采样频率无关地最小墒总是可用。这可归因于在彼此不相关的情况下至少一个振荡器也不与其他基准时钟、例如系统时钟或者频率注入时钟相关。墒的估计基于如下假设进行，即采样时钟不与振荡器时钟相关。只有当在振荡器周期上存在均匀分布的采样时，才可以实现估计的墒值。如果两个振荡器分别与另一时钟相关，则它们也互相相关。

所提出的方法使得能够识别，是否互相存在环形振荡器的相关并且因此能够陈述墒的尺度。对此可以预先给定阈值，在达到所述阈值或在低于或超过所述阈值时确定出相关。

本发明的另外的优点和构型由说明书和附图得出。

不言而喻，前面提到的和后面仍要阐述的特征不仅可以以分别说明的组合、而且可以以其他组合或者单独地使用，而不脱离本发明的范围。

附图说明

图1示出用于执行所提出的方法的环形振荡器的一种实施。

图2示出环形振荡器的另一实施。

图3示出两个环形振荡器的可能布线。

图4示出所提出的装置的一种实施，所述装置用于确定或识别两个环形振荡器的相关。

图5示出用于监视两个振荡器来识别相关的另一装置。

具体实施方式

本发明根据实施方式在附图中示意性示出并且在下面参照附图详尽地予以描述。

图1示出用于执行所述方法的环形振荡器的实施，该环形振荡器总体上用附图标记10来表示。环形振荡器10具有一个NAND构件14和八个反相器18并且因此具有九个反相元件。因此环形振荡器10拥有奇数数目的反相元件和三个抽头或采样点。

环形振荡器10可以利用第一输入端20来开始和停止。此外，图示示出第一采样点22、第二采样点24和第三采样点26。采样速率经由第二输入端28被预先给定。这意味着，从第一采样点22开始总是在奇数数目的反相元件之后进行采样。但是这对于所提出的方法来说不一定是必要的。

第一采样点22利用第一触发器30被采样，得出采样值s10。第二采样点24利用第二触发器32被采样，得出采样值s11。第三采样点26利用第三触发器34被采样，得出采样值s12。给第一触发器30分配另外的第四触发器40。这履行存储器功能并且输出值s10'，该值s10'在时间上在值s10之前，也就是s10和s10'是第一采样点22的在时间上相继的采样值。对应地，给第二触发器32分配输出s11'的第五触发器42，并且给第三触发器34分配输出s12'的第六触发器44。触发器40、42和44适于分辨触发器30、32和34的准稳状态。准稳状态通过以下方式形成，即在采样点22、24或26的边沿期间在输入端28处进行信号的转换。触发器30、32和34于是需要特定的时间，直至达到稳定的最终状态。该时间在本示例中通过如下方式来保证，即在输入端28处的信号的接下来的有效边沿时触发器30、32和34的在此期间稳定的值才被接管到触发器40、42和44中。

原则上因此可以由例如九个反相器18构建环形振荡器10。在此，这些反相器18之一可以被NAND元件14代替，以便能够停止（anhalten）环形振荡器10。可替换地，该NAND元件14也可以被NOR元件代替。

环形振荡器10的值在所示实施的情况下在三个不同反相器处同时被存储在各一个触发器（FF）30、32、34中。这些抽头应当尽可能相同地分布在环形振荡器10的元件上。因此对于环形振荡器10中的九个反相级的情况，分别在三个反相元件之后设置抽头或采样点22、24、26。如已经提到的，但是这对于所提出的方法不是必要的。也可能的是，在偶数数目的反相元件之后再次设置抽头。

环形振荡器10中的反相器级的数目确定振荡器的频率并且因此应当被选择为使得触发器可以存储相应的信号值。当使用尽可能高的振荡器频率时，在采样时处于边沿的附近的概率较高。因此在振荡器环中选择尽可能少数目的反相器，但是选得如此多，使得触发器对于所实现的频率是有工作能力的。对于180nm技术，模拟地对于具有9个反相器18的环形振荡器12确定大约1GHz的频率。触发器可以存储该频率时的信号值，如被证明的那样。

所提出的方法可以利用对应于图1的环形振荡器10来执行，该环形振荡器10具有奇数数目的反相元件，其中在环形振荡器的至少两个采样点处截取值，并且其中在至少两个直接相继的采样点之间分别有奇数数目的反相元件。

对于环形振荡器10，可以确定出与系统时钟以及因此与由此获得的采样时钟的相关。即使分频器的约数（Teiler）值能被振荡器环中的反相元件的数目除尽，在此也不是所有相关都能通过s10、s11、s12与s10'、s11'、s12'的比较来确定。在此可能出现，分别在任意或恒定数目的采样之后总是又在振荡器循环中的相同位置处进行采样。如果该数目不同时是振荡器中的反相元件的数目的约数，则通过前述比较不得到对于当前相关的提示。于是尽管如此，当将所有采样都与当前取样比较时可以确定出相关。但是这是非常耗费的。

当在FPGA中使用环形振荡器的情况下，不存在例如通过由电阻引起振荡器运行电压的降低影响频率的可能性。因此尤其是对于FPGA建议使用两个环形振荡器，这两个环形振荡器互相监视并且其输出端被彼此关联。这两个振荡器的相关可以被识别，但是不一定能被阻止。在此可能引起到两个振荡器之间的耦合的相关、到与系统时钟的共同相关的相关或者引起攻击。认为，由于两个FPGA振荡器中的不同的线路延迟而存在多样性,该多样性保证边缘上（marginal）不同的频率。但是这在ASIC中更难保证。如果两者的频率变得恰好相同，则识别到攻击。

如果存在以共同的约数频率为出发点的相关，所述约数频率例如通过所谓频率注入攻击（frequency injection attack）引起，则这些相关不被发现。因此建议使用具有不同数目反相元件的两个振荡器或者至少在构造上如此构成振荡器，使得达到明显偏离的目标频率。两个振荡器应该尽可能地具有相同数目的抽头，例如3个，所述抽头尽可能均匀地在振荡器元件上分布并且在分别两个抽头之间的反相元件的数目应该例如相差偶数个，例如2个。如果一个振荡器具有9个反相器，则第二反相器应于是应该具有15个。

图2示出具有1个NAND构件54和14个反相器58的这种环形振荡器50，因此该环形振荡器50具有15个反相元件。环形振荡器50利用第一输入端60开始和停止。该图示此外示出第一采样点62、第二采样点64和第三采样点66。采样速率经由第二输入端68被预先给定。

第一触发器70输出采样值s20，第二触发器72输出采样值s21，并且第三触发器74输出采样值s22。第四触发器80对应于图1中的实施输出值s20’，第五触发器82输出值s21’以及第六触发器84输出值s22’。

图3示出用于关联或布线的装置100，具有来自图1的环形振荡器10和来自图2的环形振荡器50，所述装置100具有用于开始的第一输入端102和用于预先给定采样时钟的第二输入端104。

两个环形振荡器10和50的输出端在对应的位置处彼此逐比特地EXOR关联（构件104，异或）。但是也可以的是，所述输出端彼此无关地进入到所谓的post processing、即后处理中。

两个环形振荡器10和50具有相同的采样时钟，但是必要时具有不同的开始信号，以便还有使用仅仅一个环形振荡器10或50或者检查仅仅一个环形振荡器的可能性。这用于电流节省或者认证（Zertifizieren）。具有附图标记si0、si1和si2的第一触发器30、32、34或70、72、74用于分辨准稳定性。仅仅使用输出端si0’、si1’和si2’作为稳定的输出端。两个环形振荡器10和50中反相元件的数目应当尽可能被抽头的数目除尽，以便可以实现抽头的均匀分布。具有较少数目反相元件的环形振荡器10或50通常具有较高频率，但是所述频率应当对于所使用的技术被选择为使得所使用的触发器仍可以良好地遵循该频率。在使用数字标准元件——例如反相器、NAND、触发器——时要注意的是，通常按照开关速度来优化这些元件的几何尺寸。但是由此这些元件具有对于两个边沿0-1或1-0不等的驱动强度。在此，网络节点、线路或者触发器的内部状态的充电通常比它们的放电持续时间长。在均匀采样的情况下，于是将会比高值更频繁地采样内部触发器节点处的低值。当触发器的输出由内部节点的反相构成时，在那里更频繁地得出高值。对于0和1（低和高）的概率的这种移位称为偏置。只要对于振荡器周期存在如下采样范围，对于所述采样范围存在一个0和将会对1采样所针对的那些0，则只要边沿的区域与其抖动不重叠，该移位对于墒值不起作用。对于0和1的概率尽管是不同的，但是当在抖动区域范围内的边沿期间进行采样时总是得出取决于抖动并且因此取决于噪声的值。在其他相同的条件下，可以在边沿处在相同时刻分别采样不同的值。

要注意的是，环形振荡器50相对于环形振荡器10具有显著较小的自然频率。

当对于环形振荡器i使用下面的值时：

fi：振荡器i的频率

ni：振荡器i中的反相元件的数目

可以利用下式来粗略地估计频率关系：

n1*f1=n2*f2或者

f2=f1*n1/n2。

在具体情况下，f2=9/15*f1。如果f1=1GHz，则得出f2=600MHz。

f1和f2的最大共同约数是200MHz。利用对应于200MHz的整数部分的每个频率，当将该频率施加于振荡器的供给电压时，可以在理论上影响两个环形振荡器10和50。当供给电压在此不超过用于运行的运行电压的指定极限值时，这常常已经足够了。

一般在9个或15个反相器情况下，频率是快速频率的1/5，这应当是慢速频率的1/3，总是是合适的操纵基础。通过将该频率馈入到两个振荡器的供给电压上，这两个振荡器可以利用该频率的多倍（5倍或3倍）振荡并且在此可以消除每个抖动。这可能是不利的，因为于是随机以及因此所获得的墒将会趋于零。因此重要的是识别该状态。

因此应当规定一种方法，利用该方法当振荡器的频率相同时可以确定出所述两个振荡器的相关。但是前提是，两个振荡器的标称频率是类似大。尽管该方法尤其适用于FPGA实现，但是也可以将相同的方法学用于ASIC实现。

对于不同的振荡器频率的情况，这样的方法并不触及。在前面提到的具有1GHz和600MHz的示例中，具有200HMz的模拟可能引起，两个振荡器相关，而不能识别到这一点。因为在200MHz周期内存在环形振荡器10的恰好5个相同的状态，其中环形振荡器50分别具有不同的采样值，因此情况如此。现在可以尝试存储这5个值并且将当前的取样值分别与所有所存储的值进行比较。这首先是非常耗费的并且其次不是一般性足够的：仅当在振荡器频率和分频率之间存在约数因子5时这导致成功。但是在一般情况下，可能的约数因子不是精确已知的，或者还存在多个这样的因子。攻击者例如可能尝试用122.5MHz进行攻击并且因此将振荡器1拉到980MHz以及将振荡器2拉到612.5MHz。为了识别出这一点，必须在OSC1处附加地考虑因子8。这在实践中不可能或者仅能用不相称地高的花费来保证。

因此建议一种方法，该方法与振荡器的频率无关地工作。在此认为，在频率不相关时两个振荡器彼此间的所有可能的星座（Konstellation）可以出现。两个振荡器在采样点处的状态通过值s00’、s01’、s02’、s10’、s11’、s12’来确定。在具有64比特的存储区中给这些2⁶个布局或组合中的每一个分配一个比特。该比特开始时例如被设为0。该存储区通过下面的表1来表明：

表1：具有^1）采样环形振荡器10和^2）环形振荡器50的两个振荡器的存储块或存储区的初始值。

该存储区可以实现为寄存器区或者也可以实现为RAM的部分。在此要注意的是，也可以针对采样值000和111发生并且因此为此设置存储位置。由于环形振荡器中的不对称，例如由于不同的反相元件、不同的负载、线路长度以及因此寄生元件、或者通过环形振荡器中或者触发器中信号的不同边沿陡度引起的失真、以及采样触发器处的时钟不精确性，应注意值000和111。只有当使用对于两个边沿具有相同驱动强度的理想开关元件并且在布局中如前述那样使条件理想化时，才可以排除000和111。

图4示出所提出的装置200的实施，该实施补充图3中的装置并且具有存储区202和两个计数器，也就是计数器事件计数器ZE 204和计数器零计数器ZN 206。存储区202存放在存储模块或存储块、例如RAM中。所有存储单元都用值0来初始化。

两个计数器ZE 204和ZN 206初始时被设为0。利用每个新的采样时钟，在环形振荡器10和50的输出端处使用采样值来读取由此寻址的存储单元并且接着用1来写。如果在有关存储部位处存在0，则零计数器ZN 206被递增并且该存储部位被设为值1。在该计数器处总是可以看出，迄今为止发生了两个采样的多少不同组合。其最大值为64。同时随着每个采样时钟，事件计数器ZE 204被递增。如果该计数器例如具有16比特，则在65536个取样之后出现溢出。在达到溢出之前可以在任意部位处进行评估并且接着将ZN再次复位。如果事件计数器204替代于16比特而例如仅具有8或10比特，则已经早就可以进行评估并且由此在相同时段中可以进行更大数目的测试。

在ZN 206的高值情况下在振荡器之间不存在相关。在小值情况下也不必一定存在相关。这可以表明，振荡器根本不振荡，而是提供总是恒定的输出值。于是仅获得来自表1的存储块的行或列中的录入项。因此，至少一个环形振荡器仍可以提供足够的墒。

因此适宜的是，单个地以类似方式监视两个环形振荡器。确定了到底发生了3个取样比特中的多少占用。为此需要对应于下面的表2的存储区

表2：用于一个环形振荡器的存储区的初始值：具有1）采样环形振荡器。

此外对于每个振荡器302需要图5中所示的电路装置300。该图示此外示出第一输入端304、第二输入端306、存储区308、事件计数器ZE 310和零计数器ZNi 312。

事件计数器ZE 310为此不需要再次被实现。可以对于所有三个电路，更确切地说对于第一环形振荡器、第二环形振荡器和两者之和采用共同的计数器。在分析中观察，振荡器是否具有小的ZNi值。几种可能的结果解释在图3中描述。

如果例如对于两个振荡器存在ZNi值<6，则必须首先认为这两者与采样时钟相关。但是如果ZN的值（根据图4的206）大于最大的ZNi（根据图5的312）并且较早达到ZN1和ZN2的乘积，则彼此相关更不可能。根据未超过ZN、ZN1和/或ZN2的预先给定的极限，可以输出警告。在Zni=0或者=1的情况下，当对应的振荡器不是有意地被关断时，则显示误差。测试在计数器被复位后被重新开始。警告使警告计数器递增。如果警告计数器达到确定的阈值，则可以尝试对振荡器频率采取影响，例如通过附加的电容或者对振荡器的运行电压的影响。在达到另一阈值时生成误差信号。

下面的表3表明对环形振荡器与采样时钟的相关的评估。

ZNi	与采样时钟的相关（可能原因）
		0	电路缺陷
1	振荡器停止（开始=0）或者在一个点处相关
		2	在2个点处与采样时钟相关
3	在3个点处与采样时钟相关
		4	在4个点处与采样时钟可能相关或者由于不对称的开关元件^3）而失真
5	在5个点处与采样时钟可能相关或者由于不对称的开关元件^3）而失真
		6	当可以排除两个状态时^1）2），可能无相关
7	当可以排除一个状态时^1）2），可能无相关
		8	无相关

表3：对环形振荡器与采样时钟的相关的监视的评估：

^1）由于失真，任意不同于000或111的排除值（Ausschlusswerte）都是可能的

^2）当一并考察随机的比特值时，也可以存在相关，其中部分地在边沿附近进行采样

^3）当由实现条件决定地如上所述在3个采样值中例如至多可以是一个比特0或者至多是一个比特1；这样的值也通过测量技术在测试芯片处被确定。

在本发明的一个构型中，对于两个振荡器分别使用根据图5的方法和与此并行地根据图4的共同方法。

-如果由计数器ZN 206确定的值由两个振荡器的计数值Zni 312的乘积得出，则肯定不存在相关。

-如果ZN 206的值不大于两个振荡器之一的ZNi 312的最高值，则肯定存在相关；在这种情况下，对于一个振荡器的相同输出值分别存在第二振荡器的对应的、分别恒定的值。

-在所有其他情况下例如假定相关。

在所述方法的另一构型中，如果仅仅存在或使用一个环形振荡器，则也可以根据表2和3以及图5对振荡器进行监视。当存在两个振荡器但是一个已经满足有关测试时，存在节省能量的可能性。于是可以将其他振荡器的开始信号设为0。为此，当激活仅仅一个振荡器时，也可以使用根据图4的方法。

在所述方法的另一构型中，当分别对于两个振荡器相继地使用根据图4的方法并且在此仅仅激活所述一个或者另一个振荡器时，也可以放弃根据图5的方法。因此确定了计数器206中的两个Zni值。接着当两个振荡器是激活的时，确定ZN值。

在本发明的另一构型中，可以在存储区中不仅确定出，确定的取样星座不仅仅一次、也即至少一次出现，而且也可以对相应出现的次数进行计数。为此在所寻址的存储单元中不仅仅存储一个比特，使得可以识别所述出现，而且以8比特或者更多比特对出现进行计数。为此在出现时读取、递增和回写存储部位。当存储单元包括少于事件计数器的比特时，则随着达到最高值（全部为1）不应当继续计数。在达到事件计数器中的终值之后，于是例如可以确定出，有关取样星座的出现是否达到最小值。

此外可以通过比较递增的值来确定出，确定的采样是否比其他采样更频繁地发生，或者在分布上是否略微改变（相对于长时间平均值）。这可以被利用于发现操纵。

在本发明的另一构型中，当例如如下情况时，可以在使用两个振荡器时即使在相同数目的反相器情况下也实现明显不同的频率：

a）使用不同的反相器或反相元件，其由于不同的布局而具有不同的驱动能力和/或不同的固有延迟以及因此具有寄生元件的不同参数，

b）替代于反相器使用NAND、NOR元件或者复杂门电路，

c）将b）的元件或者振荡器的反相元件的自由输入端不同地接线到固定值，例如与另一输入端并联；由此影响负载电容，

d）在振荡器情况下使用附加的电容或者延长的线路。

该实施所具有的优点是，振荡器的频率可能彼此不强烈偏离。由此，所述墒、也即随机分量变大，因为一个环形振荡器的频率并不不必要地降低到另一环形振荡器的例如60%。为了估计所述墒，必须考虑最不利的情况并且因此考虑最慢的环形振荡器。

也已经在一个振荡器的情况下用于识别相关的所述方法具有如下优点，即在不相关的情况下根据用于墒估计的表3可以认为，振荡器周期内的所有采样时刻都是同等可能的。因此获得明显更高的墒值。当除此之外从系统时钟通过整除获得采样时钟时，也可以根据表3识别出与系统时钟的相关。

可能的实现如下：

1.实现两个振荡器，其取决于在构造上或者与实现有关地在待预期的频率方面不同。

2.根据对应于表2和3以及图5的方法彼此无关地检查两个振荡器。

3.决定一个环形振荡器是否足以保证所要求的墒。

4.如果需要两个环形振荡器，则执行表1和图4的检查并且必要时与此并行地执行针对两个振荡器的表2和图4。

5.尤其是当根据表3检查剩余的振荡器得出评估“无相关”并且一个振荡器的墒在该情况下足够（节省能量）时,根据可能性关断一个振荡器。

6.连续执行对环形振荡器的检查并且决定是否必要时必须再次接入一个振荡器。

7.当使用两个环形振荡器时，它们的输出根据图3关联或者所述输出通过后处理独立地处理。

所提出的装置可以具有至少一个环形振荡器，其包含奇数数目的反相元件，所述至少一个环形振荡器在至少两个位置处被采样，相应振荡器在所述采样点的瞬间状态被存储在存储元件中，所述存储元件直接地或者间接地与输出端连接并且所述输出端与至少一个检查设备连接。该检查设备包括存储装置，所述存储装置的存储元件由至少一个比特组成。所述存储元件初始时设为值0或者设为对于所有存储元件都相同的其他初始值，其中振荡器中的至少一个的输出端被用作存储装置的地址并且在每个输出值的情况下有关存储元件首先被读取并且然后被设为1或者相反的初始值或者被递增或递减。

此外可以在每次读取时递增事件计数器并且在读取值0或者初始值时使至少一个附加的初始值计数器递增。

此外可以在达到事件计数器中的预先给定的值时检验，初始值计数器是否具有预先给定的最小值并且在不满足的情况下输出警告，接着必要时使事件计数器和初始计数器复位并且开始另外的检查。

此外可以规定，当输出警告时，使警告计数器递增，并且当在检查时不产生警告时，使该警告计数器复位。在达到预先给定的警告计数器最小值时可以输出误差。

Claims

1.用于识别至少两个环形振荡器（10,50）的相关的方法，所述环形振荡器利用相同的采样时钟被采样，其中在每次采样时所采样的值分别在环形振荡器（10,50）的输出端处被彼此关联，其中在其情况下进行关联的每次采样表示事件，其中对于关联得出多个可能组合，其中定义存储区（202,308），在所述存储区中给关联的可能组合分别分配存储区（202,308）中的至少一个比特，其中在开始时将每个比特设为起始值，其中每个事件引起事件计数器（204,310）的递增并且在第一次出现关联的可能组合中的每一个时改写所分配的比特，其中起始值的每次改写引起零计数器（206,312）的递增，并且其中为了识别相关分析零计数器（206,312）的值。

2.根据权利要求1所述的方法，其中在第一次出现可能关联的每一个时使所分配的比特递增。

3.根据权利要求1或2所述的方法，其中设置两个环形振荡器（10,50）并且分开地检查这两个环形振荡器（10,50）。

4.根据权利要求3所述的方法，其中对于确定多个可能组合考虑单个环形振荡器（10,50）的检查的结果。

5.根据权利要求1所述的方法，其中识别三个环形振荡器（10,50）的相关，其方式是将所有三个环形振荡器（10,50）的所采样的值彼此关联并且使用存储区（202,308），在该存储区中给关联的可能组合分别分配存储区（202,308）中的至少一个比特。

6.根据权利要求5所述的方法，其中单个地考察所述三个环形振荡器（10,50），并且考虑在确定多个可能组合时的结果。

7.根据权利要求1至6之一所述的方法，其中在识别出相关时输出警告。

8.用于识别至少两个环形振荡器（10,50）的相关的装置，尤其是用于执行根据权利要求1至7之一所述的方法，具有存储区（202,308）和至少一个第一计数器和至少一个第二计数器，其中第一计数器用作事件计数器（204,310）并且第二计数器用作零计数器（206,312）。

9.根据权利要求8所述的装置，其中给每个环形振荡器（10,50）分配第一和第二计数器。

10.根据权利要求8所述的装置，其中设置恰好一个第一计数器和恰好一个第二计数器。

11.根据权利要求8至10之一的装置，其中为了识别相关设置表，所述表分配计数器读数。