CN1040401A - 砷化镓/磷化铟异质气相外延技术 - Google Patents
砷化镓/磷化铟异质气相外延技术 Download PDFInfo
- Publication number
- CN1040401A CN1040401A CN 89102308 CN89102308A CN1040401A CN 1040401 A CN1040401 A CN 1040401A CN 89102308 CN89102308 CN 89102308 CN 89102308 A CN89102308 A CN 89102308A CN 1040401 A CN1040401 A CN 1040401A
- Authority
- CN
- China
- Prior art keywords
- substrate
- gaas
- technology
- inp
- vpe
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
本发明为一种在InP衬底上生长GaAs单晶薄膜的氯化物VPE技术。
通过对衬底非生长区域的介质膜保护,分步预热与低温快速生长,抑制了InP衬底的热损伤。对衬底温度与载气H2流量耦合调制,形成多界面应力释放层,使3.7%的晶格失配应力引起的斜位错终止于界面,降低外延层的位错密度,提高晶体质量。其优点是设备简单、操作方便,GaAs外延层具有良好的结晶学特性、电学特性与光谱学特性。
Description
本发明为一种在InP衬底上生长GaAs单晶薄膜的VPE技术。
由于光纤通讯技术的发展和实用化,光电单片集成技术引起了人们的极大兴趣,与其密切相关的晶格失配材料间的异质外延技术得到了广泛的研究。有些国家已采用MBE或MOCVD技术在InP衬底上生长出GaAs单晶薄膜,以期把与InP晶格常数匹配的光学器件(如1.1-1.5μm波长的In GaAsP/InP DH激光器)和与GaAs晶格常数匹配的电子学器件(如GaAs MESFET)集成在一个晶片上,制备长距离光纤通讯用的高可靠性、高速、大容量的光电集成化器件,如集成光发射机,光中继器和光接收机等。但是,MBE和MOCVD技术需要昂贵的设备,材料以及复杂的工艺。而且由于金属有机源的毒性很大,易燃易爆,还需要严格的安全保护措施。然而,到目前为止,没有人采用氯化物VPE技术,在InP衬底上生长GaAs,主要原因有两个:一是GaAs的晶格常数(a0=5.653 )与InP的晶格常数(a0=5.869 )之间,晶格失配f(=△a0/a0)为3.7%。按传统的VPE技术,会在外延层中引入108cm-2以上的位错,无法制做器件。二是GaAs的外延生长温度为700-750℃,InP的外延生长温度为600-650℃,在GaAs的生长温度下,InP衬底会发生热分解,产生严重的热损伤。本发明改进了氯化物VPE设备与技术,克服了上述两个问题,在InP衬底上生长出GaAs单晶薄膜。外延片表面如镜面光亮,经扫描电子显微镜二次电子能谱分析表明,外延层组份的化学计量比基本为1∶1。X-射线(200),(400),(600)面晶体衍射如附图1所示,表明GaAs外延层残余失配应力很小,无反相失序。X-射线双晶回摆曲线如附图2所示,GaAs峰的半峰宽(FWHM)小于120孤度秒。10K下光萤光光谱与标准GaAs谱接近如附图3所示。在GaAs/InP复合衬底上制备的GaAs MESFET,输出I-V特性如附图4所示。这些结果表明,采用本技术,在InP衬底上生长的GaAs外延层,已达到器件应用水平。
本技术经国际联机检索美国DIALOG与国际联机检索系统数据库“英国科学文摘”查明属国内外首创。
在一般VPE技术中,都要求炉温在衬底与Ga源位置有一定长度的恒温区。生长过程中,尽量使载气H2流量保持稳定。本发明恰恰相反,使外延炉在衬底位置附近有较大的温度梯度分布,通过改变衬底在炉体中的位置,方便,迅速,准确地改变衬底的温度。为防止InP衬底的热损伤,衬底背面用介质膜保护;升温过程采用分步预热法,减少衬底在高温区的时间;生长过程的初始阶段,采用低温快速生长,在InP衬底表面沉积一薄的GaAs层,可有效地抑止InP衬底的热分解。GaAs/InP间3.7%的晶格失配会产生大量位错,这些位错主要有两种,一是其柏格矢平行于界面的失配位错,这种位错不会延伸进入外延层,又能有效地释放失配应力。另一种位错其柏格矢与界面成60°角的斜位错,它会延伸进入整个外延层,释放的失配应力也小于失配位错。为提高外延层的晶体质量,应尽可能地将斜位错转变为失配位错、本技术采用衬底温度与载气H2流量耦合调制法,形成多界面的过渡区-应力释放层。这些界面有效地将斜位错转变为失配位错,终止于界面,得到高质量的GaAs外延层。
本发明采用的外延设备为具有傍路气体管道的AsCl3-Ga-H2水平滑动式气相外延炉,炉温分布如附图5所示。在距炉体前沿30-40cm范围内,温度梯度为12-15℃,为放置InP衬底的范围。AsCl3源温控制在13±2℃。(100)InP衬底经双面抛光,一面用SiH4热分解法,在450℃沉积3000 左右的SiO2做为保护膜。另一面进行外延生长。经严格的化学清洁处理后,用1%的Br2∶CH3OH腐蚀液腐蚀一分钟,去掉机械损伤层。在热去离子水中冲洗干净,装入反应管,通H2加以保护。若晶片尺寸大于1cm,应与水平方向成60°-70°角斜放在石英托上,以减少衬底温度的不均匀性。
典型的外延生长工艺过程举例如下:
1.分步预热:580℃预热3分30秒;670℃预热3分30秒;载气H2流量为450毫升/分迅速生长30秒,沉积GaAs外延层约0.5μm,同时将InP衬底温度升高到710℃。
2.多界面应力释放层的外延生长:当衬底温度达到710℃时,载气H2流量调至250毫升/分,生长2分钟,这时温度升高,H2流量减少,生长速率变慢,同时低温沉积的GaAs也因为获得一定能量,而重新排列进入晶格位置。2分钟后达到稳定的晶体生长与温度分布。将衬底温度再调至680℃,H2流量350毫升/分,生长2分钟,这时会形成一个界面,如些耦合调制生长3个周期,形成3-4μm的GaAs应力释放层。
3.器件工作层的外延生长,经过多界面应力释放层的生长,位错密度得到降低,既可按器件需要,生长GaAs器件工作层,这时可按GaAs同质外延的生长条件进行。如710℃,H2流量300毫升/分。
4.终止生长:结束生长时,采用较大的H2流量,清除管道与反应管中的反应物,同时关闭炉温的电源,自然降温5分钟。这相当于H2气氛下的热退火过程,使GaAs外延层的晶体质量进一步提高。
本发明由于采用氯化物VPE设备,与MBE和MOCVD技术相比,具有如下优点:
1.设备简单,便于推广应用。
2.工艺简单,操作方便。
3.设备造价低,材料成本低,具有良好的经济效益。
4.由于引入多界面应力释放层,减少了器件工作层中的晶体缺陷与失配应力,提高了晶体质量,可制备高性能的GaAs电子器件,便于集成化器件的工艺设计。
附图说明:
图1为采用本技术生长的GaAs/InP样品的X-射线晶体衍射,(a),(b),(c)分别为(200),(400)和(600)面衍射。图2为GaAs/InP样品的X-射线双晶回摆曲线。图3为10K下GaAs/InP样品的光萤光光谱。图4为在GaAs/InP上制备的GaAs MESFET的源-漏I-V输出特性曲线,栅长和栅宽分别为2μm和400μm,在栅偏压VgS=OV时,单位栅宽跨导gm/Wg为80ms/mm,夹断电压为VgS=-3V,饱和电流Idss为40mA。图5为外延炉炉温分布。
Claims (6)
1、一种应用氯化物VPE设备,在InP衬底上生长GaAs单晶薄膜的VPE技术,其特征在于采用分步预热法和衬底温度与载气H2流量耦合调制法在InP衬底上生长GaAs单晶薄膜。
2、一种按照权项要求1所述的VPE技术,其特征在于距外延炉前口30~40cm范围内,有均匀的纵向炉温梯度12~15℃cm-1。
3、一种按照权项要求1所述的VPE技术,其特征在于采用介质膜做InP衬底上非生长区域的保护膜,防止InP的热分解。
4、一种按照权项要求1,2所述的VPE技术,其特征在于通过改变衬底在炉体中的位置,方便、迅速、准确地改变衬底的温度。
5、一种按照权项要求1,4所述的VPE技术,其特征在于对衬底进行分步预热,抑止InP衬底的热损伤,提高衬底的温度。
6、一种按照权项要求1,4所述的VPE技术,其特征在于外延生长过程中,通过对衬底温度与载气H2流量的耦合调制,形成多界面应力释放层,使3.7%的晶格失配应力引起的斜位错终止于界面,提高外延层的晶体质量。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 89102308 CN1040401A (zh) | 1989-04-14 | 1989-04-14 | 砷化镓/磷化铟异质气相外延技术 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 89102308 CN1040401A (zh) | 1989-04-14 | 1989-04-14 | 砷化镓/磷化铟异质气相外延技术 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1040401A true CN1040401A (zh) | 1990-03-14 |
Family
ID=4854641
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 89102308 Pending CN1040401A (zh) | 1989-04-14 | 1989-04-14 | 砷化镓/磷化铟异质气相外延技术 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1040401A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1092839C (zh) * | 1994-06-29 | 2002-10-16 | 英国电讯公司 | 半导体衬底的制备方法 |
CN111463109A (zh) * | 2020-04-13 | 2020-07-28 | 中国科学院半导体研究所 | 抑制GaN衬底在外延生长过程中背面分解的方法 |
-
1989
- 1989-04-14 CN CN 89102308 patent/CN1040401A/zh active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1092839C (zh) * | 1994-06-29 | 2002-10-16 | 英国电讯公司 | 半导体衬底的制备方法 |
CN111463109A (zh) * | 2020-04-13 | 2020-07-28 | 中国科学院半导体研究所 | 抑制GaN衬底在外延生长过程中背面分解的方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Yamaguchi et al. | Defect reduction effects in GaAs on Si substrates by thermal annealing | |
CA1192475A (en) | Manufacture of cadmium mercury telluride | |
Manasevit | The use of metalorganics in the preparation of semiconductor materials: Growth on insulating substrates | |
Akasaki et al. | Effects of ain buffer layer on crystallographic structure and on electrical and optical properties of GaN and Ga1− xAlxN (0< x≦ 0.4) films grown on sapphire substrate by MOVPE | |
US5530267A (en) | Article comprising heteroepitaxial III-V nitride semiconductor material on a substrate | |
US6972051B2 (en) | Bulk single crystal gallium nitride and method of making same | |
US5019529A (en) | Heteroepitaxial growth method | |
US4897149A (en) | Method of fabricating single-crystal substrates of silicon carbide | |
US4168998A (en) | Process for manufacturing a vapor phase epitaxial wafer of compound semiconductor without causing breaking of wafer by utilizing a pre-coating of carbonaceous powder | |
US3963538A (en) | Two stage heteroepitaxial deposition process for GaP/Si | |
CA1270424A (en) | Chemical beam deposition method | |
US4835116A (en) | Annealing method for III-V deposition | |
US4908074A (en) | Gallium arsenide on sapphire heterostructure | |
JPS6329928A (ja) | シリコン上にガリウムヒ素をエピタキシヤル成長せしめる方法 | |
WO1997013891A1 (en) | METHOD OF MANUFACTURING EPITAXIAL LAYERS OF GaN OR Ga(A1,In)N ON SINGLE CRYSTAL GaN AND MIXED Ga(A1,In)N SUBSTRATES | |
KR100450781B1 (ko) | Gan단결정제조방법 | |
Beneking et al. | MO-CVD growth of GaP and GaAlP | |
EP0333120B1 (en) | Method for producing semiconductive single crystal | |
CN1040401A (zh) | 砷化镓/磷化铟异质气相外延技术 | |
EP0332198B1 (en) | Method for producing semiconductive single crystal | |
Kimura et al. | Silicon doping from disilane in gas source MBE of GaAs | |
EP0382036B1 (en) | Epitaxial film growth using low pressure MOCVD | |
Freyhardt et al. | Growth of binary III–V semiconductors from metallic solutions | |
EP0048546B1 (en) | Semiconductive grey tin | |
Haywood et al. | Growth of InAs by MOVPE using TBAs and TMIn |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C06 | Publication | ||
PB01 | Publication |