CN104037289B - 一种提高发光二极管芯片可焊性的方法 - Google Patents
一种提高发光二极管芯片可焊性的方法 Download PDFInfo
- Publication number
- CN104037289B CN104037289B CN201410256865.4A CN201410256865A CN104037289B CN 104037289 B CN104037289 B CN 104037289B CN 201410256865 A CN201410256865 A CN 201410256865A CN 104037289 B CN104037289 B CN 104037289B
- Authority
- CN
- China
- Prior art keywords
- emitting diode
- bragg reflector
- backlight unit
- layer
- diode chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 33
- 239000000758 substrate Substances 0.000 claims abstract description 51
- 230000003647 oxidation Effects 0.000 claims abstract description 17
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 17
- 238000005520 cutting process Methods 0.000 claims abstract description 13
- 238000001312 dry etching Methods 0.000 claims abstract description 12
- 230000002093 peripheral effect Effects 0.000 claims abstract description 10
- 239000000463 material Substances 0.000 claims description 50
- 239000004065 semiconductor Substances 0.000 claims description 38
- 229910052782 aluminium Inorganic materials 0.000 claims description 35
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 35
- 239000004411 aluminium Substances 0.000 claims description 29
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 claims description 26
- 239000000126 substance Substances 0.000 claims description 23
- 238000001039 wet etching Methods 0.000 claims description 23
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 14
- 229920002120 photoresistant polymer Polymers 0.000 claims description 11
- 230000003252 repetitive effect Effects 0.000 claims description 11
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 10
- 238000004140 cleaning Methods 0.000 claims description 10
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 9
- 239000001301 oxygen Substances 0.000 claims description 9
- 229910052760 oxygen Inorganic materials 0.000 claims description 9
- 238000000137 annealing Methods 0.000 claims description 8
- 229910052757 nitrogen Inorganic materials 0.000 claims description 5
- 238000002360 preparation method Methods 0.000 claims description 4
- 239000000203 mixture Substances 0.000 claims description 3
- 239000004020 conductor Substances 0.000 claims description 2
- 239000004744 fabric Substances 0.000 claims 1
- 238000001704 evaporation Methods 0.000 abstract description 2
- 230000008020 evaporation Effects 0.000 abstract description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 15
- 238000005516 engineering process Methods 0.000 description 6
- 230000008859 change Effects 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 230000005611 electricity Effects 0.000 description 3
- 238000000407 epitaxy Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 239000002178 crystalline material Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 239000003292 glue Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 230000006798 recombination Effects 0.000 description 2
- 238000005215 recombination Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008033 biological extinction Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 239000004038 photonic crystal Substances 0.000 description 1
- 229910002059 quaternary alloy Inorganic materials 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- -1 surface coarsening Substances 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
本发明提出了一种提高发光二极管芯片可焊性的方法，包含以下步骤：第一次外延生长在衬底上自下而上依次形成缓冲层、布拉格反射器、下包覆层、发光层和上包覆层；在上包覆层上进行ICP干法刻蚀形成局部掺杂突变区；第二次外延生长形成外延窗口层；蒸镀Au/BeAu/Au和GeAu/Au，通过切割方式形成独立芯片。本发明在电极下方通过外延手段制作的局部掺杂突变区，减少载流子在电极正下方复合，同时结合氧化布拉格反射器外围区域，使发光二极管芯片的可焊性得到了有效提高。
Description
技术领域
本发明涉及LED领域，特别是指一种提高发光二极管芯片可焊性的方法。
背景技术
目前，红黄光LED使用的都是基于GaAs的III-V族化合物半导体材料；在正向电压驱使下，电子由N区注入P区，空穴由P区注入N区，进入对方区域的少数载流子一部分与多数载流子复合发光。四元系发光二级管发光效率主要受到吸光衬底GaAs的影响，其次还有金属电极对光的阻挡作用，导致光不能从发光二极管表面发出，从而影响出光效率。
为此，改善LED发光效率的研究较为活跃，主要技术有采用图形衬底技术、分布电流阻隔层、分布布拉格反射层(Distributed Bragg Reflector，简称DBR)结构、透明衬底、表面粗化、光子晶体技术等。其中采用分布电流阻隔层提高LED发光效率，目前一般常见的做法是在P电极底下镀绝缘材料，如二氧化硅(SiO2)、氮化硅(Si3N4)等，但由于电极材料为金属，当光从多重量子阱发出来，到达电极时仍会有约10％的光损失。
现有减少电流在电极正下方拥挤的方法是利用绝缘介质层或者肖特基结来解决，实现工艺较为复杂，所用晶体材料晶格不同，则不能形成晶体，导致粘附性较差，进而电极可焊性差。本发明通过外延技术直接实现了减少电流在电极下方的拥挤，电流在有源区的有效扩展，同时提高了芯片的可焊性。
发明内容
本发明提出一种提高发光二极管芯片可焊性的方法，解决了现有技术中发光二极管芯片可焊性差的问题。
本发明的技术方案是这样实现的：一种提高发光二极管芯片可焊性的方法，包含以下步骤：
1)第一次外延生长：在衬底上自下而上依次形成缓冲层、布拉格反射器、下包覆层、发光层和上包覆层；
2)光刻刻蚀：在上包覆层上进行ICP干法刻蚀形成局部掺杂突变区；
3)第二次外延生长：在步骤2)所得结构上形成外延窗口层；
4)上电极制备：在步骤3)所得结构上蒸镀Au/BeAu/Au，退火，光刻刻蚀，去胶；
5)下电极制备：将衬底用研磨的方式减薄至190±10μm，在衬底的背面蒸镀GeAu/Au，退火；
6)透切：通过切割方式将步骤5)所得结构形成独立芯片。
优选地，执行步骤6)之前进行半切和氧化操作，将半切所得结构放入通有湿氧或者湿氮的氧化炉中，在400～480℃下氧化布拉格反射器，布拉格反射器的外围区域形成布拉格反射器氧化区。
优选地，步骤4)中退火的温度范围为450～500℃，时间范围为10～30min；步骤5)中退火的温度范围为350～400℃，时间范围为10～40min。
优选地，局部掺杂突变区位于上电极的正下方；布拉格反射器的中心区域位于局部掺杂突变区的正下方。
优选地，布拉格反射器的中心区域的面积≥局部掺杂突变区的面积。
优选地，布拉格反射器包括高铝含量层和低铝含量层。
优选地，高铝含量层具体为高铝含量的AlGaAs层或高铝含量的AlGaInP层，铝含量范围为80％～100％，低铝含量层具体为低铝含量的AlGaAs层或低铝含量的AlGaInP层，铝含量范围为0％～80％。
优选地，布拉格反射器由AlGaAs/AlGaAs、AlGaAs/AlGaInP、AlGaInP/AlGaInP或AlGaInP/AlGaAs的重复单元组成。
优选地，衬底和缓冲层所用材料相同，材料具体为GaAs；局部掺杂突变区由相同导电类型的半导体材料制成，半导体材料具体为P型半导体材料，P型半导体材料具体为GaP。
优选地，执行步骤3)、步骤4)和步骤5)之前先进行清洗操作，清洗具体为超声清洗。
本发明的有益效果为：
本发明通过外延技术直接实现了减少电流在电极下方的拥挤，电流在有源区的有效扩展，同时提高了芯片的可焊性，使发光二极管芯片的可焊性得到了有效提高。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明一种提高发光二极管芯片可焊性的方法的流程示意图；
图2为本发明第一次外延生长所得结构的结构示意图；
图3为本发明第二次外延生长所得结构的结构示意图；
图4为本发明布拉格反射器未氧化，透切所得结构的结构示意图；
图5为本发明布拉格反射器氧化后，透切所得的结构示意图。
图中：
1、衬底；2、缓冲层；3、布拉格反射器；4、下包覆层；5、发光层；6、上包覆层；7、局部掺杂突变区；8、外延窗口层；9、上电极；10、下电极；11、布拉格反射器氧化区。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例1
如图1～4所示，本发明一种提高发光二极管芯片可焊性的方法，包括如下步骤：
1)第一次外延生长：在衬底1上自下而上依次形成缓冲层2、布拉格反射器3、下包覆层4、发光层5和上包覆层6；
2)光刻刻蚀：在上包覆层6上进行ICP干法刻蚀形成局部掺杂突变区7；
3)第二次外延生长：在步骤2)所得结构上形成外延窗口层8；
4)上电极9制备：在步骤3)所得结构上蒸镀Au/BeAu/Au，在500℃下退火10min，光刻刻蚀，去胶；
5)下电极10制备：将衬底用研磨的方式减薄至190±10μm，在衬底1的背面蒸镀GeAu/Au，在350℃下退火10min；
6)透切：通过切割方式将步骤5)所得结构形成独立芯片。
执行步骤3)、步骤4)和步骤5)之前先进行清洗操作。
其中，局部掺杂突变区7位于上电极9的正下方，布拉格反射器3的中心区域位于局部掺杂突变区7的正下方。布拉格反射器3的中心区域的面积≥局部掺杂突变区7的面积。衬底1和缓冲层2所用材料相同，材料具体为GaAs。布拉格反射器3由AlGaAs/AlGaAs的重复单元组成。局部掺杂突变区7由相同导电类型的半导体材料制成，半导体材料具体为P型半导体材料。
实施例2
如图1～4所示，本发明一种提高发光二极管芯片可焊性的方法，包括如下步骤：
1)第一次外延生长：在衬底1上自下而上依次形成缓冲层2、布拉格反射器3、下包覆层4、发光层5和上包覆层6；
2)光刻刻蚀：在上包覆层6上进行ICP干法刻蚀形成局部掺杂突变区7；
3)第二次外延生长：在步骤2)所得结构上形成外延窗口层8；
4)上电极9制备：在步骤3)所得结构上蒸镀Au/BeAu/Au，在450℃下退火30min，光刻刻蚀，去胶；
5)下电极10制备：将衬底用研磨的方式减薄至190±10μm，在衬底1的背面蒸镀GeAu/Au，在400℃下退火40min；
6)透切：通过切割方式将步骤5)所得结构形成独立芯片。
执行步骤3)、步骤4)和步骤5)之前先进行超声清洗。
其中，局部掺杂突变区7位于上电极9的正下方，布拉格反射器3的中心区域位于局部掺杂突变区7的正下方。布拉格反射器3的中心区域的面积≥局部掺杂突变区7的面积。衬底1和缓冲层2所用材料相同，材料具体为GaAs。布拉格反射器3由AlGaAs/AlGaInP的重复单元组成。局部掺杂突变区7由相同导电类型的半导体材料制成，半导体材料具体为GaP。
实施例3
如图1～4所示，本发明一种提高发光二极管芯片可焊性的方法，包括如下步骤：
1)第一次外延生长：在衬底1上自下而上依次形成缓冲层2、布拉格反射器3、下包覆层4、发光层5和上包覆层6；
2)光刻刻蚀：在上包覆层6上进行ICP干法刻蚀形成局部掺杂突变区7；
3)第二次外延生长：在步骤2)所得结构上形成外延窗口层8；
4)上电极9制备：在步骤3)所得结构上蒸镀Au/BeAu/Au，在480℃下退火20min，光刻刻蚀，去胶；
5)下电极10制备：将衬底用研磨的方式减薄至190±10μm，在衬底1的背面蒸镀GeAu/Au，在380℃下退火20min；
6)透切：通过切割方式将步骤5)所得结构形成独立芯片。
执行步骤3)、步骤4)和步骤5)之前先进行清洗操作。
其中，局部掺杂突变区7位于上电极9的正下方，布拉格反射器3的中心区域位于局部掺杂突变区7的正下方。布拉格反射器3的中心区域的面积≥局部掺杂突变区7的面积。衬底1和缓冲层2所用材料相同，材料具体为GaAs。布拉格反射器3由AlGaInP/AlGaInP的重复单元组成。局部掺杂突变区7由相同导电类型的半导体材料制成，半导体材料具体为P型半导体材料，P型半导体材料具体为GaP。
实施例4
如图1～4所示，本发明一种提高发光二极管芯片可焊性的方法，包括如下步骤：
1)第一次外延生长：在衬底1上自下而上依次形成缓冲层2、布拉格反射器3、下包覆层4、发光层5和上包覆层6；
2)光刻刻蚀：在上包覆层6上进行ICP干法刻蚀形成局部掺杂突变区7；
3)第二次外延生长：在步骤2)所得结构上形成外延窗口层8；
4)上电极9制备：在步骤3)所得结构上蒸镀Au/BeAu/Au，在465℃下退火15min，光刻刻蚀，去胶；
5)下电极10制备：将衬底用研磨的方式减薄至190±10μm，在衬底1的背面蒸镀GeAu/Au，在360℃下退火30min；
6)透切：通过切割方式将步骤5)所得结构形成独立芯片。
执行步骤3)、步骤4)和步骤5)之前先进行超声清洗操作。
其中，局部掺杂突变区7位于上电极9的正下方，布拉格反射器3的中心区域位于局部掺杂突变区7的正下方。布拉格反射器3的中心区域的面积≥局部掺杂突变区7的面积。衬底1和缓冲层2所用材料相同，材料具体为GaAs。布拉格反射器3由AlGaInP/AlGaAs的重复单元组成。局部掺杂突变区7由相同导电类型的半导体材料制成，半导体材料具体为P型半导体材料，P型半导体材料具体为GaP。
实施例5
如图1～5所示，本发明一种提高发光二极管芯片可焊性的方法，包含以下步骤：
1)第一次外延生长：在衬底1上自下而上依次形成缓冲层2、布拉格反射器3、下包覆层4、发光层5和上包覆层6；
2)光刻刻蚀：在上包覆层6上进行ICP干法刻蚀形成局部掺杂突变区7；
3)第二次外延生长：在步骤2)所得结构上形成外延窗口层8；
4)上电极9制备：在步骤3)所得结构上蒸镀Au/BeAu/Au，在465℃下退火15min，光刻刻蚀，去胶；
5)下电极10制备：将衬底用研磨的方式减薄至190±10μm，在衬底1的背面蒸镀GeAu/Au，在370℃下退火25min；
6)半切，氧化：将半切所得结构放入通有湿氧的氧化炉中，在400℃下氧化布拉格反射器3，布拉格反射器3的外围区域形成布拉格反射器氧化区11；
7)透切：通过切割方式将步骤6)所得结构形成独立芯片。
执行步骤3)、步骤4)和步骤5)之前先进行清洗操作。
其中，局部掺杂突变区7位于上电极9的正下方，布拉格反射器3的中心区域位于局部掺杂突变区7的正下方。布拉格反射器3的中心区域的面积≥局部掺杂突变区7的面积。衬底1和缓冲层2所用材料相同，材料具体为GaAs。布拉格反射器3由AlGaAs/AlGaAs的重复单元组成。局部掺杂突变区7由相同导电类型的半导体材料制成，半导体材料具体为P型半导体材料。
布拉格反射器3包括高铝含量层和低铝含量层。高铝含量层具体为高铝含量的AlGaAs层，铝含量为90％，低铝含量层具体为低铝含量的AlGaAs层，铝含量为0％。
实施例6
如图1～5所示，本发明一种提高发光二极管芯片可焊性的方法，包含以下步骤：
1)第一次外延生长：在衬底1上自下而上依次形成缓冲层2、布拉格反射器3、下包覆层4、发光层5和上包覆层6；
2)光刻刻蚀：在上包覆层6上进行ICP干法刻蚀形成局部掺杂突变区7；
3)第二次外延生长：在步骤2)所得结构上形成外延窗口层8；
4)上电极9制备：在步骤3)所得结构上蒸镀Au/BeAu/Au，在450℃下退火30min，光刻刻蚀，去胶；
5)下电极10制备：将衬底用研磨的方式减薄至190±10μm，在衬底1的背面蒸镀GeAu/Au，在390℃下退火40min；
6)半切，氧化：将半切所得结构放入通有湿氮的氧化炉中，在450℃下氧化布拉格反射器3，布拉格反射器3的外围区域形成布拉格反射器氧化区11；
7)透切：通过切割方式将步骤6)所得结构形成独立芯片。
执行步骤3)、步骤4)和步骤5)之前先进行超声清洗。
其中，局部掺杂突变区7位于上电极9的正下方，布拉格反射器3的中心区域位于局部掺杂突变区7的正下方。布拉格反射器3的中心区域的面积≥局部掺杂突变区7的面积。衬底1和缓冲层2所用材料相同，材料具体为GaAs。布拉格反射器3由AlGaAs/AlGaInP的重复单元组成。局部掺杂突变区7由相同导电类型的半导体材料制成，半导体材料具体为GaP。
布拉格反射器3包括高铝含量层和低铝含量层。高铝含量层具体为高铝含量的AlGaAs层，铝含量为85％，低铝含量层具体为低铝含量的AlGaInP层，铝含量为70％。
实施例7
如图1～5所示，本发明一种提高发光二极管芯片可焊性的方法，包含以下步骤：
1)第一次外延生长：在衬底1上自下而上依次形成缓冲层2、布拉格反射器3、下包覆层4、发光层5和上包覆层6；
2)光刻刻蚀：在上包覆层6上进行ICP干法刻蚀形成局部掺杂突变区7；
3)第二次外延生长：在步骤2)所得结构上形成外延窗口层8；
4)上电极9制备：在步骤3)所得结构上蒸镀Au/BeAu/Au，在490℃下退火25min，光刻刻蚀，去胶；
5)下电极10制备：将衬底用研磨的方式减薄至190±10μm，在衬底1的背面蒸镀GeAu/Au，在350℃下退火10min；
6)半切，氧化：将半切所得结构放入通有湿氮的氧化炉中，在480℃下氧化布拉格反射器3，布拉格反射器3的外围区域形成布拉格反射器氧化区11；
7)透切：通过切割方式将步骤6)所得结构形成独立芯片。
执行步骤3)、步骤4)和步骤5)之前先进行清洗操作。
其中，局部掺杂突变区7位于上电极9的正下方，布拉格反射器3的中心区域位于局部掺杂突变区7的正下方。布拉格反射器3的中心区域的面积≥局部掺杂突变区7的面积。衬底1和缓冲层2所用材料相同，材料具体为GaAs。布拉格反射器3由AlGaInP/AlGaInP的重复单元组成。局部掺杂突变区7由相同导电类型的半导体材料制成，半导体材料具体为P型半导体材料，P型半导体材料具体为GaP。
布拉格反射器3包括高铝含量层和低铝含量层。高铝含量层具体为高铝含量的AlGaInP层，铝含量为80％，低铝含量层具体为低铝含量的AlGaInP层，铝含量为50％。
实施例8
如图1～5所示，本发明一种提高发光二极管芯片可焊性的方法，包含以下步骤：
1)第一次外延生长：在衬底1上自下而上依次形成缓冲层2、布拉格反射器3、下包覆层4、发光层5和上包覆层6；
2)光刻刻蚀：在上包覆层6上进行ICP干法刻蚀形成局部掺杂突变区7；
3)第二次外延生长：在步骤2)所得结构上形成外延窗口层8；
4)上电极9制备：在步骤3)所得结构上蒸镀Au/BeAu/Au，在460℃下退火20min，光刻刻蚀，去胶；
5)下电极10制备：将衬底用研磨的方式减薄至190±10μm，在衬底1的背面蒸镀GeAu/Au，在380℃下退火15min；
6)半切，氧化：将半切所得结构放入通有湿氧的氧化炉中，在420℃下氧化布拉格反射器3，布拉格反射器3的外围区域形成布拉格反射器氧化区11；
7)透切：通过切割方式将步骤6)所得结构形成独立芯片。
执行步骤3)、步骤4)和步骤5)之前先进行清洗操作。
其中，局部掺杂突变区7位于上电极9的正下方，布拉格反射器3的中心区域位于局部掺杂突变区7的正下方。布拉格反射器3的中心区域的面积≥局部掺杂突变区7的面积。衬底1和缓冲层2所用材料相同，材料具体为GaAs。布拉格反射器3由AlGaInP/AlGaAs的重复单元组成。局部掺杂突变区7由相同导电类型的半导体材料制成，半导体材料具体为P型半导体材料，P型半导体材料具体为GaP。
布拉格反射器3包括高铝含量层和低铝含量层。高铝含量层具体为高铝含量的AlGaInP层，铝含量为100％，低铝含量层具体为低铝含量的AlGaAs层，铝含量为80％。
实施例9
如图1～5所示，本发明一种提高发光二极管芯片可焊性的方法，包含以下步骤：
1)第一次外延生长：在衬底1上自下而上依次形成缓冲层2、布拉格反射器3、下包覆层4、发光层5和上包覆层6；
2)光刻刻蚀：在上包覆层6上进行ICP干法刻蚀形成局部掺杂突变区7；
3)第二次外延生长：在步骤2)所得结构上形成外延窗口层8；
4)上电极9制备：在步骤3)所得结构上蒸镀Au/BeAu/Au，在490℃下退火25min，光刻刻蚀，去胶；
5)下电极10制备：将衬底用研磨的方式减薄至190±10μm，在衬底1的背面蒸镀GeAu/Au，在350℃下退火10min；
6)半切，氧化：将半切所得结构放入通有湿氮的氧化炉中，在480℃下氧化布拉格反射器3，布拉格反射器3的外围区域形成布拉格反射器氧化区11；
7)透切：通过切割方式将步骤6)所得结构形成独立芯片。
执行步骤3)、步骤4)和步骤5)之前先进行清洗操作。
其中，局部掺杂突变区7位于上电极9的正下方，布拉格反射器3的中心区域位于局部掺杂突变区7的正下方。布拉格反射器3的中心区域的面积≥局部掺杂突变区7的面积。衬底1和缓冲层2所用材料相同，材料具体为GaAs。布拉格反射器3由AlGaInP/AlGaAs的重复单元组成。局部掺杂突变区7由相同导电类型的半导体材料制成，半导体材料具体为P型半导体材料，P型半导体材料具体为GaP。
布拉格反射器3包括高铝含量层和低铝含量层。高铝含量层具体为高铝含量的AlGaInP层，铝含量为92％，低铝含量层具体为低铝含量的AlGaAs层，铝含量为40％。
衬底1表面可能存在缺陷，直接生长布拉格反射器3以及后续各层，可能导致缺陷增多；形成缓冲层2的目的是屏蔽衬底1表面缺陷，为后续各生长层提供理想的GaAs表面。
上包覆层6和外延窗口层8材料相同；局部掺杂突变区7包括低掺杂层和高掺杂层，低掺杂层通过对上包覆层6进行光刻和刻蚀形成，上包覆层6的上表面属于高掺杂层，约几千的厚度，外延窗口层8的整体为高掺杂层，即外延窗口层8的掺杂与上包覆层6上表面的掺杂相同或者相近。发光区5不掺杂，起始掺杂浓度相同，浓度不连续，高低浓度交界区即局部掺杂突变区7。上电极9要设置在局部掺杂突变区7的正上方，切割时要保证上电极9位于芯片中心位置。局部掺杂突变区7为电流阻挡层，主要起到电流阻挡的作用。下电极10通过真空镀膜的方式制备，即蒸镀操作。通过第一次外延生长步骤，形成外延层基本结构：通过第二次外延生长形成外延窗口层8与低掺杂层构成局部掺杂突变区7，形成完整外延结构。通过两次外延与光刻刻蚀方法，在上电极9下方制作局部掺杂突变区7，该区域方块电阻大于周围区域，当电流从电极注入到半导体材料中时，电流自然向方块电阻低的区域扩展，从而减少载流子在电极正下方辐射复合的几率，减少电极挡光导致的光损失。同时引入局部高反射率布拉格反射器3，与局部掺杂突变区7有机配合，有效提高了器件的光提取效率。
布拉格反射器3从材料体系、结构设计和降低串电阻方法等方面在发光二极管中应用有着良好的技术优势。布拉格反射器3可以是多个或多层。高铝含量层和低铝含量层交叠分布形成布拉格反射器3。布拉格反射器3的外围区域被氧化形成布拉格反射器氧化区11，布拉格反射器氧化区11的主要氧化物为氧化铝，布拉格反射器3的中心区域不含氧化物。氧化铝与半导体材料相比折射率高，用氧化铝作为布拉格反射器3的高折射率材料增大高低折射率材料的折射率差值，提高布拉格反射器3的反射系数，但氧化铝不导电。
现有减少电流在电极正下方拥挤的方法是利用绝缘介质层或者肖特基结来解决，实现工艺较为复杂，所用晶体材料晶格不同，则不能形成晶体，导致粘附性较差，进而电极可焊性差。本发明通过外延技术直接实现了减少电流在电极下方的拥挤，电流在有源区的有效扩展，通过结构设计提高了粘附性，有效提高了发光二极管芯片的可焊性。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种提高发光二极管芯片可焊性的方法，其特征在于，包含以下步骤：
1)第一次外延生长：在衬底(1)上自下而上依次形成缓冲层(2)、布拉格反射器(3)、下包覆层(4)、发光层(5)和上包覆层(6)；
2)光刻刻蚀：在所述上包覆层(6)上进行ICP干法刻蚀形成局部掺杂突变区(7)；
3)第二次外延生长：在所述步骤2)所得结构上形成外延窗口层(8)；
4)上电极(9)制备：在所述步骤3)所得结构上蒸镀Au/BeAu/Au，退火，光刻刻蚀，去胶；
5)下电极(10)制备：将所述衬底(1)用研磨的方式减薄至190±10μm，在所述衬底(1)的背面蒸镀GeAu/Au，退火；
6)透切：通过切割方式将所述步骤5)所得结构形成独立芯片。
2.根据权利要求1所述的一种提高发光二极管芯片可焊性的方法，其特征在于，执行所述步骤6)之前进行半切和氧化操作，将半切所得结构放入通有湿氧或者湿氮的氧化炉中，在400～480℃下氧化所述布拉格反射器(3)，所述布拉格反射器(3)的外围区域形成布拉格反射器氧化区(11)。
3.根据权利要求1所述的一种提高发光二极管芯片可焊性的方法，其特征在于，所述步骤4)中所述退火的温度范围为450～500℃，时间范围为10～30min；所述步骤5)中所述退火的温度范围为350～400℃，时间范围为10～40min。
4.根据权利要求2所述的一种提高发光二极管芯片可焊性的方法，其特征在于，所述局部掺杂突变区(7)位于所述上电极(9)的正下方；所述布拉格反射器(3)的中心区域位于所述局部掺杂突变区(7)的正下方。
5.根据权利要求4所述的一种提高发光二极管芯片可焊性的方法，其特征在于，所述布拉格反射器(3)的中心区域的面积≥所述局部掺杂突变区(7)的面积。
6.根据权利要求5所述的一种提高发光二极管芯片可焊性的方法，其特征在于，所述布拉格反射器(3)包括高铝含量层和低铝含量层。
7.根据权利要求6所述的一种提高发光二极管芯片可焊性的方法，其特征在于，所述高铝含量层具体为高铝含量的AlGaAs层或高铝含量的AlGaInP层，铝含量范围为80％～92％，所述低铝含量层具体为低铝含量的AlGaAs层或低铝含量的AlGaInP层，铝含量范围为40％～80％。
8.根据权利要求7所述的一种提高发光二极管芯片可焊性的方法，其特征在于，所述布拉格反射器(3)由AlGaAs/AlGaAs、AlGaAs/AlGaInP、AlGaInP/AlGaInP或AlGaInP/AlGaAs的重复单元组成。
9.根据权利要求1～8任一项所述的一种提高发光二极管芯片可焊性的方法，其特征在于，所述衬底(1)和所述缓冲层(2)所用材料相同，所述材料具体为GaAs；所述局部掺杂突变区(7)由相同导电类型的半导体材料制成，所述半导体材料具体为P型半导体材料，所述P型半导体材料具体为GaP。
10.根据权利要求9所述的一种提高发光二极管芯片可焊性的方法，其特征在于，执行所述步骤3)、所述步骤4)和所述步骤5)之前先进行清洗操作，所述清洗具体为超声清洗。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410256865.4A CN104037289B (zh) | 2014-06-10 | 2014-06-10 | 一种提高发光二极管芯片可焊性的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410256865.4A CN104037289B (zh) | 2014-06-10 | 2014-06-10 | 一种提高发光二极管芯片可焊性的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104037289A CN104037289A (zh) | 2014-09-10 |
| CN104037289B true CN104037289B (zh) | 2017-03-08 |
Family
ID=51467986
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410256865.4A Active CN104037289B (zh) | 2014-06-10 | 2014-06-10 | 一种提高发光二极管芯片可焊性的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104037289B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101958378A (zh) * | 2010-08-23 | 2011-01-26 | 厦门市三安光电科技有限公司 | 具有电流阻塞结构的四元系垂直发光二极管及其制备方法 |
| CN101997061A (zh) * | 2009-08-21 | 2011-03-30 | 上海蓝光科技有限公司 | 发光二极管的结构及其制作方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8828757B2 (en) * | 2011-08-15 | 2014-09-09 | Epistar Corporation | Light-emitting device and method for manufacturing the same |
-
2014
- 2014-06-10 CN CN201410256865.4A patent/CN104037289B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101997061A (zh) * | 2009-08-21 | 2011-03-30 | 上海蓝光科技有限公司 | 发光二极管的结构及其制作方法 |
| CN101958378A (zh) * | 2010-08-23 | 2011-01-26 | 厦门市三安光电科技有限公司 | 具有电流阻塞结构的四元系垂直发光二极管及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104037289A (zh) | 2014-09-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7335924B2 (en) | High-brightness light emitting diode having reflective layer | |
| TWI445205B (zh) | Semiconductor light emitting element | |
| US9190557B2 (en) | Ultraviolet semiconductor light-emitting device and fabrication method | |
| CN101123291B (zh) | 氮化物半导体发光装置及其制造方法 | |
| CN102074629B (zh) | 具有夹心式电流阻挡结构的发光二极管 | |
| CN101807650B (zh) | 具有分布布拉格反射层的氮化镓基高亮度发光二极管及其制作工艺 | |
| CN102751410B (zh) | 具有阶梯式电流阻挡结构的led芯片及其制作方法 | |
| CN110088922A (zh) | 一种发光二极管芯片结构及其制作方法 | |
| KR100867529B1 (ko) | 수직형 발광 소자 | |
| CN105591002B (zh) | 一种含有反射层的led倒装芯片及其制备方法 | |
| TW201013973A (en) | Light emitting diode, and package structure and manufacturing method therefor | |
| CN101771122A (zh) | 具有电子空穴双重限制的AlGaInP系LED及其制备方法 | |
| WO2019174396A1 (zh) | 发光二极管芯片结构及其制作方法 | |
| TWI262607B (en) | Semiconductor light emitting device | |
| CN103700735A (zh) | 一种发光二极管及其制造方法 | |
| CN103515490B (zh) | 一种发光二极管及其制造方法 | |
| WO2017101522A1 (zh) | 发光二极管及其制作方法 | |
| CN208014727U (zh) | 发光二极管 | |
| CN101859859B (zh) | 高亮度氮化镓基发光二极管及其制备方法 | |
| CN105633229A (zh) | 发光二极管及其制作方法 | |
| JP5746302B2 (ja) | 半導体発光素子 | |
| CN104037289B (zh) | 一种提高发光二极管芯片可焊性的方法 | |
| CN104134735A (zh) | 一种发光二极管芯片结构 | |
| CN203932092U (zh) | 一种四元发光二极管 | |
| CN210110828U (zh) | 一种垂直led芯片外延结构和垂直led芯片 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20180408 Address after: 243000 Ma'anshan City, Anhui Province, undertaking industrial transfer Demonstration Park (north of Longshan Road) Patentee after: Tai Shi core Micron Technology Co., Ltd of Ma'an Mountain Address before: 100176 Beijing City, Daxing District economic and Technological Development Zone, a layer of Ze Bei Jie Patentee before: Beijing TimesLED Technology Co.,Ltd. |