CN104008086B - 流水线离散希尔伯特变换电路 - Google Patents
流水线离散希尔伯特变换电路 Download PDFInfo
- Publication number
- CN104008086B CN104008086B CN201410208362.XA CN201410208362A CN104008086B CN 104008086 B CN104008086 B CN 104008086B CN 201410208362 A CN201410208362 A CN 201410208362A CN 104008086 B CN104008086 B CN 104008086B
- Authority
- CN
- China
- Prior art keywords
- circuit
- hilbert transform
- discrete hilbert
- matrix
- discrete
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Complex Calculations (AREA)
Abstract
本发明提供了一种流水线离散希尔伯特变换电路及定点化方法。此电路基本结构由循环移位寄存器构成,采用流水线结构,可有效减少所用加法器及乘法器的数量,电路简单有效。所提出的定点化方法可对电路进行优化,使电路在满足输出精度要求时电路面积功耗、速度等最小。本发明的电路可以实现N(N为4的倍数)采样点数目的离散希尔伯特变换,而且在不影响计算精度的条件下,利用定点化的方法减小电路面积、降低功耗或者提高电路的运行速度。
Description
技术领域
本发明涉及数字信号处理领域,尤其涉及一种流水线离散希尔伯特变换电路,和对此电路定点化的方法。
背景技术
希尔伯特变换(Hilbert transform,HT)是数字信号处理(digital signalprocessing,DSP)的基本变换。HT在正交信号的调制与解调、带通采样和瞬时频率估计等方面应用广泛。在这些应用中HT通常用于构造实信号的解析信号,在许多信号处理的应用中,解析信号比原信号更易于处理,物理意义更明确。通过对离散HT进行硬件加速,可以缩短解析信号的生成时间,从而提升数字信号系统的分析和处理数据的能力。因此离散HT 的硬件加速具有十分重要的应用价值和现实意义。
目前通用的硬件设计流程是先对设计对象进行算法模型设计,再在该算法模型基础上进行适用于硬件设计的算法优化,最后把优化的算法用寄存器传输级(RTL)实现。为了获得较高精度和动态范围,算法模型设计一般采用浮点数表示。但是在硬件实现中,为了速度、面积、功耗等的最佳结果,信号通常使用定点数表示。在保证满足系统输出精度,实现最优的面积、功耗或速度的前提下,我们将浮点数表示的算法转换成用定点数表示。把浮点数转化成定点数的过程被称为位宽优化。位宽优化的目标是在保证满足系统输出精度的前提下,实现最优的面积、功耗或速度。
发明内容
本发明解决的技术问题是:本发明涉及一种流水线型离散希尔伯特变换电路结构及定点化方法,此结构可有效减少电路实现过程中的加法和乘法运算,所提出的定点化方法对电路进行了进一步的优化。
一种流水线离散希尔伯特变换电路,其包括N个循环移位寄存器,所述N个循环移位寄存器采用流水线结构,所述N为4的倍数,还包括加法器、减法器和乘法器,所述N个循环移位寄存器、加法器、减法器和乘法器依据的离散希尔伯特计算过程由如下矩阵说明:
等式左边的矩阵是大小为N行1列的输出矩阵;右边是两个矩阵相乘, A矩阵如下所示:
A矩阵大小为N行N/4列,矩阵中的每项都对应了两个相减的输入,
[C']矩阵中的值由下式可以计算得出:
N是离散希尔伯特变换的点数,v是对应参数c的下标。
作为本发明的进一步改进,
计算式如下所示:
当0≤n<N/2时,离散希尔伯特变换的输出按照第一个式子计算;当N/2≤n<N时,离散希尔伯特变换的输出按照第二个式子计算,
其中:
t(n,v)=x < 2v-1+n> -x<-2v+1+n> 。
一种流水线离散希尔伯特变换电路的定点化方法,包括如下步骤:
(1)得到电路的数据流图;
(2)利用仿射算术确定整数位宽;
(3)将遗传误差模型代入数据流图,得到输出信号的误差约束条件;
(4)得到误差约束函数;
(5)将面积或功耗或行速度模型代入数据流图;
(6)得到面积或功耗或行速度函数;
(7)根据约束函数和面积或功耗或行速度函数用仿射算术得到满足误差要求条件下面积最小时的小数位宽。
作为本发明的进一步改进,数据流图有四列,第一列是运算符号,包括减法(-)、乘法(×)和加法(+),中间两列是参与运算的信号,最后一列表示信号运算的中间量。
作为本发明的进一步改进,利用仿射算术确定整数位宽:
其中
作为本发明的进一步改进,遗传误差模型如下:
加/减法的遗传误差模型为:
Δec=ecp+ecq,其中
乘法的遗传误差模型为:
Δec=ecp+ecq,其中
输出信号的误差约束条件为:
作为本发明的进一步改进,得到误差约束函数;
作为本发明的进一步改进,
将面积模型代入数据流图中,
加/减法的面积模型为:
max(Ix+Fx,Iy+Fy)
乘法的面积模型为:
(Ix+Fx)(Iy+Fy)。
作为本发明的进一步改进,得到面积函数:
本发明的有益效果是:
本发明的一种流水线离散希尔伯特变换电路基本结构由循环移位寄存器构成,采用流水线结构,可有效减少所用加法器及乘法器的数量,电路简单有效。所提出的定点化方法可对电路进行优化,使电路在满足输出精度要求时电路面积功耗、速度等最小。本发明的电路可以实现N(N为4 的倍数)采样点数目的离散希尔伯特变换,而且在不影响计算精度的条件下,利用定点化的方法减小电路面积、降低功耗或者提高电路的运行速度。
附图说明
图1为电路结构中涉及到的一些参数;
图2为本发明算法过程的伪代码;
图3为本发明电路存储结构;
图4为本发明离散希尔伯特变换电路结构;
图5为本发明遗传误差算法模型;
图6为本发明定点化过程简图。
图4的附图说明:
1、每个正方形框代表一个寄存器组,图中16个寄存器组中的值将按照箭头所指方向顺序移动。
2、电路中数据线宽为32位。
3、内有+、-、*符号的圆形分别代表加法器、减法器和乘法器。
每个加法器、减法器和乘法器后面的小长方形代表流水线中的寄存器,同样这个寄存器不只一位,它是一个寄存器组。
具体实施方式
下面结合附图对本发明做进一步说明。
实施例子1:
一种流水线离散希尔伯特变换电路,其包括N个循环移位寄存器,所述N个循环移位寄存器采用流水线结构,所述N为4的倍数,还包括加法器、减法器和乘法器,该电路采用了循环移位的方式对输入数据进行处理。所述N个循环移位寄存器加法器、减法器和乘法器依据的离散希尔伯特计算过程由如下矩阵说明:
等式左边的矩阵是大小为N行1列的输出矩阵;右边是两个矩阵相乘,A矩阵如下所示:
A矩阵大小为N行N/4列,矩阵中的每项都对应了两个相减的输入,
[C']矩阵中的值由下式可以计算得出:
N是离散希尔伯特变换的点数,v是对应参数c的下标。
经过推导及变形之后,最终计算式如下所示:
当0≤n<N/2时,离散希尔伯特变换的输出按照第一个式子计算;当 N/2≤n<N时,离散希尔伯特变换的输出按照第二个式子计算。
其中:
t(n,v)=x<2v-1+n>-x<-2v+1+n>
注意到t(n,v)在两个式子中共享,所以在实现的时候只计算一次即可。
计算过程的伪代码程序如附图2所示。以16点离散希尔伯特变换为例,列出的计算式如下,左边为离散希尔伯特计算的输出,右边以两两输入值相减并与对应参数相乘,最后将各个部分的结果进行加法运算。式中的参数的算法之前已有提及,32点以内(包括32点)的离散希尔伯特变换计算所需参数在图1中列出,本发明涉及的是N点(N为4的倍数)离散希尔伯特变换,并非只针对16点或32点。
1.数据存储方式
在16点的离散希尔伯特计算式中对输入数据的利用总是两两一组,所有对应位置的寄存器自上而下升序排列,电路中涉及的数据存储方式见附图3,每组两个寄存器,可分别对应算法中两两相减的寄存器的值。在经过一次计算之后,寄存器的值根据特定的流向进行流动,自然写入下一次两两相减计算所需的数据。
电路涉及的数据存储方式(附图3所示),偶数项的输出只与奇数项的输入有关,奇数项的输出只与偶数项输入有关,奇数项和偶数项的输入分开存放用于并行计算。图3中给出了计算前两个输出的数据初始存储顺序。在经过一次计算之后,寄存器组的值将朝指定的方向流动,用于计算后两个输出。
2.流水线离散希尔伯特变换电路结构
以16点离散希尔伯特变换为例说明电路结构,结构所依据的计算式如附图2所示,式中涉及到的参数c的值见图1。
循环移位寄存器的长度和抽样长度相等。此结构中的乘法器的数量是N/4。假设进入离散希尔伯特变换处理器的数据从时钟周期i开始串行输入,循环移位寄存器通过“in”口将数据输入,经过N个周期后(即第i+N周期)完成初始化。此时循环移位寄存器继续移位操作直到产生输出。时钟周期i+N,乘法器接收奇序列数据计算时钟周期i+N+1,乘法器接收偶序列数据计算所有的输出都是通过这种方式进行计算。
电路涉及的算法(附图2所示),可将离散希尔伯特变换分为前后两部分分别同时进行计算,两部分共享的数据可以只计算一次。偶数项的输出只与奇数项的输入有关,奇数项的输出只与偶数项的输入有关。
实施例子2:
1.对流水线离散希尔伯特变换电路进行定点化处理的方法(附图6所示),包括如下几个步骤:
(1)得到电路的数据流图;
(2)利用仿射算术确定整数位宽;
(3)将遗传误差模型代入数据流图,得到输出信号的误差约束条件;
(4)得到误差约束函数;
(5)将面积(功耗、运行速度)模型代入数据流图;
(6)得到面积(功耗、运行速度)函数;
(7)根据约束函数和面积(功耗、运行速度)函数用仿射算术得到满足误差要求条件下面积最小时的小数位宽。
举例如下:
如果输入信号总位宽是21位,其中整数位宽(包括符号位)10位,小数位宽11位。得到系统的定点化结果是:
(1)得到电路的数据流图;
从输入到输出,信号所经过的运算,得到数据流图:
此数据流图有四列,第一列是运算符号,包括减法(-)、乘法(×) 和加法(+)。中间两列是参与运算的信号。最后一列表示信号运算的中间量,此处都用了y来表示,最后一行的结果即最终结果用z表示。第一行表示如下运算:
y0=x0-x1。
(2)利用仿射算术确定整数位宽:
其中
整数位宽结果如下所示:
x0-x15:10位
c1,c3,c5,c7:2位
y0,y2,y4,y6:11位
y1,y3,y5,y7:11位
y8,y9,z0,:12位。
(3)将遗传误差模型(附图5)代入数据流图,得到输出信号的误差约束条件;
加/减法的遗传误差模型为:
Δec=ecp+ecq,其中
乘法的遗传误差模型为:
Δec=ecp+ecq,其中
输出信号的误差约束条件为:
(4)得到误差约束函数;
(5)将面积模型代入数据流图;
加/减法的面积模型为:
max(Ix+Fx,Iy+Fy)
乘法的面积模型为:
(Ix+Fx)(Iy+Fy)
(6)得到面积函数;
(7)根据约束函数和面积函数用仿射算术得到满足误差要求条件下面积最小时的小数位宽;
x0-x15:10位
c1,c3,c5,c7:2位
y0,y2,y4,y6:11位
y1,y3,y5,y7:11位
y8,y9,z0:12位。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明,不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干简单推演或替换,都应当视为属于本发明的保护范围。
Claims (2)
1.一种流水线离散希尔伯特变换电路,其特征在于:其包括N个循环移位寄存器,所述N个循环移位寄存器采用流水线结构,所述N为4的倍数,还包括加法器、减法器和乘法器,所述N个循环移位寄存器、加法器、减法器和乘法器依据的离散希尔伯特计算过程由如下矩阵说明:
<mrow>
<mo>&lsqb;</mo>
<mover>
<mi>x</mi>
<mo>^</mo>
</mover>
<mo>&rsqb;</mo>
<mo>=</mo>
<mo>&lsqb;</mo>
<mi>A</mi>
<mo>&rsqb;</mo>
<mo>&lsqb;</mo>
<msup>
<mi>C</mi>
<mo>&prime;</mo>
</msup>
<mo>&rsqb;</mo>
</mrow>
等式左边的矩阵是大小为N行1列的输出矩阵;右边是两个矩阵相乘,A矩阵如下所示:
<mrow>
<mo>&lsqb;</mo>
<mi>A</mi>
<mo>&rsqb;</mo>
<mo>=</mo>
<mfenced open = "[" close = "]">
<mtable>
<mtr>
<mtd>
<mrow>
<msub>
<mi>x</mi>
<mn>1</mn>
</msub>
<mo>-</mo>
<msub>
<mi>x</mi>
<mrow>
<mi>N</mi>
<mo>-</mo>
<mn>1</mn>
</mrow>
</msub>
</mrow>
</mtd>
<mtd>
<mrow>
<msub>
<mi>x</mi>
<mn>3</mn>
</msub>
<mo>-</mo>
<msub>
<mi>x</mi>
<mrow>
<mi>N</mi>
<mo>-</mo>
<mn>3</mn>
</mrow>
</msub>
</mrow>
</mtd>
<mtd>
<mo>...</mo>
</mtd>
<mtd>
<mrow>
<msub>
<mi>x</mi>
<mrow>
<mfrac>
<mi>N</mi>
<mn>2</mn>
</mfrac>
<mo>-</mo>
<mn>1</mn>
</mrow>
</msub>
<mo>-</mo>
<msub>
<mi>x</mi>
<mrow>
<mfrac>
<mi>N</mi>
<mn>2</mn>
</mfrac>
<mo>+</mo>
<mn>1</mn>
</mrow>
</msub>
</mrow>
</mtd>
</mtr>
<mtr>
<mtd>
<mrow>
<msub>
<mi>x</mi>
<mn>2</mn>
</msub>
<mo>-</mo>
<msub>
<mi>x</mi>
<mn>0</mn>
</msub>
</mrow>
</mtd>
<mtd>
<mrow>
<msub>
<mi>x</mi>
<mn>4</mn>
</msub>
<mo>-</mo>
<msub>
<mi>x</mi>
<mrow>
<mi>N</mi>
<mo>-</mo>
<mn>2</mn>
</mrow>
</msub>
</mrow>
</mtd>
<mtd>
<mo>...</mo>
</mtd>
<mtd>
<mrow>
<msub>
<mi>x</mi>
<mfrac>
<mi>N</mi>
<mn>2</mn>
</mfrac>
</msub>
<mo>-</mo>
<msub>
<mi>x</mi>
<mrow>
<mfrac>
<mi>N</mi>
<mn>2</mn>
</mfrac>
<mo>+</mo>
<mn>2</mn>
</mrow>
</msub>
</mrow>
</mtd>
</mtr>
<mtr>
<mtd>
<mtable>
<mtr>
<mtd>
<mo>.</mo>
</mtd>
</mtr>
<mtr>
<mtd>
<mo>.</mo>
</mtd>
</mtr>
<mtr>
<mtd>
<mo>.</mo>
</mtd>
</mtr>
</mtable>
</mtd>
<mtd>
<mtable>
<mtr>
<mtd>
<mo>.</mo>
</mtd>
</mtr>
<mtr>
<mtd>
<mo>.</mo>
</mtd>
</mtr>
<mtr>
<mtd>
<mo>.</mo>
</mtd>
</mtr>
</mtable>
</mtd>
<mtd>
<mtable>
<mtr>
<mtd>
<mo>.</mo>
</mtd>
</mtr>
<mtr>
<mtd>
<mo>.</mo>
</mtd>
</mtr>
<mtr>
<mtd>
<mo>.</mo>
</mtd>
</mtr>
</mtable>
</mtd>
<mtd>
<mtable>
<mtr>
<mtd>
<mo>.</mo>
</mtd>
</mtr>
<mtr>
<mtd>
<mo>.</mo>
</mtd>
</mtr>
<mtr>
<mtd>
<mo>.</mo>
</mtd>
</mtr>
</mtable>
</mtd>
</mtr>
<mtr>
<mtd>
<mrow>
<msub>
<mi>x</mi>
<mn>0</mn>
</msub>
<mo>-</mo>
<msub>
<mi>x</mi>
<mrow>
<mi>N</mi>
<mo>-</mo>
<mn>2</mn>
</mrow>
</msub>
</mrow>
</mtd>
<mtd>
<mrow>
<msub>
<mi>x</mi>
<mn>2</mn>
</msub>
<mo>-</mo>
<msub>
<mi>x</mi>
<mrow>
<mi>N</mi>
<mo>-</mo>
<mn>4</mn>
</mrow>
</msub>
</mrow>
</mtd>
<mtd>
<mo>...</mo>
</mtd>
<mtd>
<mrow>
<msub>
<mi>x</mi>
<mrow>
<mfrac>
<mi>N</mi>
<mn>2</mn>
</mfrac>
<mo>-</mo>
<mn>2</mn>
</mrow>
</msub>
<mo>-</mo>
<msub>
<mi>x</mi>
<mfrac>
<mi>N</mi>
<mn>2</mn>
</mfrac>
</msub>
</mrow>
</mtd>
</mtr>
</mtable>
</mfenced>
</mrow>
A矩阵大小为N行N/4列,矩阵中的每项都对应了两个相减的输入,
<mrow>
<mo>&lsqb;</mo>
<msup>
<mi>C</mi>
<mo>&prime;</mo>
</msup>
<mo>&rsqb;</mo>
<mo>=</mo>
<msup>
<mfenced open = "[" close = "]">
<mtable>
<mtr>
<mtd>
<msub>
<mi>c</mi>
<mrow>
<mn>0</mn>
<mo>,</mo>
<mn>1</mn>
</mrow>
</msub>
</mtd>
<mtd>
<msub>
<mi>c</mi>
<mrow>
<mn>0</mn>
<mo>,</mo>
<mn>3</mn>
</mrow>
</msub>
</mtd>
<mtd>
<mo>...</mo>
</mtd>
<mtd>
<msub>
<mi>c</mi>
<mrow>
<mn>0</mn>
<mo>,</mo>
<mfrac>
<mi>N</mi>
<mn>2</mn>
</mfrac>
<mo>-</mo>
<mn>1</mn>
</mrow>
</msub>
</mtd>
</mtr>
</mtable>
</mfenced>
<mi>t</mi>
</msup>
</mrow>
[C']矩阵中的值由下式可以计算得出:
N是离散希尔伯特变换的点数,v是对应参数c的下标。
2.根据权利要求1所述的流水线离散希尔伯特变换电路,其特征在于:
计算式如下所示:
<mrow>
<mover>
<mi>x</mi>
<mo>^</mo>
</mover>
<mrow>
<mo>(</mo>
<mi>n</mi>
<mo>)</mo>
</mrow>
<mo>=</mo>
<mfrac>
<mn>2</mn>
<mi>N</mi>
</mfrac>
<munderover>
<mi>&Sigma;</mi>
<mrow>
<mi>v</mi>
<mo>=</mo>
<mn>1</mn>
</mrow>
<mfrac>
<mi>N</mi>
<mn>4</mn>
</mfrac>
</munderover>
<mi>t</mi>
<mrow>
<mo>(</mo>
<mi>n</mi>
<mo>,</mo>
<mi>v</mi>
<mo>)</mo>
</mrow>
<msub>
<mi>c</mi>
<mrow>
<mn>0</mn>
<mo>,</mo>
<mn>2</mn>
<mi>v</mi>
<mo>-</mo>
<mn>1</mn>
</mrow>
</msub>
</mrow>
<mrow>
<mover>
<mi>x</mi>
<mo>^</mo>
</mover>
<mo>(</mo>
<mrow>
<mi>n</mi>
<mo>+</mo>
<mfrac>
<mi>N</mi>
<mn>2</mn>
</mfrac>
</mrow>
<mo>)</mo>
<mo>=</mo>
<mo>-</mo>
<mfrac>
<mn>2</mn>
<mi>N</mi>
</mfrac>
<munderover>
<mo>&Sigma;</mo>
<mrow>
<mi>v</mi>
<mo>=</mo>
<mn>1</mn>
</mrow>
<mfrac>
<mi>N</mi>
<mn>4</mn>
</mfrac>
</munderover>
<mi>t</mi>
<mrow>
<mo>(</mo>
<mi>n</mi>
<mo>,</mo>
<mi>v</mi>
<mo>)</mo>
</mrow>
<msub>
<mi>c</mi>
<mrow>
<mn>0</mn>
<mo>,</mo>
<mfrac>
<mi>N</mi>
<mn>2</mn>
</mfrac>
<mo>-</mo>
<mn>2</mn>
<mi>v</mi>
<mo>+</mo>
<mn>1</mn>
</mrow>
</msub>
</mrow>
当0≤n<N/2时,离散希尔伯特变换的输出按照第一个式子计算;当N/2≤n<N时,离散希尔伯特变换的输出按照第二个式子计算,
其中:
t(n,v)=x(2v-1+n)-x(-2v+1+n)。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410208362.XA CN104008086B (zh) | 2014-05-16 | 2014-05-16 | 流水线离散希尔伯特变换电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410208362.XA CN104008086B (zh) | 2014-05-16 | 2014-05-16 | 流水线离散希尔伯特变换电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104008086A CN104008086A (zh) | 2014-08-27 |
CN104008086B true CN104008086B (zh) | 2018-03-06 |
Family
ID=51368745
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410208362.XA Expired - Fee Related CN104008086B (zh) | 2014-05-16 | 2014-05-16 | 流水线离散希尔伯特变换电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104008086B (zh) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1385712A (zh) * | 2002-04-16 | 2002-12-18 | 北京工业大学 | 相位信息可恢复的扫频源法 |
CN101109732A (zh) * | 2007-08-08 | 2008-01-23 | 哈尔滨工业大学 | 基于模糊平面特征的超声无损检测回波信号分类方法 |
-
2014
- 2014-05-16 CN CN201410208362.XA patent/CN104008086B/zh not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1385712A (zh) * | 2002-04-16 | 2002-12-18 | 北京工业大学 | 相位信息可恢复的扫频源法 |
CN101109732A (zh) * | 2007-08-08 | 2008-01-23 | 哈尔滨工业大学 | 基于模糊平面特征的超声无损检测回波信号分类方法 |
Non-Patent Citations (2)
Title |
---|
A High Performance Pipelined Discrete Hilbert Transform Processor;WANG XU 等;《WSEAS TRANSACTIONS on SIGNAL PROCESSING》;20130131;第21-30页 * |
螺旋锥束CT 三维重建中高速流水线DHT的硬件设计与实现;汪建南;《中国优秀硕士学位论文全文数据库信息科技辑》;20120215;第22页 * |
Also Published As
Publication number | Publication date |
---|---|
CN104008086A (zh) | 2014-08-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2018113597A1 (zh) | 矩阵乘加运算装置、神经网络运算装置和方法 | |
CN107305484B (zh) | 一种非线性函数运算装置及方法 | |
WO2009035185A1 (en) | Reconfigurable array processor for floating-point operations | |
CN108196822A (zh) | 一种双精度浮点开方运算的方法及系统 | |
CN108733347B (zh) | 一种数据处理方法及装置 | |
CN105608055B (zh) | 一种基于位串架构的蝶形运算单元、fft处理器及方法 | |
CN106933777B (zh) | 基于国产申威26010处理器的基2一维fft的高性能实现方法 | |
CN116888591A (zh) | 一种矩阵乘法器、矩阵计算方法及相关设备 | |
Molahosseini et al. | A new residue to binary converter based on mixed-radix conversion | |
Khan et al. | Comparative analysis of different algorithm for design of high-speed multiplier accumulator unit (MAC) | |
CN104008086B (zh) | 流水线离散希尔伯特变换电路 | |
JP2020098469A (ja) | 演算処理装置および演算処理装置の制御方法 | |
JP2020067897A (ja) | 演算処理装置、学習プログラム及び学習方法 | |
Das et al. | Implementation of four common functions on an LNS co-processor | |
Dalmia et al. | Novel high speed vedic multiplier proposal incorporating adder based on quaternary signed digit number system | |
CN111930674B (zh) | 乘累加运算装置及方法、异构智能处理器及电子设备 | |
CN109960532A (zh) | 用于前台运行的方法及装置 | |
Liu et al. | FPGA implementation of multiplication-free complex division | |
Asim et al. | Centered Symmetric Quantization for Hardware-Efficient Low-Bit Neural Networks. | |
CN108229668B (zh) | 基于深度学习的运算实现方法、装置和电子设备 | |
Hsiao et al. | Design of a low-cost floating-point programmable vertex processor for mobile graphics applications based on hybrid number system | |
Murali et al. | An optimized implementation of vedic multiplier using barrel shifter in FPGA technology | |
CN113515259B (zh) | 一种适用于浮点格式的复数的近似取模实现电路及方法 | |
JP2009245407A (ja) | 複素数の積和演算装置および積和演算方法 | |
CN107203491A (zh) | 一种用于fpga的三角脉动阵列结构qr分解装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20180306 Termination date: 20190516 |
|
CF01 | Termination of patent right due to non-payment of annual fee |