CN103970917B - 死结检测方法以及机器可读媒体 - Google Patents

Abstract

一种死结检测方法，死结检测方法包含有：找出一集成电路的一电路设计档案的至少一电源节点输入；找出该至少一电源节点输入之间的一启动顺序；依据该启动顺序由一特定节点开始找出一目标路径；以及依据该启动顺序以及该目标路径来进行死结检测。一种机器可读媒体，储存一程序代码，当该程序代码被处理器所执行时会致使该处理器执行以下步骤：找出一集成电路的一电路设计档案的至少一电源节点输入；找出该至少一电源节点输入之间的一启动顺序；依据该启动顺序由一特定节点开始找出一目标路径；以及依据该启动顺序以及该目标路径来进行死结检测。

Description

死结检测方法以及机器可读媒体

技术领域

本发明所披露的实施例涉及电路设计的验证，尤指一种检查电路路径是否发生死结的死结检测方法以及机器可读媒体。

背景技术

随着集成电路技术的发展，集成电路上可容纳的晶体管数目大致上符合摩尔定律（Moore’s Law）而不断稳定地上升，因此造成电路的规模与复杂度也越来越庞大，为了保证实际上的设计与规范之间的一致性，设计验证便成为集成电路设计中所面临的最大挑战。一般来说，静态的型式验证速度较快，但是只能尽可能地找出设计中潜在的错误或是缺陷，并不能证明电路设计在功能上完全正确。而模拟验证虽然可以相当准确地模拟出真实芯片中的电路行为，但却因为庞大的设计而常常让模拟验证变得旷日废时，特别是在数字-类比混合信号的电路设计中。因此集成电路设计者通常会将各个电路模块（module）分开进行模拟验证以在合理的模拟时间下得到足够的模拟结果。然而，这样的作法虽然可以快速地获得各个电路模块的功能性验证，但各个电路模块之间有可能会有死结（deadlock）的发生，换句话说，各个电路模块都分别运作正常，但整个系统却可能发生锁死的状况，传统上，这样的状况在最终需要靠电路设计者之间的沟通以及事先的人工检查来避免，不仅不够严密而且效率不彰。

因此，为了同时满足对于快速验证以及验证正确性的需求，需要一种创新的死结检测方法来处理包含所有电路模块的完整电路系统的验证。

发明内容

本发明的一目的为提供一种检查电路路径是否发生死结的死结检测方法以及机器可读媒体以解决上述的问题。

本发明的一实施例披露一种死结检测方法，包含有：找出一集成电路的一电路设计档案的至少一电源节点输入；找出该至少一电源节点输入之间的一启动顺序；依据该启动顺序由一特定节点开始找出一目标路径；以及依据该启动顺序以及该目标路径来进行死结检测。

本发明的另一实施例披露一种机器可读媒体，储存一程序代码，当该程序代码被一处理器所执行时，该程序代码会致使该处理器执行以下的步骤：找出一集成电路的一电路设计档案的至少一电源节点输入；找出该至少一电源节点输入之间的一启动顺序；依据该启动顺序由一特定节点开始找出一目标路径；以及依据该启动顺序以及该目标路径来进行死结检测。

通过本发明所披露的示范性实施例可以将一集成电路的一电路设计档案转换为资源分配图，再利用该资源分配图算法来对资源分配图进行静态的死结检测，便可以快速而且正确地检验该集成电路的该电路设计档案中是否存在有死结的问题。

附图说明

图1为本发明死结检测方法的一示范性实施例的流程图。

图2为采用本发明死结检测方法的一示范性实施例的示意图。

图3为本发明死结检测方法中依据该资源分配图算法来对该目标路径进行死结检测的步骤的一示范性实施例的流程图。

图4为对应图2所示的电路设计的资源分配图。

图5为本发明死结检测方法的另一示范性实施例的示意图。

图6为对应图5所示的电路设计的资源分配图。

图7为本发明用以执行死结检测的一电脑系统的一实施例的示意图。

【主要元件符号说明】

100~110 步骤

200 电源控制电路

201 第一连接线

202 第一反向器

203 第二连接线

204 第二反向器

205 第三连接线

206 电平转换器

207 第四连接线

208 带差电路

209 第五连接线

210 低压降稳压器

211 第六连接线

300~310 流程

400、600 资源分配图

401、601 第一资源顶点

402、602 第一程序顶点

403、603 第二资源顶点

404、604 第二程序顶点

405、605 第三资源顶点

406、606 第三程序顶点

407、607 第四资源顶点

408 第四程序顶点

409 第五资源顶点

410 第五程序顶点

411 第六资源顶点

500 时钟控制电路

501 第一连接线

502 晶体振荡器

503 第二连接线

504 第一正反器

505 第三连接线

506 第二正反器

507 第四连接线

700 电脑系统

702 处理器

704 机器可读媒体

具体实施方式

请参考图1，图1为本发明死结检测方法的一示范性实施例的流程图。倘若大体上可达到相同的结果，并不需要一定遵照图1所示的流程中的步骤顺序来进行，且图1所示的步骤不一定要连续进行，也即其他步骤也可插入其中，此外，图1中的某些步骤也可根据不同实施例或设计需求省略之。该方法主要会包含有以下步骤：

步骤100：找出一集成电路的一电路设计档案的至少一电源节点输入；

步骤102：找出该至少一电源节点输入之间的一启动顺序；

步骤104：将该电路设计档案中的多个元件划分为至少一群组；

步骤106：找出该至少一群组相对应的至少一电源节点输入；

步骤108：依据该启动顺序由一特定节点开始找出一目标路径；

步骤110：依据该启动顺序以及该目标路径来进行死结检测。

优选地，步骤110的死结检测可以依据一资源分配图算法（resource allocationgraph algorithm）来进行。

由于本发明系针对集成电路的电路设计档案中的回路的死结检测方法，因此首先如以上的步骤100所示，先找出集成电路的电路设计档案中所有的电源节点输入，如此一来，便可以依据这些电源节点输入之间的关系来找出这些电源节点输入之间的一启动顺序（步骤102）。接下来请一并参考图2，图2为采用本发明死结检测方法的一示范性实施例的示意图。图2中的电源控制电路200包含有一第一反向器202、一第二反向器204、一电平转换器（level shifter）206、一带差（bandgap）电路208以及一低压降稳压器（low dropoutregulator,LDO）210。由于集成电路当中的基本元件单元相当琐碎，举例来说，一个简单的加法器可能由数十个逻辑门所组成，因此为了分析上的方便，可以先将电路设计档案中的多个元件按照所属的上层模块以及功能相关性来进行分类，并且划分为若干个群组。例如在一信号路径上的多个串接的反相器（或缓冲器），若其电压源（或电源节点）相同，则可保留头尾两个反相器即可表达其功能性，也即可以电压源（或电源节点）相同下，在不影响信号的功能性路径下来简化集成电路的电路设计档案。在此实施例中，电源控制电路200中复杂的基本元件单元可以依据图2中的五个功能元件来进行分类，换句话说，第一反向器202、第二反向器204、电平转换器206、带差电路208以及低压降稳压器210之中各自的基本元件单元由于具有各自的关连性，因此会分别被归属在五个群组之中（步骤104）。

关于步骤106中所述的找出上述五个群组所对应的五个电源节点输入，一般来说，由内往外来分别找出第一反向器202、第二反向器204、电平转换器206、带差电路208以及低压降稳压器210所对应的上述步骤100中所找出的这些电源节点输入，如此一来，也可以由上述步骤102中的这些电源节点输入之间的该启动顺序来得到该五个群组所对应的五个电源节点输入之间的一启动顺序。举例来说，图2中的第一反向器202、第二反向器204以及电平转换器206属于一第一电源节点P1，而图2中的带差电路208以及低压降稳压器210属于一第二电源节点P2，除此之外，由于低压降稳压器210所输出的输出电压V12提供给第一反向器202、第二反向器204以及电平转换器206的供应电压，因此可以得知第二电源节点P2的启动顺序应早于第一电源节点P1的启动顺序。

接下来，在集成电路的电路设计档案中指定一启动信号（enable signal）来作为步骤108中的一特定节点，并且从该特定节点开始，依据所经过的至少一群组、该至少一群组所对应的至少一电源节点输入以及该启动顺序来找出一目标路径。例如一第一连接线207连接图2中的电平转换器206的一电平转换器输出以及用来使能（enable）带差电路208的一启动端，因此可指定电平转换器206的该电平转换器输出为上述的该启动信号，而从该电平转换器输出开始往前以及往后寻找（即从第一连接线207开始往前以及往后寻找），可以由集成电路的电路设计档案中得到该目标路径（即从连结第一反向器202的一输入端的一第一连接线201开始，经过第一反向器202、一第二连接线203、第二反向器204、一第三连接线205、电平转换器206、第四连接线207、带差电路208、一第五连接线209、低压降稳压器210以及一第六连接线211）。如此一来，便可以依据该启动顺序以及该五个群组所对应的电源节点输入来对该目标路径进行死结检测（步骤110）。优选地，其可以依据该资源分配图算法来进行，以进一步加速该死结检测的速度。

请注意，该资源分配图算法可参考Gagne,G.,Galvin,P.B.,&Silberschatz,A.（2011）的Operating System Concepts，第八版，第七章中所述的资源分配图算法，应注意的是，Operating System Concepts中所述的资源分配图算法仅是针对软件（例如操作系统）中的死结进行检测，然而本发明所披露的实施例基于Operating System Concepts中所述的资源分配图算法，并经由深入的研究与开发而将资源分配图算法转用至对硬件中的死结进行检测，换句话说，本发明提出能够将Operating System Concepts中所述的资源分配图算法应用在集成电路的电路设计档案中的回路的死结检测方法。请参考图3，图3为本发明死结检测方法中依据该资源分配图算法来对该目标路径进行死结检测的步骤的一示范性实施例的流程图。倘若大体上可达到相同的结果，并不需要一定遵照图3所示的流程中的步骤顺序来进行，且图3所示的步骤不一定要连续进行，也即其他步骤也可插入其中，此外，图3中的某些步骤也可根据不同实施例或设计需求省略之。该方法主要会包含有以下步骤：

步骤300：将该目标路径上的至少一目标群组设定为至少一程序顶点（processvertex）；

步骤302：将该目标路径上的至少一接线设定为至少一资源顶点（resourcevertex）；

步骤304：将该目标路径上的该至少一目标群组的至少一输入设定为至少一请求边（request edge）；

步骤306：将该目标路径上的该至少一目标群组的至少一输出设定为至少一指派边（assignment edge）；

步骤308：将该至少一程序顶点、该至少一资源顶点、该至少一请求边以及该至少一指派边来构成一资源分配图；

步骤310：依据该资源分配图算法以及该资源分配图来对该目标路径进行死结检测。

接下来请一并参考图4，图4为对应图2所示的电路设计的资源分配图400。如以上的步骤300所示，首先将图2中的这些目标群组（也就是第一反向器202、第二反向器204、电平转换器206、带差电路208以及低压降稳压器210）分别设定为图4中的一第一程序顶点402、一第二程序顶点404、一第三程序顶点406、一第四程序顶点408以及一第五程序顶点410。接下来，再依据步骤302来将图2中的该目标路径上的接线（也就是第一连接线201、第二连接线203、第三连接线205、第四连接线207、第五连接线209以及第六连接线211分别设定为一第一资源顶点401、一第二资源顶点403、一第三资源顶点405、一第四资源顶点407、一第五资源顶点409以及一第六资源顶点411）。在得到上述的这些程序顶点以及这些资源顶点之后，还需要依据图2的电源控制电路200的目标路径上的这些目标群组的输入来设定请求边，举例来说，图2中的第一反向器202的输入端连接至第一连接线201，因此图4中的第一程序顶点402与第一资源顶点401之间的箭头应该被设定为一第一请求边，且该第一请求边的方向由第一程序顶点402指向第一资源顶点401。依此类推，第二程序顶点404与第二资源顶点403之间的箭头应该被设定为一第二请求边，且该第二请求边的方向由第二程序顶点404指向第二资源顶点403。第三程序顶点406与第三资源顶点405之间的箭头应该被设定为一第三请求边，且该第三请求边的方向由第三程序顶点406指向第三资源顶点405。第四程序顶点408与第四资源顶点407之间的箭头应该被设定为一第四请求边，且该第四请求边的方向由第四程序顶点408指向第四资源顶点407。第五程序顶点410与第五资源顶点409之间的箭头应该被设定为一第五请求边，且该第五请求边的方向由第五程序顶点410指向第五资源顶点409。

应注意的是，该资源分配算法的请求观念包括程序顶点对信号（例如小信号）的请求以及对电源的请求，也就是说，也应包括低压降稳压器210经由第六连接线211输出电源至第一反向器202、第二反向器204以及电平转换器206，因此图4中的第一程序顶点402、第二程序顶点404以及第三程序顶点406与第六资源顶点411之间的箭头应该分别被设定为一第六请求边、一第七请求边以及一第八请求边，且该第六请求边、该第七请求边以及该第八请求边的方向由第一程序顶点402、第二程序顶点404以及第三程序顶点406指向第六资源顶点411。

除此之外，还需要依据图2的电源控制电路200的目标路径上的这些目标群组的输出来设定指派边，举例来说，图2中的第一反向器202的一第一反向器输出连接至第二连接线203，因此图4中的第一程序顶点402与第二资源顶点403之间的箭头应该被设定为一第一指派边，且该第一指派边的方向由第二资源顶点403指向第一程序顶点402。依此类推，第二程序顶点404与第三资源顶点405之间的箭头应该被设定为一第二指派边，且该第二指派边的方向由第三资源顶点405指向第二程序顶点404。第三程序顶点406与第四资源顶点407之间的箭头应该被设定为一第三指派边，且该第三指派边的方向由第四资源顶点407指向第三程序顶点406。第四程序顶点408与第五资源顶点409之间的箭头应该被设定为一第四指派边，且该第四指派边的方向由第五资源顶点409指向第四程序顶点408。

应注意的是，该资源分配图算法的指派观念包括程序顶点对信号的指派以及对电源的指派，也就是说，也应包括低压降稳压器210经由第六连接线211输出电源至第一反向器202、第二反向器204以及电平转换器206，因此图4中的第五程序顶点410与第六资源顶点411之间的箭头应该被设定为一第五指派边，且该第五指派边的方向由第六资源顶点411指向第五程序顶点410。

经由以上段落的叙述，可根据第一程序顶点402、第二程序顶点404、第三程序顶点406、第四程序顶点408、第五程序顶点410、第一资源顶点401、第二资源顶点403、第三资源顶点405、第四资源顶点407、第五资源顶点409、第六资源顶点411、第一请求边、第二请求边、第三请求边、第四请求边、第五请求边、第六请求边、第七请求边、第八请求边、第一指派边、第二指派边、第三指派边、第四指派边以及第五指派边来构成资源分配图400，并且依据Operating System Concepts第七章中所述的资源分配图算法来对电源控制电路200中的目标路径所构成的资源分配图400进行死结检测，即可检测出电源控制电路200中是否存在有死结问题（即低压降稳压器210的启动信号源头来自第一反向器202，然而第一反向器202的电源来自低压降稳压器210，此即为一死结）。

请参考图5，图5为本发明死结检测方法的另一示范性实施例的示意图。图5中的时钟控制电路500包含有一晶体振荡器502、一第一正反器（flip flop）504以及一第二正反器506。为了分析上的方便，可以将时钟控制电路500中复杂的基本元件单元依据图5中的三个功能元件来分类，换句话说，晶体振荡器502、第一正反器504以及第二正反器506之中各自的基本元件单元由于具有各自的关连性，因此会分别被归属在三个群组之中（步骤104）。接下来，依据上述步骤102中的这些电源节点输入之间的该启动顺序来得到该三个群组所对应的三个电源节点输入之间的一启动顺序，其中该三个电源节点可以从属于同一电源或不同电源。此外，指定一启动信号来作为步骤108中的一特定节点，例如一第四连接线507连接图5中的第二正反器506的一第二正反器输出以及用来使能晶体振荡器502的一启动端，因此可指定第二正反器506的第二正反器输出为上述的该启动信号，而从该第二正反器输出开始往前以及往后寻找（即从第四连接线507开始往前以及往后寻找），可以由集成电路的电路设计档案中得到该目标路径（即从一第二连接线503开始，经过第一正反器504、一第三连接线505、第二正反器506、第四连接线507、晶体振荡器502以及第一连接线501）。如此一来，便可以依据该资源分配图算法、该启动顺序以及该五个群组相对应的电源节点输入来对该目标路径进行死结检测（步骤110）。

请一并参考图6，图6为对应图5所示的电路设计的资源分配图600。如以上的步骤300所示，首先将图5中的这些目标群组（也就是晶体振荡器502、第一正反器504以及第二正反器506）分别设定为图6中的一第一程序顶点602、一第二程序顶点604以及一第三程序顶点606。接下来，再依据步骤302来将图2中的目标路径上的这些接线（也就是第一连接线501、第二连接线503、第三连接线505以及第四连接线507）分别设定为一第一资源顶点601、一第二资源顶点603、一第三资源顶点605以及一第四资源顶点607。在得到上述的这些程序顶点以及这些连接线之后，还需要依据图2的电源控制电路200的目标路径上的这些目标群组的输入来设定请求边，举例来说，图5中的晶体振荡器502的输入端连接至第四连接线507，因此图6中的第一程序顶点602与第四资源顶点607之间的箭头应该被设定为一第一请求边，且该第一请求边的方向由第一程序顶点602指向第四资源顶点607。依此类推，第二程序顶点604与第一资源顶点601之间的箭头应该被设定为一第二请求边，且该第二请求边的方向由第二程序顶点604指向第一资源顶点601。第三程序顶点606与第一资源顶点601之间的箭头应该被设定为一第三请求边，且该第三请求边的方向由第三程序顶点606指向第一资源顶点601。第二程序顶点604与第二资源顶点603之间的箭头应该被设定为一第四请求边，且该第四请求边的方向由第二程序顶点604指向第二资源顶点603。第三程序顶点606与第三资源顶点605之间的箭头应该被设定为一第五请求边，且该第五请求边的方向由第三程序顶点606指向第三资源顶点605。

除此之外，还需要依据图5的时钟控制电路500的目标路径上的这些目标群组的输出来设定指派边，举例来说，图5中的晶体振荡器502的一晶体振荡器输出连接至第一连接线501，因此图6中的第一程序顶点602与第一资源顶点601之间的箭头应该被设定为一第一指派边，且该第一指派边的方向由第一资源顶点601指向第一程序顶点602。依此类推，第二程序顶点604与第三资源顶点605之间的箭头应该被设定为一第二指派边，且该第二指派边的方向由第三资源顶点605指向第二程序顶点604。第三程序顶点606与第四资源顶点607之间的箭头应该被设定为一第三指派边，且该第三指派边的方向由第四资源顶点607指向第三程序顶点606。

经由以上段落的叙述，可根据第一程序顶点602、第二程序顶点604、第三程序顶点606、第一资源顶点601、第二资源顶点603、第三资源顶点605、第四资源顶点607、第一请求边、第二请求边、第三请求边、第四请求边、第五请求边、第一指派边、第二指派边以及第三指派边来构成资源分配图600，并且依据Operating System Concepts第七章中所述的该资源分配图算法来对时钟控制电路500中该目标路径所构成的资源分配图600进行死结检测，即可检测出时钟源控制电路500中是否存在有死结问题（即晶体振荡器502的启动信号源头来自第一正反器504，然而第一正反器504的时钟源来自晶体振荡器502，此即为一死结）。

请参阅图7，图7为本发明用以执行死结检测的一电脑系统的一实施例的示意图。电脑系统700包含有一处理器702以及一机器可读媒体704，举例来说，电脑系统700可以是一个人电脑，而机器可读媒体704可以是个人电脑中任何具有数据储存功能的储存装置，例如挥发性内存、非挥发性内存、硬盘、光盘等。本实施例中，机器可读媒体704中储存一程序代码PROG，因此，当程序代码PROG被处理器702所加载并执行时，程序代码PROG会致使处理器702针对集成电路的电路设计档案File IN执行本发明所揭示的死结检测方法（也即图1所示的步骤100～110以及图3所示的骤300～310）。由于所属领域的普通技术人员于阅读上述针对死结检测方法的内容之后应可轻易了解处理器702执行程序代码PROG所进行的死结检测操作，故进一步的说明并在此省略以求简洁。

通过本发明所披露的示范性实施例可以将电源控制电路200以及时钟源控制电路500的电路设计分别转换为资源分配图400以及资源分配图600，再利用Operating SystemConcepts第七章中所述的资源分配图算法来对资源分配图400以及资源分配图600进行静态的死结检测，便可以快速而且正确地检验电源控制电路200以及时钟源控制电路500中是否存在有死结的问题。

以上所述仅为本发明的优选实施例，凡依本发明申请专利范围所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims (19)

1.一种死结检测方法，包含有：

找出一集成电路的一电路设计档案的至少一电源节点输入；

找出所述至少一电源节点输入之间的一启动顺序；

依据所述启动顺序由一特定节点开始找出一目标路径；以及

依据所述启动顺序以及所述目标路径来进行一死结检测。

2.根据权利要求1所述的死结检测方法，其中，所述死结检测的步骤依据一资源分配图算法来进行。

3.根据权利要求2所述的死结检测方法，还包含有：

将所述电路设计档案中的多个元件划分为至少一群组；以及

找出与所述至少一群组相对应的至少一电源节点输入。

4.根据权利要求3所述的死结检测方法，其中，将所述电路设计档案中的所述多个元件划分为所述至少一群组的步骤包含有：

依据所述多个元件的功能相关性来将所述电路设计档案中的所述多个元件划分为同一群组。

5.根据权利要求3所述的死结检测方法，其中，所述特定节点为一启动信号节点。

6.根据权利要求3所述的死结检测方法，其中，依据所述启动顺序由由所述特定节点开始找出所述目标路径的步骤包含有：

由所述特定节点开始，依据所经过的至少一群组、与所述至少一群组相对应的所述至少一电源节点输入以及所述启动顺序来找出所述目标路径。

7.根据权利要求3所述的死结检测方法，其中，依据所述资源分配图算法来进行所述死结检测的步骤包含有：

将所述目标路径上的至少一目标群组设定为至少一程序顶点；

将所述目标路径上的至少一接线设定为至少一资源顶点；

将所述目标路径上的所述至少一目标群组的至少一输入设定为至少一请求边；

将所述目标路径上的所述至少一目标群组的至少一输出设定为至少一指派边；

将所述至少一程序顶点、所述至少一资源顶点、所述至少一请求边以及所述至少一指派边构成一资源分配图；以及

依据所述资源分配图算法以及所述资源分配图对所述目标路径进行死结检测。

8.一种死结检测装置，包括以下模块：

第一模块，找出一集成电路的一电路设计档案的至少一电源节点输入；

第二模块，找出所述至少一电源节点输入之间的一启动顺序；

第三模块，依据一特定节点找出一目标路径；以及

第四模块，依据所述启动顺序以及所述目标路径来进行一死结检测。

9.根据权利要求8所述的死结检测装置，其中，所述第四模块依据一资源分配图算法来进行死结检测。

10.根据权利要求9所述的死结检测装置，其中，所述第四模块包括：

第一单元，将所述电路设计档案中的多个元件划分为至少一群组；以及

第二单元，找出与所述至少一群组相对应的至少一电源节点输入。

11.根据权利要求9所述的死结检测装置，其中，所述特定节点为一启动信号节点。

12.根据权利要求9所述的死结检测装置，其中，所述第三模块包括：

第三单元，由所述特定节点开始，依据所经过的至少一群组、与所述至少一群组相对应的所述至少一电源节点输入以及所述启动顺序来找出所述目标路径。

13.根据权利要求9所述的死结检测装置，其中，所述第四模块包括：

第四单元，将所述目标路径上的至少一目标群组设定为至少一程序顶点；

第五单元，将所述目标路径上的至少一接线设定为至少一资源顶点；

第六单元，将所述目标路径上的所述至少一目标群组的至少一输入设定为至少一请求边；

第七单元，将所述目标路径上的所述至少一目标群组的至少一输出设定为至少一指派边；

第八单元，将所述至少一程序顶点、所述至少一资源顶点、所述至少一请求边以及所述至少一指派边构成一资源分配图；以及

第九单元，依据所述资源分配图算法以及所述资源分配图对所述目标路径进行死结检测。

14.一种机器可读媒体，储存一程序代码，当所述程序代码被一处理器所执行时，所述程序代码能够致使所述处理器执行以下的步骤：

找出一集成电路的一电路设计档案的至少一电源节点输入；

找出所述至少一电源节点输入之间的一启动顺序；

依据一特定节点找出一目标路径；以及

依据所述启动顺序以及所述目标路径来进行一死结检测。

15.根据权利要求14所述的机器可读媒体，其中，所述死结检测的步骤依据一资源分配图算法来进行。

16.根据权利要求15所述的机器可读媒体，其中，所述程序代码能够致使所述处理器执行以下的步骤：

将所述电路设计档案中的多个元件划分为至少一群组；以及

找出与所述至少一群组相对应的至少一电源节点输入。

17.根据权利要求15所述的机器可读媒体，其中，所述特定节点为一启动信号节点。

18.根据权利要求15所述的机器可读媒体，其中，由所述特定节点开始找出所述目标路径的步骤包含有：

由所述特定节点开始，依据所经过的至少一群组、与所述至少一群组相对应的所述至少一电源节点输入以及所述启动顺序来找出所述目标路径。

19.根据权利要求15所述的机器可读媒体，其中，依据所述资源分配图算法来进行所述死结检测的步骤包含有：

将所述目标路径上的至少一目标群组设定为至少一程序顶点；

将所述目标路径上的至少一接线设定为至少一资源顶点；

将所述目标路径上的所述至少一目标群组的至少一输入设定为至少一请求边；

将所述目标路径上的所述至少一目标群组的至少一输出设定为至少一指派边；

将所述至少一程序顶点、所述至少一资源顶点、所述至少一请求边以及所述至少一指派边构成一资源分配图；以及

依据所述资源分配图算法以及所述资源分配图对所述目标路径进行死结检测。