CN103970479B - 数据存取方法以及使用此数据存取方法的电子装置 - Google Patents
数据存取方法以及使用此数据存取方法的电子装置 Download PDFInfo
- Publication number
- CN103970479B CN103970479B CN201310027769.8A CN201310027769A CN103970479B CN 103970479 B CN103970479 B CN 103970479B CN 201310027769 A CN201310027769 A CN 201310027769A CN 103970479 B CN103970479 B CN 103970479B
- Authority
- CN
- China
- Prior art keywords
- storage device
- data portion
- data
- access
- stored
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Dram (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
Abstract
本发明涉及一种数据存取方法及使用此数据存取方法的电子装置，此电子装置具有一控制单元、一第一储存装置以及一第二储4存装置。此数据存取方法包含：将一总数据群组中的一第一数据部份以及一第二数据部份分别以不同存取路径储存于该第一储存装置以及该第二储存装置；以及判断并选择性存取该第一储存装置以及该第二储存装置以分别以不同存取路径读取该第一数据部份和该第二数据部份，其中对该第一储存装置的存取速度不同于对该第二储存装置的存取速度。
Description
技术领域
数据存取方法以及使用此数据存取方法的电子装置，特别有关于将数据分别储存在不同存取路径上的储存装置的数据存取方法以及使用此数据存取方法的电子装置。
背景技术
已知技术中，通常会将单一数据群组储存在同一存储器中，如1图所示，会将一影像帧Fr储存在单一存储器100中。然而，这样的机制会有要选择那一存储器来储存的问题。举例来说，一电子装置的存储器通常可分为内部存储器和外部存储器，内部存储器为内建于电子装置中的存储器，可能会跟其他电路整合于同一芯片上。外部存储器可由使用者自行增加至电子装置或自电子装置移除，例如存储卡。基于成本考量，仅能选用具有有限数据传输频宽的外部存储器，也就是仅具有较低的数据存取速度的外部存储器，例如外接硬盘(External hard drive)，另一方面，亦仅能选用具有有限容量的内部存储器。也就是说，在既有的外部存储器以及内部存储器规格下，若仅使用内部存储器来存取单一数据群组，由于所需的容量过大，会有实质困难，但若仅使用外部存储器来存取单一数据群组，则可能会有速度较慢的问题。
此外，若单一数据群组储存在同一存储器中，则会使用同一存取路径来存取此数据群组，如此一来会占用此存储器大量的传输频宽，因此此存储器同时间便没有办法再提供传输频宽给其他数据。
发明内容
因此，本发明的一目的为提供一种可并用两种具不同特性的储存装置以及不同存取路径的数据存取方法。
因此，本发明的一目的为提供一种可并用两种具不同特性的储存装置以及不同存取路径的电子装置。
本发明的一实施例揭示了一种电子装置数据存取方法，此电子装置具有一控制单元、一第一储存装置以及一第二储存装置。此数据存取方法包含：将一总数据群组中的一第一数据部份以及一第二数据部份分别以不同存取路径储存于该第一储存装置以及该第二储存装置；以及判断并选择性存取该第一储存装置以及该第二储存装置以分别以不同存取路径读取该第一数据部份和该第二数据部份，其中对该第一储存装置的存取速度不同于对该第二储存装置的存取速度。
本发明的另一实施例揭示了一种电子装置，其包含：一第一储存装置；一第二储存装置，其中该第一储存装置的存取速度比该第二储存装置的存取速度快；以及一控制单元，以不同存取路径存取该第一储存装置和该第二储存装置；其中，该控制单元将总数据群组中的一第一数据部份以及一第二数据部份分别以不同存取路径储存于该第一储存装置以及该第二储存装置，以及判断并选择性存取该第一储存装置以及该第二储存装置以分别以不同存取路径读取该第一数据部份和该第二数据部份。
藉由前述的实施例，可运用两种具不同特性的储存装置来储存单一数据群组，可避免已知技术中使用单一种储存装置的问题，而且藉由两不同路径来存取两种不同储存装置，亦可避免已知技术中单一储存装置的传输频宽被占据的问题。
附图说明
图1绘示了已知技术中，单一数据群组储存在一存储器内的示意图。
图2绘示了根据本发明一实施例的电子装置的方块图。
图3(a)和图3(b)分别绘示了根据本发明另一实施例的电子装置的示意图。
图4绘示了根据本发明的电子装置用以存取影像帧的示意图。
图5绘示了根据本发明另一实施例的电子装置的示意图。
图6绘示了根据本发明一实施例的数据存取方法。
符号说明
100 存储器
200、500 电子装置
201、503 第一储存装置
203、505 第二储存装置
205 控制单元
501 屏幕
507 芯片
509 插槽
511 使用者介面
513 控制单元
具体实施方式
图2绘示了根据本发明一实施例的电子装置的方块图。如图2所示，电子装置200包含了一第一储存装置201、一第二储存装置203以及一控制单元205，其中第一储存装置201和第二储存装置203可为存储器或存储器之外的储存装置，且第一储存装置201的存取速度比第二储存装置203的存取速度快。控制单元205分别以存取路径P1、P2存取第一储存装置201和第二储存装置203。在写入数据时，控制单元205将一总数据群组DA中的第一数据部份D1以及第二数据部份D2分别储存于第一储存装置201以及第二储存装置203。在读取数据时，控制单元205判断欲读取数据属于第一数据部份D1或第二数据部份D2，以分别自第一储存装置201或第二储存装置203读取该欲读取数据。该欲读取数据亦可能同时包含属于第一数据部份D1以及第二数据部份D2的部分，则控制单元205分别自第一储存装置201以及第二储存装置203读取相对应数据，自不待言。第一数据部份D1与第二数据部份D2的加总可以是总数据群组DA的一部份，也可以是全部的总数据群组DA。于一实施例中，该总数据群组DA交错分类至该第一数据部分D1以及该第二数据部分D2，且该电子装置200交替存取该第一储存装置201以及该第二储存装置203。
图3(a)和图3(b)绘示了根据本发明另一实施例的电子装置的示意图。在此实施例中，总数据群组DA除了第一数据部份D1以及第二数据部份D2之外，还包含第三数据部份D3。且第二数据部份D2接续于第一数据部份D1，第三数据部份D3接续于第二数据部份D2。控制单元205将第一数据部份D1和第三数据部份D3储存于第一储存装置201，而将第二数据部份D2储存于第二储存装置203，如图3(b)所示。控制单元205在读取数据时，会先读取第一数据部份D1，再读取第二数据部份D2，然后读取第三数据部份D3，这样便可以组出原先所储存的数据状态。还请留意第一数据部份D1、第二数据部份D2和第三数据部份D3的储存方式不限定于图3(b)所示的实施例，举例来说，控制单元205将第一数据部份D1和第三数据部份D3储存于第二储存装置203，而将第二数据部份D2储存于第一储存装置201。
前述的总数据群组DA可以是一影像帧。图4绘示了根据本发明的电子装置用以存取影像帧的示意图。如图4所示，影像帧Fr(即前述的总数据群组DA)包含了像素列1-10。在一实施例中，控制单元(未绘示在第4图)会将奇数像素列1、3、5、7、9储存在第一储存装置201中，并将偶数像素列2、4、6、8、10储存在第二储存装置203中，而在读取数据时会依序交叉读取第一储存装置201中的像素列1，第二储存装置203中的像素列2，第一储存装置201中的像素列3，以此类推。如此依序将像素列读出，便可得到原来的影像帧Fr。于一实施例中，第一储存装置201和第二储存装置203是做为影像缓冲器(image buffer)使用，其所储存的像素列在读出后会被压缩然后储存。请留意第一储存装置201中和读取第二储存装置203可共同储存整张帧Fr，但亦可只储存帧Fr的一部份。而且，像素列的储存方式亦不限定于图4中所述的形式，于一实施例中，可将偶数像素列储存在第一储存装置201中，并将奇数像素列储存在第二储存装置203。此外，像素列的储存方式亦不限定于以列为单位，于一实施例中，可将每一列的左半部像素数据储存在第一储存装置201中，并将右半部像素数据储存在第二储存装置203。
于一实施例中，第一储存装置为电子装置的内部存储器，而第二储存装置为电子装置的外部存储器。图5绘示了根据本发明另一实施例的电子装置的示意图。于此实施例中，电子装置500为一手机，但电子装置500亦可为其他电子装置如笔记型电脑等。如图5所示，电子装置500包含一屏幕501，此屏幕501可做为使用者介面使用，电子装置500亦可包含未绘示在图5中的其他使用者介面。于图5的实施例中，第一储存装置503为一内部存储器，会跟其他内部电路整合于一芯片507上，其为存取速度较快的储存元件，例如静态随机存取存储器或正反器。电子装置500具有一插槽509以及连接介面511。第二储存装置505在此实施例中为一存储卡，可置入插槽509内并透过连接介面511跟电子装置500连接，且第二储存装置505可自连接介面511移除。控制单元513分别藉由存取路径P1、P2来存取第一储存装置503以及第二储存装置505。
根据前述的实施例，可得到一数据存取方法，其使用在如图2所示的电子装置上，此数据存取方法包含如图6所示的步骤：
步骤601
将一总数据群组(如DA)中的一第一数据部份(如D1)以及一第二数据部份(如D2)分别储存于第一储存装置以及第二储存装置。
步骤603
分别读取第一数据部份和第二数据部份。
其他详细步骤可由前述实施例推得，故于此不再赘述。
藉由前述的实施例，可运用两种具不同特性的储存装置来储存单一数据群组，可避免已知技术中使用单一种储存装置的问题，而且藉由两不同路径来存取两种不同储存装置，亦可避免已知技术中单一储存装置的传输频宽被占据的问题。
以上所述仅为本发明的较佳实施例，凡依本发明申请专利范围所做的均等变化与修饰，皆应属本发明的涵盖范围。
Claims (6)
1.一种电子装置数据存取方法，该电子装置具有一控制单元、一第一储存装置、一第二储存装置以及至少一内部电路，该第一储存装置与至少一该内部电路整合于一芯片上，而该第二储存装置透过一连接介面跟该电子装置连接，且该第二储存装置可自该连接介面移除，该数据存取方法包含：
将一总数据群组中的一第一数据部份以及一第二数据部份分别以不同存取路径储存于该第一储存装置以及该第二储存装置；以及
判断并选择性存取该第一储存装置以及该第二储存装置以分别以不同存取路径读取该第一数据部份和该第二数据部份，其中对该第一储存装置的存取速度不同于对该第二储存装置的存取速度；
其中，该总数据群组的一部分交错分类至该第一数据部分以及该第二数据部分，且该电子装置交替存取该第一储存装置以及该第二储存装置。
2.如权利要求1所述的数据存取方法，其特征在于，该总数据群组还具有一第三数据部份，其中该第二数据部份接续于该第一数据部份，该第三数据部份接续于该第二数据部份，该数据存取方法还包含：
将该第一数据部份以及该第三数据部份储存于该第一储存装置以及该第二储存装置其中之一；
将该第二数据部份储存于该第一储存装置以及该第二储存装置中的另一个；以及
依序读取该第一数据部份、该第二数据部份以及该第三数据部份。
3.如权利要求1所述的数据存取方法，其特征在于，该总数据群组为一影像帧，该数据存取方法还包含：
将该影像帧的多个奇数像素列储存于该第一储存装置以及该第二储存装置其中之一；
将该影像帧的多个偶数像素列储存于该第一储存装置以及该第二储存装置中的另一个；以及
依序读取该影像帧的该些像素列。
4.一种电子装置，包含：
一第一储存装置；
至少一内部电路，该第一储存装置与至少一该内部电路整合于一芯片上；
一第二储存装置，透过一连接介面跟电子装置连接，且该第二储存装置可自该连接介面移除；其中该第一储存装置的存取速度比该第二储存装置的存取速度快；以及
一控制单元，以不同存取路径存取该第一储存装置和该第二储存装置；其中，该控制单元将总数据群组中的一第一数据部份以及一第二数据部份分别以不同存取路径储存于该第一储存装置以及该第二储存装置，以及判断并选择性存取该第一储存装置以及该第二储存装置以分别以不同存取路径读取该第一数据部份和该第二数据部份；
其中，该总数据群组的一部分交错分类至该第一数据部分以及该第二数据部分，且该电子装置交替存取该第一储存装置以及该第二储存装置。
5.如权利要求4所述的电子装置，其特征在于，该总数据群组具有一第一数据部份、一第二数据部份以及一第三数据部份，其中该第二数据部份接续于该第一数据部份，该第三数据部份接续于该第二数据部份，该控制单元将该第一数据部份以及该第三数据部份储存于该第一储存装置以及该第二储存装置其中之一；且该控制单元将该第二数据部份储存于该第一储存装置以及该第二储存装置中的另一个；于读取时，该控制单元依序读取该第一数据部份、该第二数据部份以及该第三数据部份。
6.如权利要求4所述的电子装置，其特征在于，该总数据群组为一影像帧，该控制单元将该影像帧的多个奇数像素列储存于该第一储存装置以及该第二储存装置其中之一；且该控制单元将该影像帧的多个偶数像素列储存于该第一储存装置以及该第二储存装置中的另一个；以及于读取时，该控制单元依序读取该影像帧的该些像素列。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310027769.8A CN103970479B (zh) | 2013-01-24 | 2013-01-24 | 数据存取方法以及使用此数据存取方法的电子装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310027769.8A CN103970479B (zh) | 2013-01-24 | 2013-01-24 | 数据存取方法以及使用此数据存取方法的电子装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103970479A CN103970479A (zh) | 2014-08-06 |
| CN103970479B true CN103970479B (zh) | 2018-05-22 |
Family
ID=51240039
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310027769.8A Expired - Fee Related CN103970479B (zh) | 2013-01-24 | 2013-01-24 | 数据存取方法以及使用此数据存取方法的电子装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103970479B (zh) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1183842A (zh) * | 1995-05-09 | 1998-06-03 | 软体未来设计股份有限公司 | 接口电路和数据处理装置与方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7804735B2 (en) * | 2008-02-29 | 2010-09-28 | Qualcomm Incorporated | Dual channel memory architecture having a reduced interface pin requirements using a double data rate scheme for the address/control signals |
| TW201026070A (en) * | 2008-12-29 | 2010-07-01 | Sunplus Technology Co Ltd | Apparatus and method for accessing data |
| CN102117248A (zh) * | 2011-03-09 | 2011-07-06 | 浪潮(北京)电子信息产业有限公司 | 一种缓存系统和在缓存系统中缓存数据的方法 |
-
2013
- 2013-01-24 CN CN201310027769.8A patent/CN103970479B/zh not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1183842A (zh) * | 1995-05-09 | 1998-06-03 | 软体未来设计股份有限公司 | 接口电路和数据处理装置与方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103970479A (zh) | 2014-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105843775B (zh) | 片上数据划分读写方法、系统及其装置 | |
| US8819359B2 (en) | Hybrid interleaving in memory modules by interleaving physical addresses for a page across ranks in a memory module | |
| US9690502B2 (en) | Systems and methods for segmenting data structures in a memory system | |
| US8291167B2 (en) | System and method for writing cache data and system and method for reading cache data | |
| US8982658B2 (en) | Scalable multi-bank memory architecture | |
| US7733892B2 (en) | Buffer management method based on a bitmap table | |
| CN105117351B (zh) | 向缓存写入数据的方法及装置 | |
| CN105940381B (zh) | 存储器控制器和由存储器控制器执行的方法 | |
| US20130346706A1 (en) | Data reading/writing method and memory device | |
| EP3166269B1 (en) | Queue management method and apparatus | |
| CN102819517A (zh) | Pcie接口卡 | |
| TWI744806B (zh) | 通用快閃儲存記憶體模組、控制器及具有進階倍速寫入緩衝器之電子裝置，以及用於操作記憶體模組之方法 | |
| US11422717B2 (en) | Memory addressing methods and associated controller, memory device and host | |
| TWI498812B (zh) | 資料存取方法以及使用此資料存取方法的電子裝置 | |
| CN108139989A (zh) | 配备有存储器中的处理和窄访问端口的计算机设备 | |
| CN103970479B (zh) | 数据存取方法以及使用此数据存取方法的电子装置 | |
| CN109189336A (zh) | 一种存储系统线程调整方法、系统及电子设备和存储介质 | |
| CN103294407A (zh) | 存储装置和数据读写方法 | |
| CN111142787A (zh) | 存储分层的数据交换测试方法、系统、终端及存储介质 | |
| CN112329412B (zh) | 动态控制基于前端技术表格列的方法及装置 | |
| CN116360672A (zh) | 访问存储器的方法、装置和电子设备 | |
| US10719461B2 (en) | Solid state device with distributed bit buckets | |
| JP5499131B2 (ja) | デュアルポートメモリおよびその方法 | |
| CN112882657B (zh) | 数据读取方法及装置、存储介质、电子装置 | |
| CN104915298B (zh) | 关系链处理方法及装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20211101 Address after: China Taiwan Hsinchu Science Park Hsinchu city Dusing Road No. 1 Patentee after: MEDIATEK Inc. Address before: Taiwan Hsinchu County Tai Yuan Street China jhubei City, No. 26 4 floor 1 Patentee before: MSTAR SEMICONDUCTOR Inc. |
|
| TR01 | Transfer of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20180522 Termination date: 20220124 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |