CN103944812A - 一种多处理器通信网关 - Google Patents

一种多处理器通信网关 Download PDF

Info

Publication number
CN103944812A
CN103944812A CN201410147016.5A CN201410147016A CN103944812A CN 103944812 A CN103944812 A CN 103944812A CN 201410147016 A CN201410147016 A CN 201410147016A CN 103944812 A CN103944812 A CN 103944812A
Authority
CN
China
Prior art keywords
mutex
niosii
stone
processors
processor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410147016.5A
Other languages
English (en)
Inventor
张薇
邱传飞
邵智超
刘军先
魏长军
涂建华
娄小芳
朱成文
田微晴
谭项林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to CN201410147016.5A priority Critical patent/CN103944812A/zh
Publication of CN103944812A publication Critical patent/CN103944812A/zh
Pending legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)

Abstract

本发明涉及一种多处理器通信网关,包括两个NiosII处理器、Mutex硬核、RAM;两个所述NiosII处理器为两个32位RISC软核微处理器,所述Mutex硬核与两个所述NiosII处理器相连接,两个所述NiosII处理器均采用查询方式实现对所述Mutex硬核进行访问;所述RAM仅作为一个设备挂载到Avalon总线上。本发明的有益效果是:通过本发明使得通信接口种类、数量和通信容量、通信响应时间等方面得到了较大的提高。

Description

一种多处理器通信网关
技术领域
本发明涉及一种通信网关,尤其涉及一种多处理器通信网关。 
背景技术
通信网关在许多通信系统中大量应用,然而,目前主要的通信网关为单处理器系统,在通信接口种类、数量和通信容量、通信响应时间等方面受到制约和限制。 
发明内容
本发明所要解决的技术问题是提供一种多处理器通信网关,解决现有技术的不足。 
本发明解决上述技术问题的技术方案如下:一种多处理器通信网关,包括两个NiosII处理器、Mutex硬核、RAM;两个所述NiosII处理器为两个32位RISC软核微处理器,所述Mutex硬核与两个所述NiosII处理器相连接,两个所述NiosII处理器均采用查询方式实现对所述Mutex硬核进行访问;所述RAM仅作为一个设备挂载到Avalon总线上。 
本发明的有益效果是:通过本发明使得通信接口种类、数量和通信容量、通信响应时间等方面得到了较大的提高。 
进一步:单个所述NiosII处理器每次对所述RAM操作之前都要首先取得所述Mutex硬核的所有权,操作完之后立即放弃对所述Mutex硬核的所有权,避免单个所述NiosII处理器对所述Mut ex硬核及共享资源的独占。单个所述NiosII处理器需要有任务通过循环不断检查共享数据区标志位 flag,等待其它所述NiosII处理器送来消息,以便激活自身系统挂起的任务,执行下一步工作。 
附图说明
图1为本发明结构图; 
图2为本发明的Mutex核的双核通信流程图。 
具体实施方式
以下结合附图对本发明的原理和特征进行描述,所举实例只用于解释本发明,并非用于限定本发明的范围。 
由于通信链路多、流量大、实时性要求高等,单纯依靠提升微处理器系统时钟的方法已经不能满足系统的需要,采用多个处理器系统是最好的方案,多处理器间要协同工作就必须交换数据。 
如图1所示,一种多处理器通信网关,其包括两个NiosII处理器、Mutex硬核、RAM;其两个NiosII处理器为两个32位RISC软核微处理器,Mutex硬核与两个RISC软核微处理器相连接,实现两个NiosII处理器对RAM共享资源的互斥访问,两个NiosII处理器均采用查询方式实现对Mutex硬核进行访问。RAM仅作为一个设备挂载到Avalon总线上。 
如图2所示,采用NiosII HAL环境下对Mutex硬核访问的函数对Mutex硬核进行打开、加锁、解锁以及判断Mutex硬属主等操作。使用Mutex硬核控制RAM,单个NiosII处理器每次对RAM操作之前都要首先取得Mutex硬核的所有权,操作完之后立即放弃对Mutex硬核的所有权,避免单个NiosII处理器对Mutex硬核及共享资源的独占。采用设计的交换数据结构作为NiosII处理器间通信的消息,在查询方式下,单个NiosII处理器需要有任务通过循环不断检查共享数据区标志位flag,等待其它NiosII处理器送来 消息,以便激活自身系统挂起的任务,执行下一步工作。 
以上所述仅为本发明的较佳实施例,并不用以限制本发明,凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。 

Claims (2)

1.一种多处理器通信网关,其特征在于:包括两个Nios II处理器、Mutex硬核、RAM;两个所述NiosII处理器为两个32位RISC软核微处理器,所述Mutex硬核与两个所述NiosII处理器相连接,两个所述NiosII处理器均采用查询方式实现对所述Mutex硬核进行访问;所述RAM仅作为一个设备挂载到Avalon总线上。
2.根据权利要求1所述一种多处理器通信网关,其特征在于:单个所述NiosII处理器每次对所述RAM操作之前都要首先取得所述Mutex硬核的所有权,操作完之后立即放弃对所述Mutex硬核的所有权,避免单个所述NiosII处理器对所述Mutex硬核及共享资源的独占。单个所述NiosII处理器需要有任务通过循环不断检查共享数据区标志位flag,等待其它所述NiosII处理器送来消息,以便激活自身系统挂起的任务,执行下一步工作。
CN201410147016.5A 2014-04-14 2014-04-14 一种多处理器通信网关 Pending CN103944812A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410147016.5A CN103944812A (zh) 2014-04-14 2014-04-14 一种多处理器通信网关

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410147016.5A CN103944812A (zh) 2014-04-14 2014-04-14 一种多处理器通信网关

Publications (1)

Publication Number Publication Date
CN103944812A true CN103944812A (zh) 2014-07-23

Family

ID=51192302

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410147016.5A Pending CN103944812A (zh) 2014-04-14 2014-04-14 一种多处理器通信网关

Country Status (1)

Country Link
CN (1) CN103944812A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106686458A (zh) * 2017-01-05 2017-05-17 北京星云互连科技有限公司 网络视频直播处理系统及方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101047927A (zh) * 2007-04-23 2007-10-03 北京中星微电子有限公司 一种实现移动终端基带soc的系统及方法
CN101449253A (zh) * 2006-05-24 2009-06-03 罗伯特.博世有限公司 多处理器网关
US20110126133A1 (en) * 2009-11-20 2011-05-26 Jeffrey Paul Markley Interface for a multi-processor gateway apparatus and method for using the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101449253A (zh) * 2006-05-24 2009-06-03 罗伯特.博世有限公司 多处理器网关
CN101047927A (zh) * 2007-04-23 2007-10-03 北京中星微电子有限公司 一种实现移动终端基带soc的系统及方法
US20110126133A1 (en) * 2009-11-20 2011-05-26 Jeffrey Paul Markley Interface for a multi-processor gateway apparatus and method for using the same

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
崔雪然: "基于NiosⅡ的多处理器设计及应用", 《中国优秀硕士学位论文全文数据库 信息科技辑(2009年)》 *
张慧等: "共享资源Nios Ⅱ多核处理器系统研究", 《现代电子技术》 *
李从伟等: "多处理器系统中NiosⅡ启动方案的实现", 《电子产品世界》 *
李兰英等: "基于NiosⅡ的SOPC多处理器系统设计方法", 《单片机与嵌入式系统应用》 *
罗武等: "基于SOPC的嵌入式IP网关实现方案", 《信息系统与网络》 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106686458A (zh) * 2017-01-05 2017-05-17 北京星云互连科技有限公司 网络视频直播处理系统及方法

Similar Documents

Publication Publication Date Title
WO2010096263A3 (en) Atomic-operation coalescing technique in multi-chip systems
JP2017513397A5 (zh)
TW200712894A (en) Wide-port context cache apparatus, systems, and methods
CN103064748A (zh) 一种Linux下处理多进程间通讯的方法
MX2014014330A (es) Sistemas, metodos y productos de programas informaticos para proporcionar un protocolo sin contacto.
JP2012504835A5 (zh)
GB2535039A (en) Method and analysis for holistic casing design for planning and real-time
US9411633B2 (en) System and method for barrier command monitoring in computing systems
JP2018518777A5 (zh)
JP2014002716A5 (zh)
US20150293844A1 (en) Broadcast and unicast communication between non-coherent processors using coherent address operations
CN103944812A (zh) 一种多处理器通信网关
CN203299613U (zh) 智能建筑控制系统
GB2505140A (en) Processing out-of-order data transfers
CN103428274A (zh) 一种通过短信猫以观察者模式发送短信的方法
BR112014013938A2 (pt) sistema e método para transmissão, recepção e análise de informações do partograma; e aparelho móvel contendo instruções de software de computador
Abdul-Hussin A Petri net approach based elementary siphons supervisor for flexible manufacturing systems
CN203951487U (zh) 微信公众账号群的信息定向发布系统
CN203911987U (zh) 一种基于云计算的数据处理系统
Abdul-Hussin Utilization elementary siphons of petri net to solved deadlocks in flexible manufacturing systems
WO2014207570A3 (en) Systems and methods for cache management of universal serial bus systems
KR100859600B1 (ko) 멀티프로세서 시스템
CN203178774U (zh) 一种轨道交通设备状态感知与调节装置
CN203276277U (zh) 一种基于网络的现场三维模型数据库管理系统
CN103220692A (zh) 基于双控制器节点的无线传感网络通信实验系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20140723