CN103944540A - 一种三角波信号发生器 - Google Patents

Abstract

本发明公开了一种三角波信号发生器，包括时钟电路单元、可编程逻辑控制器单元、DDS单元、放大器单元和加法器单元，所述时钟电路单元、可编程逻辑控制器单元、DDS单元、放大器单元和加法器单元依次相连，所述可编程逻辑控制器单元还连接有JTAG接口单元，所述加法器单元还连接有直流参考电压单元。本发明采用了先进的高速数字信号处理技术和直接数字频率合成器技术，弥补了现有三角波发生器频率范围窄、电路复杂、器件种类较多、成本高、独立性，实用性不强等不足。

Description

一种三角波信号发生器

技术领域

本发明涉及雷达探测、通讯和导航等电子设备领域，特别涉及一种三角波信号发生器。

背景技术

目前，在雷达探测、通讯和导航等领域，常需要高精度的三角波信号作为调制信号或基准信号。特别在微波无线电探测装置中，需要提供高频率、高精度、高线性度和高稳定性的三角波作为压控振荡器（VCO）的线性调频信号源。同时，为满足压控振荡器产生不同频率扫频信号，三角波信号的电压值和峰峰值均需要满足特定要求。因此，三角波信号的质量直接影响到无线电探测装置的准确性和可靠性。并且，微波无线电探测装置还要求三角波发生器响应快、功耗低、电路简洁、抗干扰能力强、环境适应性强、体积小、重量轻、成本低等。

传统的三角波发生器常采用模拟器件构成脉冲发生电路和充放电电路产生三角波信号，如申请号为201010102591.5，专利名称为《三角波产生电路》的专利文献，以及申请号为200820122432.X，专利名称为《三角波发生器》的专利文献等。这些传统的三角波发生器电路复杂、参数调试困难、受模拟器件的温度特性、工艺特性影响较大，产生的三角波信号频率范围、线性度、稳定度均不能满足对可靠性较高的无线电探测装置使用。

当前，随着高速数字信号处理技术快速发展和生产工艺日益完善，数字信号处理器件处理能力迅速提高、传统的模拟处理转向数字处理成为必然趋势。同时，直接数字频率合成器（DDS）是一种基于全数字的技术，由参考时钟、相位累加器、只读存储器、数模转换器和滤波器组成，输出频率高达几百MHZ，具有工作频率范围宽、稳定度高、频率分辨率高、转换时间短、数字调制性能好、全数字化实现、便于集成、体积小、重量轻等优点。

申请号为200910199090.0，专利名称为《一种基于DDS的高精度任意波形发生器》的专利文献公开的技术方案采用以FPGA作为核心控制器件，以FLASH和RAM作为波形数据存储模块，在上位机软件的控制下利用高精度D/A转换器实现正弦波、方波、三角波、锯齿波、高斯白噪声等任意波形输出。该发明采用数字信号处理技术和直接数字频率合成技术实现了高分辨率、高转换速度、高稳定性的三角波发生器，但是该方案电路结构较为复杂，器件种类较多，成本高，并且只能产生50HZ～200KHZ的三角波信号，频率范围窄，还有该系统只有在上位机软件控制下才能工作，独立性、实用性不强，显然不能满足无线电探测装置频率高、电路简洁、体积小、重量轻、成本低等要求。

发明内容

本发明的目的在于克服现有技术中三角波发生器的频率范围窄、电路复杂、器件种类较多、成本高、独立性不强等不足，提供一种适用于无线电探测装置的高精度三角波信号发生器，不仅综合了高速数字信号处理技术和直接数字频率合成器技术的优点，同时弥补了现有三角波发生器频率范围窄、电路复杂、器件种类较多、成本高、独立性不强等不足。

为了实现上述发明目的，本发明采用的技术方案是：一种三角波信号发生器，包括时钟电路单元、可编程逻辑控制器单元、DDS单元、放大器单元和加法器单元，所述时钟电路单元、可编程逻辑控制器单元、DDS单元、放大器单元和加法器单元依次相连，所述可编程逻辑控制器单元还连接有JTAG接口单元，所述加法器单元还连接有直流参考电压单元；其中，所述时钟电路单元，用于为所述可编程逻辑控制器单元提供工作所需的时钟控制信号；所述JTAG接口单元，用于为所述可编程逻辑控制器单元提供在线仿真和程序下载的专用接口；所述可编程逻辑控制器单元，用于生成控制所述DDS单元产生三角波电压信号的控制信号；所述DDS单元，用于接收所述控制信号，根据所述控制信号输出频率范围宽、响应时间快、分辨率高、线性度高和稳定性高的三角波电压信号；所述放大器单元，用于将所述DDS单元输出的三角波电压信号放大；所述加法器单元，用于将所述放大器单元放大输出的三角波信号与所述直流参考电压单元提供的恒定直流参考电压作加法运算，将所述放大器单元输出的三角波电压信号整体抬高，输出频率稳定、高精度、高线性度的三角波电压信号给负载使用。

上述三角波信号发生器中，所述时钟电路单元采用高精度固定频率晶体振荡器。

上述三角波信号发生器中，所述可编程逻辑控制器单元为CPLD控制器单元或FPGA控制器单元。

上述三角波信号发生器中，所述CPLD控制器单元采用高速数字处理可编程逻辑器件CPLD芯片U1， CPLD芯片U1电源输入端连接外部稳定直流电压+VDD1，CPLD芯片U1电源输入端还连接去耦电容C1一端，CPLD芯片U1接地端和所述去耦电容C1另一端分别接地DGND，CPLD芯片U1输出端与DDS单元输入端相连。

上述三角波信号发生器中，所述DDS单元采用直接数字频率合成器件DDS芯片U2，所述DDS芯片U2输出端与所述放大器单元输入端连接。

上述三角波信号发生器中，所述放大器单元由高速运算放大器U3、电阻R1、R2、R3、电容C4、C5组成；所述电阻R1一端与DDS芯片U2输出端相连，另一端与运算放大器U3正输入端相连；所述电阻R2一端与电阻R3和运算放大器U3负输入端分别相连，另一端与模拟地AGND相连；所述电阻R3一端与电阻R2和运算放大器U3负输入端分别相连，另一端与运算放大器U3输出端相连；所述运算放大器U3电源正输入端接外部供电电压+VDD4和去耦电容C4，电源负输入端接外部供电电压-VDD4和去耦电容C5；所述电容C4、C5电压参考端接模拟地AGND；所述运算放大器U3输出端连接所述加法器单元输入端。

上述三角波信号发生器中，所述直流参考电压单元由线性稳压器U4、电容C6、C7和电阻R4、R5组成；所述线性稳压器U4输入端接供电电压+VDD5和去耦电容C6一端，去耦电容C6另一端接地，所述线性稳压器U4输出端接滤波电容C7和电阻R4一端，滤波电容C7另一端接地，电阻R4另一端接电阻R5一端，所述电阻R5另一端接地；所述线性稳压器U4的输出电压经电阻R4和R5调节分压，输出稳定直流参考电压REFV1与所述放大器单元正输入端相连。

上述三角波信号发生器中，所述加法器单元由高速运算放大器U5、电阻R6、R7、R8和电容C8组成，所述运算放大器U5正输入端与所述电阻R6、R5相连，所述电阻R6与所述放大器单元输出端连接，所述运算放大器U5负输入端连接电阻R7、R8一端，电阻R7另一端接地，电阻R8另一端接运算放大器U5输出端，所述运算放大器U5电源正输入端外接供电电压+VDD6和去耦电容C8，所述运算放大器U5电源负输入端接模拟地AGND。

与现有技术相比，本发明的有益效果：  

本发明采用了先进的高速数字信号处理技术和直接数字频率合成器技术，弥补了现有三角波发生器频率范围窄、电路复杂、器件种类较多、成本高、杜独立性实用性不强等不足。本发明的三角波发生器具有响应快、频率范围宽、线性度高、稳定度高、频率分辨率高、抗干扰能力强、电路简洁、集成度高、功耗低、体积小、重量轻、成本低等优点，可以满足微波无线电探测装置的使用需求。该三角波发生器已随无线电探测装置成功投产使用并创造了良好的经济效益。并且，该三角波发生器可广泛应用于雷达、通讯、导航、电子对抗、自动控制、仪器仪表等领域，具有重大的推广价值和实用意义。

附图说明：

图1本发明三角波信号发生器的原理框图；

图2 本发明三角波信号发生器的原理图。

具体实施方式

下面结合具体实施方式对本发明作进一步的详细描述。但不应将此理解为本发明上述主题的范围仅限于以下的实施例，凡基于本发明内容所实现的技术均属于本发明的范围。

如图1所示的三角波信号发生器，包括时钟电路单元、可编程逻辑控制器单元、DDS单元、放大器单元和加法器单元，所述时钟电路单元、可编程逻辑控制器单元、DDS单元、放大器单元和加法器单元依次相连，所述可编程逻辑控制器单元还连接有JTAG接口单元，所述加法器单元还连接有直流参考电压单元；其中，所述时钟电路单元，用于为所述可编程逻辑控制器单元提供工作所需的时钟控制信号；所述JTAG接口单元，用于为所述可编程逻辑控制器单元提供在线仿真和程序下载的专用接口；所述可编程逻辑控制器单元，用于生成控制所述DDS单元产生三角波电压信号的控制信号；所述DDS单元，用于接收所述控制信号，根据所述控制信号输出频率范围宽、响应时间快、分辨率高、线性度高和稳定性高的三角波电压信号；所述放大器单元，用于将所述DDS单元输出的三角波电压信号放大；所述加法器单元，用于将所述放大器单元放大输出的三角波信号与所述直流参考电压单元提供的恒定直流参考电压作加法运算，将所述放大器单元输出的三角波电压信号整体抬高，输出频率稳定、高精度、高线性度的三角波电压信号给负载使用。

具体的，参见图2，本发明实施例中，所述可编程逻辑控制器单元为CPLD控制器单元或FPGA控制器单元。本发明实施例中优选CPLD控制器单元，采用CPLD芯片U1。所述CPLD控制器单元是本发明的核心，需要基于CPLD芯片进行软件配置，软件设计需设定DDS单元工作所需的参考时钟、频率控制字和工作模式等。所述JTAG接口单元为连接器J1，连接器J1与所述CPLD芯片U1通讯接口相连，实现CPLD芯片软件代码在线仿真和下载。所述CPLD控制器单元采用高速数字处理可编程逻辑器件CPLD芯片U1， CPLD芯片U1电源输入端连接外部稳定直流电压+VDD1，CPLD芯片U1电源输入端还连接去耦电容C1一端，CPLD芯片U1接地端和所述去耦电容C1另一端分别接地DGND，CPLD芯片U1输出端与DDS单元输入端相连。所述时钟电路单元采用固定频率石英晶体振荡器X1，时钟电路单元输出端与CPLD控制器单元时钟信号输入端相连。时钟电路单元给CPLD控制器提供稳定的高频时钟信号。所述DDS单元采用直接数字频率合成器件DDS芯片U2，所述DDS芯片U2输出端与所述放大器单元输入端连接。DDS芯片U2工作需提供数字电压+VDD2和模拟电压+VDD3两组供电电压，所述DDS芯片U2电源输入端连接+VDD2、去耦电容C2、+VDD3和去耦电容C3，DDS芯片U2数字电压参考端和去耦电容C2数字电压参考端接DGND，DDS芯片U2模拟电压参考端和去耦电容C3模拟电压参考端接AGND。DDS芯片U2输入端与所述CPLD芯片U1输出端相连，DDS芯片U2输出端与放大器单元输入端相连。DDS芯片U2接收CPLD控制器指令能输出分辨率高、线性度高和稳定性高的小幅度三角波电压信号。

参见图2，所述放大器单元由高速运算放大器U3、电阻R1、R2、R3、电容C4、C5组成；所述电阻R1一端与DDS芯片U2输出端相连，另一端与运算放大器U3正输入端相连；所述电阻R2一端与电阻R3和运算放大器U3负输入端分别相连，另一端与模拟地AGND相连；所述电阻R3一端与电阻R2和运算放大器U3负输入端分别相连，另一端与运算放大器U3输出端相连；所述运算放大器U3电源正输入端接外部供电电压+VDD4和去耦电容C4，电源负输入端接外部供电电压-VDD4和去耦电容C5；所述电容C4、C5电压参考端接模拟地AGND；所述运算放大器U3输出端连接所述加法器单元输入端。放大器单元将DDS单元输出的小幅度三角波电压信号放大到一定比例，运放增益可以由电阻R3和R4调节。

参见图2，所述直流参考电压单元由线性稳压器U4、电容C6、C7和电阻R4、R5组成；所述线性稳压器U4输入端接供电电压+VDD5和去耦电容C6一端，去耦电容C6另一端接地，所述线性稳压器U4输出端接滤波电容C7和电阻R4一端，滤波电容C7另一端接地，电阻R4另一端接电阻R5一端，所述电阻R5另一端接地；所述线性稳压器U4的输出电压经电阻R4和R5调节分压，输出稳定直流参考电压REFV1与所述放大器单元正输入端相连。直流参考电源单元给加法器单元提供稳定的直流电压信号。

参见图2，所述加法器单元由高速运算放大器U5、电阻R6、R7、R8和电容C8组成，所述运算放大器U5正输入端与所述电阻R6、R5相连，所述电阻R6与所述放大器单元输出端连接，所述运算放大器U5负输入端连接电阻R7、R8一端，电阻R7另一端接地，电阻R8另一端接运算放大器U5输出端，所述运算放大器U5电源正输入端外接供电电压+VDD6和去耦电容C8，所述运算放大器U5电源负输入端接模拟地AGND。加法器单元将放大器单元放大后的三角波信号和直流参考电压单元的直流参考电压信号做加法运算，最终输出满足负载要求的高精度三角波信号。

本发明的三角波信号发生器具有如下优点：

（1）、时钟电路单元使用高精度固定频率晶体振荡器，给CPLD芯片提供频率稳定、谐波较小的时钟信号，保证了CPLD芯片高精度的时钟信号要求，确保了CPLD稳定、可靠工作。

（2）、CPLD控制单元采用高速数字处理可编程逻辑器件CPLD作为核心控制芯片，实现给DDS单元发送控制指令，控制DDS输出三角波信号的功能。该芯片具有高集成度、高处理速度、高稳定性和低功耗、低成本等优点。

（3） JTAG接口可以实现CPLD芯片在线仿真和软件代码烧写，而无需上位机软件控制就能工作，提高了三角波发生器的实用性和独立性。

（4）、三角波发生器采用专用直接数字频率合成器件DDS芯片，DDS芯片是一种可编程扫频波形发生器，接收CPLD控制器控制信号指令，产生频率范围宽、响应时间快、分辨率高、线性度高和稳定性高的三角波电压信号。该芯片集成了相位累加器、相位幅度转换单位、数模转换器以及低通滤波器等功能电路，最大限度简化了电路设计，达到了电路简洁、小体积、小功耗的目的。

（5）本发明三角波发生器有三角波信号放大器单元，可以将DDS产生的三角波电压信号幅度进行放大，以满足无线电探测装置压控振荡器对三角波信号峰峰值电压的要求。

（6）本发明三角波发生器的直流参考电压单元，给放大器单元提供一个稳定的直流参考电压信号。

（7）本发明三角波发生器加法器单元，可以将直流参考电压信号和放大的三角波电压信号进行加法运算，将放大的三角波电压信号提高到基准电平高度，以满足无线电探测装置压控振荡器对三角波信号电压幅度的要求。

本发明的三角波信号发生器最终输出频率稳定、高精度、高线性度的三角波电压信号给负载使用，适用于对信号线性度要求较高的电子设备，可用于通讯、无线电探测、遥控遥测和仪器仪表等多领域，对新产品研究和产品研制具有重大意义。

上面结合附图对本发明的具体实施方式进行了详细说明，但本发明并不限制于上述实施方式，在不脱离本申请的权利要求的精神和范围情况下，本领域的技术人员可以作出各种修改或改型。

Claims (8)

1.一种三角波信号发生器，其特征在于，包括时钟电路单元、可编程逻辑控制器单元、、DDS单元、放大器单元和加法器单元，所述时钟电路单元、可编程逻辑控制器单元、DDS单元、放大器单元和加法器单元依次相连，所述可编程逻辑控制器单元还连接有JTAG接口单元，所述加法器单元还连接有直流参考电压单元；其中，

所述时钟电路单元，用于为所述可编程逻辑控制器单元提供工作所需的时钟控制信号；

所述JTAG接口单元，用于为所述可编程逻辑控制器单元提供在线仿真和程序下载的专用接口；

所述可编程逻辑控制器单元，用于生成控制所述DDS单元产生三角波电压信号的控制信号；

所述DDS单元，用于接收所述控制信号，根据所述控制信号输出频率范围宽、响应时间快、分辨率高、线性度高和稳定性高的三角波电压信号；

所述放大器单元，用于将所述DDS单元输出的三角波电压信号放大；

所述加法器单元，用于将所述放大器单元放大输出的三角波信号与所述直流参考电压单元提供的恒定直流参考电压作加法运算，将所述放大器单元输出的三角波电压信号整体抬高，输出频率稳定、高精度、高线性度的三角波电压信号给负载使用。

2.根据权利要求1所述的三角波信号发生器，其特征在于，所述时钟电路单元采用高精度固定频率晶体振荡器。

3.根据权利要求1或2所述的三角波信号发生器，其特征在于，所述可编程逻辑控制器单元为CPLD控制器单元或FPGA控制器单元。

4.根据权利要求3所述的三角波信号发生器，其特征在于，所述CPLD控制器单元采用高速数字处理可编程逻辑器件CPLD芯片U1， CPLD芯片U1电源输入端连接外部稳定直流电压+VDD1，CPLD芯片U1电源输入端还连接去耦电容C1一端，CPLD芯片U1接地端和所述去耦电容C1另一端分别接地DGND，CPLD芯片U1输出端与DDS单元输入端相连。

5.根据权利要求4所述的三角波信号发生器，其特征在于，所述DDS单元采用直接数字频率合成器件DDS芯片U2，所述DDS芯片U2输出端与所述放大器单元输入端连接。

6.根据权利要求5所述的三角波信号发生器，其特征在于，所述放大器单元由高速运算放大器U3、电阻R1、R2、R3、电容C4、C5组成；所述电阻R1一端与DDS芯片U2输出端相连，另一端与运算放大器U3正输入端相连；所述电阻R2一端与电阻R3和运算放大器U3负输入端分别相连，另一端与模拟地AGND相连；所述电阻R3一端与电阻R2和运算放大器U3负输入端分别相连，另一端与运算放大器U3输出端相连；所述运算放大器U3电源正输入端接外部供电电压+VDD4和去耦电容C4，电源负输入端接外部供电电压-VDD4和去耦电容C5；所述电容C4、C5电压参考端接模拟地AGND；所述运算放大器U3输出端连接所述加法器单元输入端。

7.根据权利要求6所述的三角波信号发生器，其特征在于，所述直流参考电压单元由线性稳压器U4、电容C6、C7和电阻R4、R5组成；所述线性稳压器U4输入端接供电电压+VDD5和去耦电容C6一端，去耦电容C6另一端接地，所述线性稳压器U4输出端接滤波电容C7和电阻R4一端，滤波电容C7另一端接地，电阻R4另一端接电阻R5一端，所述电阻R5另一端接地；所述线性稳压器U4的输出电压经电阻R4和R5调节分压，输出稳定直流参考电压REFV1与所述放大器单元正输入端相连。

8.根据权利要求7所述的三角波信号发生器，其特征在于，所述加法器单元由高速运算放大器U5、电阻R6、R7、R8和电容C8组成，所述运算放大器U5正输入端与所述电阻R6、R5相连，所述电阻R6与所述放大器单元输出端连接，所述运算放大器U5负输入端连接电阻R7、R8一端，电阻R7另一端接地，电阻R8另一端接运算放大器U5输出端，所述运算放大器U5电源正输入端外接供电电压+VDD6和去耦电容C8，所述运算放大器U5电源负输入端接模拟地AGND。