CN103943604B - 复合铜线互连结构及形成方法 - Google Patents

复合铜线互连结构及形成方法 Download PDF

Info

Publication number
CN103943604B
CN103943604B CN201410028901.1A CN201410028901A CN103943604B CN 103943604 B CN103943604 B CN 103943604B CN 201410028901 A CN201410028901 A CN 201410028901A CN 103943604 B CN103943604 B CN 103943604B
Authority
CN
China
Prior art keywords
copper
layers
barrier layer
grain growth
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201410028901.1A
Other languages
English (en)
Other versions
CN103943604A (zh
Inventor
F·安德森
何忠祥
A·K·斯坦珀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Core Usa Second LLC
GlobalFoundries Inc
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN103943604A publication Critical patent/CN103943604A/zh
Application granted granted Critical
Publication of CN103943604B publication Critical patent/CN103943604B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76847—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned within the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

各种实施例包括互连结构以及形成这种结构的方法。互连结构可以包括复合铜线，所述复合铜线包括至少两个不同的铜部分。最上面的铜部分可以具有大约1微米或更小的厚度，这抑制最上面部分中的表面粗糙化，并且有助于增强与覆层的帽粘附。

Description

复合铜线互连结构及形成方法
技术领域
本文所公开的主题涉及集成电路。更具体地说，该主题涉及铜线互连结构及形成这种结构的方法。
背景技术
以往，厚镶嵌铜线（例如，3微米或更厚）比较薄的镶嵌铜线（例如，1微米或更薄）表现出显著更大的表面粗糙度及晶粒形貌（例如，晶粒生长）。这种差别的一个原因是较厚的铜线不受导线高度的约束。
厚镶嵌铜布线中的表面粗糙度会对后续热处理过程中（例如，氮化硅、SiN帽的）减小的帽粘附及其它问题起作用。这种减小的帽粘附会造成不期望的情形，诸如随后在铜布线之上形成的氮化物/氧化物膜的分层，这可能导致通孔开口（via open）。
发明内容
所描述的各种实施例包括互连结构。在有些情况下，公开了一种互连结构，包括：具有凹口的衬底，所述凹口具有底表面和侧壁；在衬底中凹口内形成的复合铜线，所述复合铜线包括：在所述凹口的底表面和侧壁之上的衬垫层；在所述衬垫层之上的第一铜层，所述第一铜层具有大约两微米或更大的第一厚度；在所述第一铜层之上的铜晶粒生长阻挡层；以及在所述铜晶粒生长阻挡层之上的第二铜层，所述第二铜层具有基本上比第一厚度小的第二厚度，所述第二厚度抑制第二铜层中的表面粗糙度。
本发明的第一方面包括一种互连结构，包括：具有凹口的衬底，所述凹口具有底表面和侧壁；在衬底中凹口内形成的复合铜线，所述 复合铜线包括：在所述凹口的底表面和侧壁之上的衬垫层；在所述衬垫层之上的第一铜层，所述第一铜层具有大约两微米或更大的第一厚度；在所述第一铜层之上的铜晶粒生长阻挡层；以及在所述铜晶粒生长阻挡层之上的第二铜层，所述第二铜层具有基本上比第一厚度小的第二厚度，所述第二厚度抑制第二铜层中的表面粗糙度。
本发明的第二方面包括另一种互连结构。这种结构可以包括：具有凹口的衬底，所述凹口具有底表面和侧壁；在所述凹口的底表面和侧壁之上的衬垫层；在所述衬垫层的第一部分之上的第一铜层，所述第一铜层具有大约两微米或更大的厚度；在所述第一铜层和所述衬垫层的第二部分之上的铜晶粒生长阻挡层，其中所述第二部分与衬垫层的第一部分不同；以及在所述铜晶粒生长阻挡层之上的第二铜层，所述第二铜层具有大约一微米或更小的厚度和小于第一铜层宽度的宽度。
本发明的第三方面包括形成互连结构的方法。在有些情况下，该方法可以包括：提供其中具有沟槽的衬底；沿衬底中的沟槽形成衬垫；在沟槽中的衬垫之上形成具有大约2微米或更大厚度的第一铜层；在所述第一铜层之上形成铜晶粒生长阻挡层；以及在铜晶粒生长阻挡层之上形成具有大约1微米或更小厚度的第二铜层，其中第二铜层的厚度抑制第二铜层中的表面粗糙度。
附图说明
结合绘出本发明各种实施例的附图，根据以下对本发明各方面的具体描述，本发明的这些及其它特征将很容易理解，其中：
图1示出了根据各种实施例的互连结构的示意性剖面图。
图2示出了根据各种备选实施例、与图1互连结构兼容的复合铜线结构的示意性剖面图。
图3示出了根据各种备选实施例、与图1互连结构兼容的复合铜线结构的示意性剖面图。
图4示出了根据各种备选实施例、与图1互连结构兼容的复合铜线结构的示意性剖面图。
图5A-5D说明了根据各种备选实施例形成互连结构的方法中的过程。
图5C’示出了图5A-5D中所说明过程中的备选过程步骤。
图6A和6B说明了根据各种备选实施例形成复合铜线时的备选过程。
图7A-7D示出了形成图1互连结构中复合铜线的过程的示意性剖面图。
具体实施方式
应当指出，本发明的附图不一定是按比例的。附图仅仅是要绘出本发明的典型方面，而且因此不应当被认为是限定本发明的范围。在附图中，相同的标号在附图之间代表相同的元件。
如所指出的，本文所公开的主题涉及集成电路。更具体地说，该主题涉及铜线结构及形成这种结构的方法。
如本文所描述的，厚镶嵌铜配线中的表面粗糙度会对后续热处理中(例如，包括氮化硅、SiN、SiCN、SiCHN、CoWP等中一种或多种的介电帽的)减小的帽粘附起作用。这种减小的帽粘附会造成不期望的情形，诸如随后在铜布线之上形成的氮化物/氧化物膜的分层，这可能导致通孔开口。
与利用厚镶嵌铜配线的常规互连结构形成对比，本发明的各种实施例包括具有位于衬底(例如，包括二氧化硅，SiO2，或者包括FSG和/或SiCOH的任何已知的金属间电介质的衬底)中的复合导线的互连结构。在有些情况下，复合导线包括第一铜层和覆盖第一铜层的第二铜层。如本文所描述的，第二铜层具有小于第一铜层厚度的厚度。简单地说，复合导线包括不同的铜层，其中表面附近的铜层比底层的铜层薄。铜层可以由晶粒生长阻挡物(例如，钽Ta，或者诸如TiN、TaN、Ru等的任何衬垫金属)隔开。在本文所述的各种特定情况下，较薄的铜层是大约1微米(um)或更薄，从而减轻该铜层中 可能的表面粗糙度。较厚的（底层）铜层可以是大约2微米或者更多微米厚。
在互连结构中，较薄的铜层会接触叠层通孔/通孔条（viabar），这种通孔/通孔条可以包括例如钨（W）、铜（Cu）或者铝-铜化合物（Al-Cu）。通孔/通孔条可以充当与底层导线（例如，Cu线）的层间触点。
在各种特定的实施例中，公开了一种互连结构。该互连结构可以包括：具有凹口的衬底，所述凹口具有底表面和侧壁；在衬底中凹口内形成的复合铜线，所述复合铜线包括：在所述凹口的底表面和侧壁之上的衬垫层；在所述衬垫层之上的第一铜层，所述第一铜层具有大约两微米或更大的第一厚度；在所述第一铜层之上的铜晶粒生长阻挡层；以及在所述铜晶粒生长阻挡层之上的第二铜层，所述第二铜层具有基本上比第一厚度小的第二厚度，所述第二厚度抑制第二铜层中的表面粗糙度。
在各种其它特定的实施例中，公开了一种备选的互连结构。这种互连结构可以包括：具有凹口的衬底，所述凹口具有底表面和侧壁；在所述凹口的底表面和侧壁之上的衬垫层；在所述衬垫层的第一部分之上的第一铜层，所述第一铜层具有大约两微米或更大的厚度；在所述第一铜层和所述衬垫层的第二部分之上的铜晶粒生长阻挡层，其中所述第二部分与衬垫层的第一部分不同；以及在所述铜晶粒生长阻挡层之上的第二铜层，所述第二铜层具有大约一微米或更小的厚度和小于第一铜层宽度的宽度。
在还有其它特定的实施例中，公开了一种形成互连结构的方法，该方法包括：提供其中具有沟槽的衬底；沿衬底中的沟槽形成衬垫；在沟槽中的衬垫之上形成具有大约2微米或更大厚度的第一铜层；在所述第一铜层之上形成铜晶粒生长阻挡层；以及在铜晶粒生长阻挡层之上形成具有大约1微米或更小厚度的第二铜层，其中第二铜层的厚度抑制第二铜层中的表面粗糙度。
转向图1，示出了根据本发明各种实施例的互连结构2的示意性 剖面图。如所示出的，互连结构2可以包括具有凹口6（现在已填充）的衬底4，其中凹口6具有底表面8和侧壁10。在有些情况下，衬底4至少包括硅（Si）或二氧化硅（SiO2）中的一种。在衬底4中的凹口6内形成的是复合铜线12，它可以包括几个部分。复合铜线12可以包括在凹口6的底表面8和侧壁10之上的衬垫层14。在有些情况下，衬垫层14由基本上防止铜扩散的常规衬垫材料形成。在衬垫层14之上的是第一铜层20。第一铜层20可以基本上由铜（Cu）形成，并且在各种实施例中，具有大约两（2）微米或者更大的厚度。由于其厚度，第一铜层可以被称为“厚”铜层。
覆盖第一铜层20的是铜晶粒生长阻挡层22（或者简单地说，“阻挡层”），这一层聚集（corral）来自第一铜层20的铜并且防止铜在晶粒生长阻挡层22之上的晶粒生长。在各种情况下，铜晶粒生长阻挡层22接触衬垫层14，例如在最靠近凹口6的侧壁10的地方。
覆盖阻挡层22的是第二铜层24，这一层具有基本上小于（例如，小于40-50%）第一铜层20的厚度的第二厚度。由于其相对薄，因此这个第二铜层在本文中也可以被称为“薄”铜层。在各种特定的实施例中，第二铜层24可以具有大约一（1）微米或更小的厚度。
在任何情况下，第二铜层24都会具有抑制第二铜层24中表面粗糙度（晶粒生长/移位）的厚度。即，如本文所描述的，第二铜层24可以（关于厚度）把尺寸设计成抑制表面粗糙度，这会有助于减小与后续处理步骤中表面粘附相关的问题（如本文进一步描述的）。
如所示出的，互连结构2可以进一步包括覆盖衬底4和复合铜线12（尤其是第二铜层24、阻挡层22和衬垫层14）的绝缘体层26。绝缘体层26可以由任何常规的绝缘体材料（例如Si、SiO2等）形成。
互连结构2还可以包括延伸通过绝缘体层26并且接触复合导线12（尤其是在第二铜层24）的通孔触点28。在有些情况下，通孔触 点28可以包括诸如钨（W）、铜（Cu）和/或基于铝的化合物（例如，Al-Cu）的常规通孔触点金属。
在有些实施例中，互连结构2可以包括与衬底4和第二铜层24（以及在有些情况下还有阻挡层22和衬垫14）接界的铜扩散层30。铜扩散层30隔开绝缘体层26和衬底4，并且帮助防止铜从第二铜层24扩散。铜扩散层30可以包括粘性绝缘体材料，至少包括氮化硅（SiN）、金属或者钴钨磷化物（CoWP）中的一种，而且可以利用等离子预处理步骤形成，这个步骤使用例如NH3清洁（例如，第二铜层24的）铜表面并且提供铜扩散层30到铜表面（例如，第二铜层24）的良好粘附。
还示出，在有些实施例中，互连结构2可以包括覆盖绝缘体26的导线33（例如，包括基于铝的化合物，诸如Al-Cu）。在有些情况下，通孔触点28从导线33延伸到衬底4内部的复合导线12（以便接触第二铜层24）。
在本文所述的有些实施例中，第一铜层22和第二铜层24既具有不同的宽度（沿“w”方向），又具有不同的厚度（沿“t”方向）。这些场景在本文进一步描述，但是，应当理解，不管第一铜层22和第二铜层24之间宽度的差别，第二铜层24总是薄到足以抑制该层中表面粗糙度的形成（从而避免不利地影响诸如阻挡层22、绝缘体26和/或通孔触点28的覆盖层/组成部分的粘附）。
图2和3分别示出了根据各种实施例的备选复合铜线的示意性剖视图。图2和图3每个都示出了互连结构（例如，类似于图1的互连结构2）的一部分，其中复合铜线12分别用备选的复合铜线32、42代替。在图2中，复合铜线32可以包括比底层的第一铜层35具有更大宽度（w）的第二铜层34。在这种情况下，阻挡层22的侧壁部分36在衬底4在衬垫层14之上的区域中与衬底4接触。即，这些侧壁部分36不接触衬垫层14。在图3中，示出了另一个包括铜扩散层30的复合铜线42，铜扩散层30隔开绝缘体层26和衬底4。在这种情况下，第二铜层44和第一铜层45可以具有基本上相似的宽度（w）， 但是可以有偏移，使得第二铜层44与第一铜层45不垂直对准。
图4示出了复合铜线52的备选实施例，它包括基本上包围第二铜层56（以及隔开第一铜层54和第二铜层56的阻挡层58）的第一铜层54。在这种实施例中，第一铜层54具有比第二铜层56更大的宽度（w）。如所示出的，除在第二铜层56的上表面60上之外，第一铜层54基本上包围第二铜层56（以及阻挡层58）。在有些情况下，第二铜层56在第一铜层54中的凹口57中形成。如还是在这种实施例中所示出的，阻挡层58可以沿凹口57中第一铜层54的侧壁62延伸。
图5A-5D说明了根据本发明各种实施例、形成图1互连结构2的方法中的过程。如所示出的，该方法可以包括提供其中具有沟槽80的衬底4（图5A）。在图5A中还显示，该过程可以包括沿衬底4中的沟槽80形成衬垫（例如，经常规的沉积技术），并且在沟槽80中的衬垫14之上形成铜层82（例如，经常规的沉积技术）。图5B说明了蚀刻铜层82，以便在沟槽80中的衬垫14之上形成具有大约2微米（或更大）厚度的第一铜层20。铜层82可以利用任何已知的方法蚀刻，诸如RIE或者像稀三氯化铁（dilute ferric chloride）的湿蚀刻，如本领域中已知的。图5C说明了在第一铜层20之上形成铜晶粒生长阻挡层（或阻挡层）22，并且在阻挡层22之上形成附加的铜层84。在有些情况下，阻挡层22可以在沟槽80中的衬垫14之上形成，而且在有些情况下，还可以在沟槽80之外的衬垫14之上形成（覆盖沟槽80之外的衬底4）。在各种情况下，阻挡层22可以经本领域中已知的常规物理汽相沉积（PVD）技术沉积，以便附着到衬垫层22。如所示出的，阻挡层22还可以沉积在底层的第一铜层20之上。例如，经有或者没有首先沉积的PVD铜种子层的无电镀铜或者电镀铜，附加的铜层84可以沉积在整个阻挡层22之上。
图5D说明了可以包括平坦化（例如，化学-机械平坦化/抛光）附加铜层84（以及，在有些情况下，在沟槽80之外的阻挡层22和衬垫层14）以便形成第二铜层24的另一个过程。第二铜层24（如本 文类似地描述的）具有大约1微米或更小的厚度；抑制第二铜层24中表面粗糙度的厚度。图5D说明了参考图1所示和描述的复合铜线12的特征。
图5C’示出了图5A-5D中所说明过程中的备选过程步骤，其中图5C’可以在所说明的流程中代替图5C。即，在蚀刻形成第一铜层20之后，如图5C’中所示出的，阻挡层22和附加的铜层84可以在第一铜层20和衬垫14之上形成，如参考图5C所描述的。但是，在这种实施例中，附加铜层84是在平坦化阻挡层22和底层衬垫14之前在（图5C’中所示的）单独处理步骤中平坦化的。在这个独立的平坦化过程之后，附加铜层84的剩余部分可以连同覆盖沟槽80之外衬底4的阻挡层22和衬垫层14一起平坦化。这些平坦化过程会导致形成参考图1所示和描述的复合铜线12。
图6A和6B说明了形成复合铜线，例如图4的复合铜线52，的备选过程。在这种情况下，图6A中所说明的过程的一部分可以包括在衬底4中的沟槽84内（以及沿着沟槽84之外衬底4的上表面）形成衬垫14。该过程还可以包括在衬垫14之上（例如，沿着基本上衬垫14的全部）形成第一前体铜层86。此外，该过程可以包括形成覆盖第一前体铜层86的阻挡层22，以及在阻挡层22之上形成第二前体铜层88。形成这些不同的层可以由本领域已知或者本文所述的任何常规的沉积技术执行。图6B说明了附加的平坦化过程（例如，利用化学-机械平坦化/抛光），以便形成参考图4所示和描述的复合铜线。所述复合铜线52的描述包括在图4的描述当中，而且因此关于图6B的描述被略去。
图7A-7D说明了形成复合铜线，例如图4的复合铜线52，的另一个过程。这个过程可以包括使用电镀过程（例如，无电电镀）形成第一前体铜层。图7A说明了第一过程，该过程提供具有带沟槽92的衬底4的前体结构、沟槽92内部（例如，沿着沟槽92的侧壁94和底部96）以及衬底4的上表面98之上的衬垫14，以及覆盖衬垫14的第一前体铜层100。第一前体铜层100可以具有小于沟槽92深 度的厚度（如从衬底4的上表面98所测量到的）。第一前体铜层100沿着覆盖衬底4的上表面98的部分比较薄。如本文所指出的，第一前体铜层100这种不均匀的厚度可以归因于其利用电镀技术（例如，无电电镀第一前体铜层100）的沉积。应当理解，薄PVD Cu层可以在较厚的第一前体（电镀）铜层100之前沉积，如本领域中已知的。
图7B说明了第一前体铜层100平坦化（例如，化学机械平坦化/抛光）以便暴露覆盖衬底4上表面98的衬垫14之后图7A的前体结构。如所示出的，第一前体铜层100其中具有作为电镀过程结果形成的凹口102。
图7C示出了在第一前体铜层102和衬垫14之上（例如，在覆盖衬底4上表面98的衬垫14之上）形成阻挡层22以及在阻挡层22之上形成第二前体铜层104的过程。第二前体铜层104可以选择性地在阻挡层22之上被电镀，只有在被电镀的地方阻挡层22才覆盖铜层54（在阻挡层22中覆盖衬底4上表面98的部分之上不电镀）。
图7D说明了附加的平坦化过程（例如，利用化学-机械平坦化/抛光），以便形成关于图4所示出和描述的复合铜线52。所述复合铜线52的描述包括在图4的描述当中，而且因此关于图7D的描述被略去。
如本文所描述的，本发明的各种特定实施例包括形成互连结构，例如互连结构2（图1）和/或用于在诸如图1的互连结构2的互连结构中实现的复合铜线的方法。在有些情况下，所述方法的至少一部分可以用于形成在本文任何实施例所示出的复合铜线，例如，复合铜线12、复合铜线32、复合铜线42、复合铜线52、复合铜线72和/或复合铜线74。在有些情况下，该过程可以包括：
过程P1：提供其中具有沟槽的衬底；
过程P2：在衬底中沿沟槽形成衬垫；
过程P3：在沟槽中的衬垫之上形成具有大约2微米或更大厚度的第一铜层。在有些情况下，这可以包括电镀第一铜层，在第一铜层 中留下凹口；
过程P4：在第一铜层之上形成铜晶粒生长阻挡层。在有些实施例中，这可以包括利用铜晶粒生长阻挡层给凹口加衬垫至只填充该凹口在第一铜层中的一部分；以及
过程P5：在铜晶粒生长阻挡层之上形成具有大约1微米或更小厚度的第二铜层，其中第二铜层的厚度抑制第二铜层中的表面粗糙度。在有些情况下，这可以包括填充凹口中没有被铜晶粒生长阻挡层填充的剩余部分。
如本文所描述的，本发明的各种备选实施例包括形成互连结构，例如互连结构2（图1）和/或用于在诸如图1的互连结构2的互连结构中实现的复合铜线的方法。在有些情况下，所述备选方法的至少一部分可以用于形成在本文任何实施例所示出的复合铜线，例如，复合铜线12、复合铜线32、复合铜线42、复合铜线52、复合铜线72和/或复合铜线74。在有些情况下，该备选过程可以包括：
过程P11：提供其中具有沟槽的衬底；
过程P12：在衬底中沿沟槽形成衬垫。在有些情况下，衬垫的形成进一步包括在衬底的上表面之上形成衬垫；
过程P13：在沟槽内的衬垫之上形成大约2微米或更大厚度的第一铜层。在有些情况下，第一铜层的形成包括沉积第一铜层至基本上填满沟槽；
过程P14：蚀刻第一铜层至低于沟槽顶部的水平；
过程P15：在第一铜层之上形成铜晶粒生长阻挡层。在有些情况下，铜晶粒生长阻挡层的形成进一步包括在衬底上表面之上衬垫的一部分之上直接形成铜晶粒生长阻挡层；以及
过程P16：在铜晶粒生长阻挡层之上形成具有大约1微米或更小厚度的第二铜层，其中第二铜层的厚度抑制第二铜层中的表面粗糙度。
本文所使用的术语仅仅是为了描述特定的实施例而不是要作为本公开内容的限制。如本文所使用的，除非上下文明确地另外指示，否 则单数形式“一”、“一个”和“这个”也要包括复数形式。还将理解，当在本说明书中使用时，术语“包括”规定所述特征、整数、步骤、操作、元素和/或组件的存在，但是并不排除一个或多个其它特征、整数、步骤、操作、元素、部件和/或其组的存在或添加。还要理解，术语“前”和“后”不是限定性的而是在适当的时候可以互换。
所写描述使用例子公开了本发明，包括最佳模式，而且使本领域任何技术人员都能够实践本发明，包括制作和利用任何设备或系统并执行任何结合的方法。本发明的专利范围是由权利要求定义的，而且可以包括本领域技术人员想到的其它例子。如果此类其它例子具有不与权利要求的字面语言不同的结构性元件，或者如果它们包括与权利要求的字面语言具有非本质区别的等效结构性元件，则它们要在权利要求的范围之内。

Claims (20)

1.一种互连结构，包括：
具有凹口的衬底，所述凹口具有底表面和侧壁；
在衬底中凹口内形成的复合铜线，所述复合铜线包括：
在所述凹口的底表面和侧壁之上的衬垫层；
在所述衬垫层之上的第一铜层，所述第一铜层具有大约两微米或更大的第一厚度；
在所述第一铜层之上的铜晶粒生长阻挡层；以及
在所述铜晶粒生长阻挡层之上的第二铜层，所述第二铜层具有基本上比第一厚度小的第二厚度，所述第二厚度抑制第二铜层中的表面粗糙度。
2.如权利要求1所述的互连结构，其中第二厚度等于大约1微米或者更小。
3.如权利要求1所述的互连结构，还包括：
在所述复合铜线之上的铜扩散层；
覆盖所述铜扩散层的绝缘体层；以及
延伸通过绝缘体层并接触复合铜线的通孔触点。
4.如权利要求3所述的互连结构，其中通孔触点在第二铜层接触复合铜线。
5.如权利要求3所述的互连结构，其中铜扩散层包括氮化硅(SiN)、金属或者钴钨磷化物(CoWP)中的至少一种。
6.如权利要求3所述的互连结构，还包括隔开绝缘体层与衬底的边界层。
7.如权利要求3所述的互连结构，还包括覆盖绝缘体的导线，其中通孔触点从所述导线延伸到衬底中的复合铜线。
8.如权利要求1所述的互连结构，其中第二铜层具有与第一铜层的宽度基本上相等的宽度。
9.如权利要求8所述的互连结构，其中第二铜层相对于第一铜层有偏移。
10.如权利要求1所述的互连结构，其中第二铜层具有比第一铜层的宽度更小的宽度，并且，除在第二铜层的上表面上之外，第一铜层基本上包围第二铜层。
11.如权利要求1所述的互连结构，其中铜晶粒生长阻挡层给凹口中第一铜层的上表面加衬。
12.如权利要求11所述的互连结构，其中铜晶粒生长阻挡层沿凹口的侧壁接触衬垫层。
13.一种互连结构，包括：
具有凹口的衬底，所述凹口具有底表面和侧壁；
在所述凹口的底表面和侧壁之上的衬垫层；
在所述衬垫层的第一部分之上的第一铜层，所述第一铜层具有大约两微米或更大的厚度；
在所述第一铜层和所述衬垫层的第二部分之上的铜晶粒生长阻挡层，其中所述第二部分与衬垫层的第一部分不同；以及
在所述铜晶粒生长阻挡层之上的第二铜层，所述第二铜层具有大约一微米或更小的厚度和小于第一铜层宽度的宽度。
14.如权利要求13所述的互连结构，其中第二铜层的厚度抑制第二铜层中的表面粗糙度。
15.如权利要求13所述的互连结构，还包括：
在所述第二铜层之上的铜扩散层；
覆盖所述铜扩散层的绝缘体层；以及
延伸通过绝缘体层并且接触第二铜层的通孔触点。
16.如权利要求15所述的互连结构，还包括覆盖绝缘体的导线，其中所述通孔触点从所述导线延伸到衬底中的第二铜层。
17.如权利要求13所述的互连结构，其中铜晶粒生长阻挡层基本上包围第二铜层。
18.一种形成互连结构的方法，包括：
提供其中具有沟槽的衬底；
沿衬底中的沟槽形成衬垫；
在沟槽中的衬垫之上形成具有大约2微米或更大厚度的第一铜层；
在所述第一铜层之上形成铜晶粒生长阻挡层；以及
在铜晶粒生长阻挡层之上形成具有大约1微米或更小厚度的第二铜层，其中第二铜层的厚度抑制第二铜层中的表面粗糙度。
19.如权利要求18所述的方法，其中第一铜层的形成包括电镀第一铜层，在第一铜层中留下凹口，
其中铜晶粒生长阻挡层的形成包括利用铜晶粒生长阻挡层给凹口加衬，以便只填充凹口在第一铜层中的一部分，以及
其中第二铜层的形成包括填充凹口中没有被铜晶粒生长阻挡层填充的剩余部分。
20.如权利要求18所述的方法，其中衬垫的形成进一步包括在衬底的上表面之上形成衬垫，
其中第一铜层的形成包括沉积第一铜层至基本上填满沟槽，
其中所述方法还包括蚀刻第一铜层至低于沟槽顶部的水平，以及
其中铜晶粒生长阻挡层的形成进一步包括在衬底的上表面之上衬垫的一部分之上直接形成铜晶粒生长阻挡层。
CN201410028901.1A 2013-01-22 2014-01-22 复合铜线互连结构及形成方法 Expired - Fee Related CN103943604B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/746,627 2013-01-22
US13/746,627 US8975531B2 (en) 2013-01-22 2013-01-22 Composite copper wire interconnect structures and methods of forming

Publications (2)

Publication Number Publication Date
CN103943604A CN103943604A (zh) 2014-07-23
CN103943604B true CN103943604B (zh) 2017-03-22

Family

ID=51191202

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410028901.1A Expired - Fee Related CN103943604B (zh) 2013-01-22 2014-01-22 复合铜线互连结构及形成方法

Country Status (2)

Country Link
US (1) US8975531B2 (zh)
CN (1) CN103943604B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9893009B2 (en) * 2014-01-10 2018-02-13 Taiwan Semiconductor Manufacturing Company Limited Duplicate layering and routing
KR20160099381A (ko) * 2015-02-12 2016-08-22 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 제조 방법
JP2016207893A (ja) * 2015-04-24 2016-12-08 イビデン株式会社 プリント配線板およびその製造方法
JP6530298B2 (ja) * 2015-10-09 2019-06-12 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
US9716063B1 (en) 2016-08-17 2017-07-25 International Business Machines Corporation Cobalt top layer advanced metallization for interconnects
US10115670B2 (en) 2016-08-17 2018-10-30 International Business Machines Corporation Formation of advanced interconnects including set of metal conductor structures in patterned dielectric layer
US9941212B2 (en) 2016-08-17 2018-04-10 International Business Machines Corporation Nitridized ruthenium layer for formation of cobalt interconnects
US9859215B1 (en) 2016-08-17 2018-01-02 International Business Machines Corporation Formation of advanced interconnects
US9852990B1 (en) 2016-08-17 2017-12-26 International Business Machines Corporation Cobalt first layer advanced metallization for interconnects
US10727120B2 (en) * 2018-08-23 2020-07-28 Globalfoundries Inc. Controlling back-end-of-line dimensions of semiconductor devices
US11664271B2 (en) * 2019-05-02 2023-05-30 International Business Machines Corporation Dual damascene with short liner
CN114008911A (zh) * 2019-06-24 2022-02-01 千叶正毅 介电弹性体换能器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6180505B1 (en) * 1999-01-07 2001-01-30 International Business Machines Corporation Process for forming a copper-containing film
US6261953B1 (en) * 2000-01-25 2001-07-17 Kabushiki Kaisha Toshiba Method of forming a copper oxide film to etch a copper surface evenly
CN1790663A (zh) * 2004-11-12 2006-06-21 台湾积体电路制造股份有限公司 半导体元件及制造铜导线的方法
CN101246875A (zh) * 2007-02-15 2008-08-20 富士通株式会社 半导体器件及其制造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6271137B1 (en) 1989-11-30 2001-08-07 Stmicroelectronics, Inc. Method of producing an aluminum stacked contact/via for multilayer
US5278448A (en) 1991-03-19 1994-01-11 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method of fabricating the same
KR970001883B1 (ko) 1992-12-30 1997-02-18 삼성전자 주식회사 반도체장치 및 그 제조방법
US5603147A (en) * 1995-06-07 1997-02-18 Microelectronic Packaging, Inc. Method of making a high energy multilayer ceramic capacitor
US6126806A (en) 1998-12-02 2000-10-03 International Business Machines Corporation Enhancing copper electromigration resistance with indium and oxygen lamination
US6123825A (en) 1998-12-02 2000-09-26 International Business Machines Corporation Electromigration-resistant copper microstructure and process of making
US6359328B1 (en) 1998-12-31 2002-03-19 Intel Corporation Methods for making interconnects and diffusion barriers in integrated circuits
US6436787B1 (en) 2001-07-26 2002-08-20 Taiwan Semiconductor Manufacturing Company Method of forming crown-type MIM capacitor integrated with the CU damascene process
US6548906B2 (en) 2001-08-22 2003-04-15 Agere Systems Inc. Method for reducing a metal seam in an interconnect structure and a device manufactured thereby
US7687917B2 (en) 2002-05-08 2010-03-30 Nec Electronics Corporation Single damascene structure semiconductor device having silicon-diffused metal wiring layer
US20040056366A1 (en) 2002-09-25 2004-03-25 Maiz Jose A. A method of forming surface alteration of metal interconnect in integrated circuits for electromigration and adhesion improvement
US7545040B2 (en) 2002-12-09 2009-06-09 Nec Corporation Copper alloy for wiring, semiconductor device, method for forming wiring and method for manufacturing semiconductor device
KR100675280B1 (ko) 2005-06-22 2007-01-29 삼성전자주식회사 반도체소자의 선택적 구리 합금 배선 및 그 형성방법
US7968967B2 (en) 2006-07-17 2011-06-28 Taiwan Semiconductor Manufacturing Company, Ltd. One-time-programmable anti-fuse formed using damascene process
US7737013B2 (en) 2007-11-06 2010-06-15 Varian Semiconductor Equipment Associates, Inc. Implantation of multiple species to address copper reliability
US7618893B2 (en) 2008-03-04 2009-11-17 Applied Materials, Inc. Methods of forming a layer for barrier applications in an interconnect structure

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6180505B1 (en) * 1999-01-07 2001-01-30 International Business Machines Corporation Process for forming a copper-containing film
US6261953B1 (en) * 2000-01-25 2001-07-17 Kabushiki Kaisha Toshiba Method of forming a copper oxide film to etch a copper surface evenly
CN1790663A (zh) * 2004-11-12 2006-06-21 台湾积体电路制造股份有限公司 半导体元件及制造铜导线的方法
CN101246875A (zh) * 2007-02-15 2008-08-20 富士通株式会社 半导体器件及其制造方法

Also Published As

Publication number Publication date
US20140202746A1 (en) 2014-07-24
CN103943604A (zh) 2014-07-23
US8975531B2 (en) 2015-03-10

Similar Documents

Publication Publication Date Title
CN103943604B (zh) 复合铜线互连结构及形成方法
KR101770455B1 (ko) 반도체 디바이스 및 반도체 디바이스를 형성하는 방법
US7417321B2 (en) Via structure and process for forming the same
US7902061B2 (en) Interconnect structures with encasing cap and methods of making thereof
KR20180110011A (ko) 반도체 장치 및 그 제조방법
US20100314774A1 (en) Reliable interconnects
US20060163739A1 (en) Semiconductor device and method for production thereof
US20060043589A1 (en) Electronic device and method for fabricating the same
US9224686B1 (en) Single damascene interconnect structure
US20070123029A1 (en) Semiconductor device and method for manufacturing the same
US11121075B2 (en) Hybrid metallization interconnects for power distribution and signaling
CN102364673A (zh) 一种铜互连的形成方法
JP2008060243A (ja) 半導体装置およびその製造方法
CN102437104B (zh) 具有部分冗余通孔的集成电路制作方法及集成电路
KR20060120413A (ko) 배선 구조 및 그 형성 방법
CN102437105B (zh) 具有部分冗余通孔的集成电路制作方法及集成电路
US20050082606A1 (en) Low K dielectric integrated circuit interconnect structure
JP4646591B2 (ja) 半導体装置及びその製造方法
KR100924865B1 (ko) 반도체 소자의 금속배선 형성방법
US7902065B2 (en) Multi-layered metal line having an improved diffusion barrier of a semiconductor device and method for forming the same
KR100889555B1 (ko) 반도체 소자의 인덕터 제조방법
US6479898B1 (en) Dielectric treatment in integrated circuit interconnects
JP2009146958A (ja) 半導体装置及びその製造方法
US20080265370A1 (en) Semiconductor device
JP2004235620A (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20171115

Address after: Grand Cayman, Cayman Islands

Patentee after: GLOBALFOUNDRIES INC.

Address before: American New York

Patentee before: Core USA second LLC

Effective date of registration: 20171115

Address after: American New York

Patentee after: Core USA second LLC

Address before: American New York

Patentee before: International Business Machines Corp.

TR01 Transfer of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170322

Termination date: 20190122

CF01 Termination of patent right due to non-payment of annual fee