CN103941650B - 逻辑与运动集成控制器 - Google Patents

Abstract

本发明公开了一种逻辑与运动集成控制器，包括硬件与固件两个部分，并配置有符合IEC61131与PLCOpen标准的编程环境；所述硬件以DSP芯片和FPGA芯片为核心，用于实现运动控制和逻辑控制；所述固件是指固化在DSP芯片的FLASH中的软件，用于实现运动控制功能与逻辑控制功能。本发明控制器可以同时实现逻辑控制与运动控制功能，并且逻辑控制与运动控制之间能够高速通讯，同时一个编程环境可以同时实现逻辑控制与运动控制混合编程，编程环境符合国际标准，能够减小歧义，提高易用性；这相比于PLC和MC分离实现方案，稳定性与可靠性高、成本低。

Description

逻辑与运动集成控制器

技术领域

本发明涉及装备控制技术领域，尤其是指一种逻辑与运动集成控制器。

背景技术

数控系统是实现现代装备智能化、网络化、集成化的核心部件，对提升装备的功能与性能都具有重要的作用。现代装备的数控系统通常需要同时进行逻辑控制与运动控制，集成机器视觉等先进的检测技术，负责人机交互等。其中逻辑控制与运动控制是数控系统的核心功能，是影响装备的速度、精度等核心指标的关键因素。在传统的控制架构中采用独立的控制器分别实现逻辑控制与运动控制，其中逻辑控制采用PLC(可编程逻辑控制器)，运动控制采用嵌入式MC(运动控制器)，PLC与MC之间通过现场总线或IO(输入输出接口)进行通讯。但是由于PLC与MC之间需要进行频繁的数据交换与同步，在这种配置下通讯速度往往成为制约系统总体性能的瓶颈。因此在同一个硬件平台上实现PLC与MC，实现逻辑控制与运动控制的无缝集成，是提高PLC与MC之间通讯速度的颇具前景的技术途径。

发明内容

本发明的目的在于克服现有技术的不足与缺点，提供一种操作方便、稳定性高、通讯速度快、成本低、性能优越的逻辑与运动集成控制器。

为实现上述目的，本发明所提供的技术方案为：逻辑与运动集成控制器，包括硬件与固件两个部分，并配置有符合IEC61131与PLCOpen标准的编程环境：

所述硬件以DSP芯片和FPGA芯片为核心，用于实现运动控制和逻辑控制，其中，所述DSP芯片用于解析并执行逻辑与运动控制程序，所述FPGA芯片作为一个协处理器用于实现可配置的硬件接口以及轴控模块、处理输入输出信号，所述DSP芯片与FPGA芯片通过总线模块进行通讯；

所述固件是指固化在DSP芯片的FLASH中的软件，用于实现运动控制功能与逻辑控制功能，其中，所述运动控制功能包括回零运动、单轴定长运动、直线插补运动、圆弧插补运动、电子齿轮运动、多轴同步运动、急停，所述逻辑控制功能为周期性地输入采样、用户程序执行和输出刷新。

所述DSP芯片主要由SDRAM模块、FLASH模块、CPU模块及总线模块组成。

所述FPGA芯片采用VHDL硬件描述语言进行编程开发，主要由FIFO模块、轴模块、数字IO模块及总线模块组成。

所述固件主要由BIOS实时嵌入式操作系统、通讯与管理程序、控制程序储存器、逻辑控制模块、寄存器、运动控制模块组成；其中，所述BIOS实时嵌入式操作系统提供一个实时多任务执行环境，通讯与管理程序、控制程序储存器、逻辑控制模块、寄存器、运动控制模块均运行于BIOS之上并受BIOS的调度与管理；所述通讯与管理程序负责与人机交互界面以及编程环境通讯，用于接受人机交互界面的指令或者编程环境下载的程序；所述逻辑控制模块进行周期性地输入采样、用户程序执行和输出刷新；所述运动控制模块执行回零运动、单轴定长运动、直线插补运动、圆弧插补运动、电子齿轮运动、多轴同步运动、急停。

所述逻辑与运动控制程序包括逻辑控制指令和运动控制指令，下载到固件的控制程序存储器中，其执行过程由逻辑控制部分和运动控制部分进行交互与协调完成，逻辑控制部分统筹程序的读入、解析与执行，如果是逻辑控制指令则进行处理，当遇到运动控制指令时通过设置固件的寄存器触发相应的运动，从而使得逻辑控制与运动控制可以独立运行而又能互相协作。

所述编程环境包括编辑模块、编译模块、仿真模块，其中：

所述编辑模块具有梯形图节点库、运动控制功能块库，支持梯形图语言逻辑与运动混合程序的编写与编辑，梯形图语法与语义遵行IEC61131标准，运动控制功能块的语法与语义遵行PLCOpen标准；

所述编译模块采用指令表为中间语言，将编译过程划分为梯形图转换为指令表与指令表转换为目标代码两部分，前者采用基于块递归划分法实现，后者则根据目标代码格式，对指令表进行拆解、分类和再构造，以统一的存储方式实现指令表到目标代码的转换；

所述仿真模块具有离线仿真和在线仿真功能，离线仿真是指在没有运行设备情况下的软件模拟仿真，用软件模拟PLC的CPU和系统程序，在线仿真是指在有运行设备情况下的硬件在环仿真，程序由PLC执行，但是执行过程受编程环境控制，执行结果也返回到编程环境。

所述编辑模块包括系统界面管理、客户区绘制、多文档及项目管理器、梯形图数据结构设计、逻辑和算法设计。

所述编译模块包括IL指令表生成、目标代码生成、编译查错模块。

所述仿真模块包括仿真地址显示器模块、离线仿真模块、在线仿真模块、串口通信模块。

本发明与现有技术相比，具有如下优点与有益效果：

1、一个控制器可以同时实现逻辑控制与运动控制功能，并且逻辑控制与运动控制之间能够高速通讯；

2、一个编程环境可以同时实现逻辑控制与运动控制混合编程，编程环境符合国际标准，能够减小歧义，提高易用性；

3、相比于PLC和MC分离实现方案，稳定性与可靠性高、成本低。

附图说明

图1为逻辑与运动集成控制器的硬件示意图。

图2为逻辑与运动集成控制器的固件示意图。

图3为控制程序执行流程示意图。

图4为编程环境功能框图。

具体实施方式

下面结合具体实施例对本发明作进一步说明。

本实施例所述的逻辑与运动集成控制器，包括硬件与固件两个部分，并配置有符合IEC61131与PLCOpen标准的编程环境，其具体情况如下：

所述硬件以DSP芯片和FPGA芯片为核心，用于实现运动控制和逻辑控制，其中，所述DSP芯片用于解析并执行逻辑与运动控制程序，所述FPGA芯片作为一个协处理器用于实现可配置的硬件接口以及轴控模块、处理输入输出信号，所述DSP芯片与FPGA芯片通过总线模块进行通讯。

所述固件是指固化在DSP芯片的FLASH中的软件，用于实现运动控制功能与逻辑控制功能，其中，所述运动控制功能包括回零运动、单轴定长运动、直线插补运动、圆弧插补运动、电子齿轮运动、多轴同步运动、急停等，所述逻辑控制功能为周期性地输入采样、用户程序执行和输出刷新。

如图1所示，所述DSP芯片主要由SDRAM模块(即RAM)、FLASH模块(即ROM)、CPU模块及总线模块组成；所述FPGA芯片采用VHDL硬件描述语言进行编程开发，主要由FIFO模块、轴模块、数字IO模块及总线模块组成。

如图2所示，所述固件主要由BIOS实时嵌入式操作系统、通讯与管理程序、控制程序储存器、逻辑控制模块、寄存器、运动控制模块组成。其中，所述BIOS实时嵌入式操作系统为控制器提供一个实时多任务执行环境，通讯与管理程序、控制程序储存器、逻辑控制模块、寄存器、运动控制模块均运行于BIOS之上并受BIOS的调度与管理；所述通讯与管理程序负责与人机交互界面(通常运行于触摸屏上)以及编程环境(通常运行于PC上)通讯，用于接受人机交互界面的指令或者编程环境下载的程序；所述逻辑控制模块进行周期性地输入采样、用户程序执行和输出刷新；所述运动控制模块执行回零运动、单轴定长运动、直线插补运动、圆弧插补运动、电子齿轮运动、多轴同步运动、急停等运动控制功能。

如图3所示，结合图2，所述逻辑与运动控制程序同时包括逻辑控制指令和运动控制指令，下载到固件的控制程序存储器中，其执行过程由逻辑控制部分和运动控制部分进行交互与协调完成。程序的执行过程为：逻辑控制部分统筹程序的读入、解析与执行，如果是逻辑控制指令则进行处理，当遇到运动控制指令时通过设置固件的寄存器触发相应的运动，从而使得逻辑控制与运动控制可以独立运行而又能互相协作。

如图4所示，所述编程环境包括编辑模块、编译模块、仿真模块三大部分。

所述编辑模块包括系统界面管理、客户区绘制、多文档及项目管理器、梯形图数据结构设计、逻辑和算法设计等几个部分，具有梯形图节点库、运动控制功能块库，支持梯形图语言逻辑与运动混合程序的编写与编辑。梯形图语法与语义遵行IEC61131标准，运动控制功能块的语法与语义遵行PLCOpen标准。

所述编译模块包括IL指令表生成、目标代码生成、编译查错模块等几个部分，采用指令表为中间语言，将编译过程划分为梯形图转换为指令表与指令表转换为目标代码两部分，前者采用基于块递归划分法实现，后者则根据目标代码格式，对指令表进行拆解、分类和再构造，以统一的存储方式实现指令表到目标代码的转换。

所述仿真模块包括仿真地址显示器模块、离线仿真模块、在线仿真模块、串口通信模块等几个部分，具有离线仿真和在线仿真功能，离线仿真是指在没有运行设备情况下的软件模拟仿真，用软件模拟PLC的CPU和系统程序，在线仿真是指在有运行设备情况下的硬件在环仿真，程序由PLC执行，但是执行过程受编程环境控制，执行结果也返回到编程环境。

综上所述，本发明所述的逻辑与运动集成控制器是一种可编程控制器，即其能够执行用户编写的逻辑与运动控制程序。因此提供逻辑与运动集成控制器的同时必须提供与其相适应的编程环境。编程环境要能够同时表达逻辑控制功能与运动控制功能并且要能够表达逻辑控制与运动控制的交互。本发明公开一种逻辑与运动集成控制器，以及与之相适应的符合IEC61131与PLCOpen标准的编程环境。IEC61131国际标准规定了PLC编程(即逻辑控制编程)的五种编程语言，其中梯形图应用最为广泛。PLCOpen国际标准规范了各种运动形式的功能与接口，以IEC61131-3标准的功能块语言进行封装。所以构建一个符合IEC61131-3和PLCOpen标准的集成编程环境，能够实现逻辑控制与运动控制的无缝集成，并且能够减少标准不统一所引起的歧义。控制程序的开发类似PLC程序开发，使用该编程环境能够编制逻辑运动混合控制程序，程序经编译后能够直接在本发明的逻辑与运动集成控制器上运行。

以上所述之实施例子只为本发明之较佳实施例，并非以此限制本发明的实施范围，故凡依本发明之形状、原理所作的变化，均应涵盖在本发明的保护范围内。

Claims (8)

1.逻辑与运动集成控制器，其特征在于，包括硬件与固件两个部分，并配置有符合IEC61131与PLCOpen标准的编程环境：

所述硬件以DSP芯片和FPGA芯片为核心，用于实现运动控制和逻辑控制，其中，所述DSP芯片用于解析并执行逻辑与运动控制程序，所述FPGA芯片作为一个协处理器用于实现可配置的硬件接口以及轴控模块、处理输入输出信号，所述DSP芯片与FPGA芯片通过总线模块进行通讯；

所述固件是指固化在DSP芯片的FLASH中的软件，用于实现运动控制功能与逻辑控制功能，其中，所述运动控制功能包括回零运动、单轴定长运动、直线插补运动、圆弧插补运动、电子齿轮运动、多轴同步运动、急停，所述逻辑控制功能为周期性地输入采样、用户程序执行和输出刷新；所述固件主要由BIOS实时嵌入式操作系统、通讯与管理程序、控制程序储存器、逻辑控制模块、寄存器、运动控制模块组成；其中，所述BIOS实时嵌入式操作系统提供一个实时多任务执行环境，通讯与管理程序、控制程序储存器、逻辑控制模块、寄存器、运动控制模块均运行于BIOS之上并受BIOS的调度与管理；所述通讯与管理程序负责与人机交互界面以及编程环境通讯，用于接受人机交互界面的指令或者编程环境下载的程序；所述逻辑控制模块进行周期性地输入采样、用户程序执行和输出刷新；所述运动控制模块执行回零运动、单轴定长运动、直线插补运动、圆弧插补运动、电子齿轮运动、多轴同步运动、急停。

2.根据权利要求1所述的逻辑与运动集成控制器，其特征在于：所述DSP芯片主要由SDRAM模块、FLASH模块、CPU模块及总线模块组成。

3.根据权利要求1所述的逻辑与运动集成控制器，其特征在于：所述FPGA芯片采用VHDL硬件描述语言进行编程开发，主要由FIFO模块、轴模块、数字IO模块及总线模块组成。

4.根据权利要求1所述的逻辑与运动集成控制器，其特征在于：所述逻辑与运动控制程序包括逻辑控制指令和运动控制指令，下载到固件的控制程序存储器中，其执行过程由逻辑控制部分和运动控制部分进行交互与协调完成，逻辑控制部分统筹程序的读入、解析与执行，如果是逻辑控制指令则进行处理，当遇到运动控制指令时通过设置固件的寄存器触发相应的运动，从而使得逻辑控制与运动控制可以独立运行而又能互相协作。

5.根据权利要求1所述的逻辑与运动集成控制器，其特征在于，所述编程环境包括编辑模块、编译模块、仿真模块，其中：

所述编辑模块具有梯形图节点库、运动控制功能块库，支持梯形图语言逻辑与运动混合程序的编写与编辑，梯形图语法与语义遵行IEC61131标准，运动控制功能块的语法与语义遵行PLCOpen标准；

所述编译模块采用指令表为中间语言，将编译过程划分为梯形图转换为指令表与指令表转换为目标代码两部分，前者采用基于块递归划分法实现，后者则根据目标代码格式，对指令表进行拆解、分类和再构造，以统一的存储方式实现指令表到目标代码的转换；

所述仿真模块具有离线仿真和在线仿真功能，离线仿真是指在没有运行设备情况下的软件模拟仿真，用软件模拟PLC的CPU和系统程序，在线仿真是指在有运行设备情况下的硬件在环仿真，程序由PLC执行，但是执行过程受编程环境控制，执行结果也返回到编程环境。

6.根据权利要求5所述的逻辑与运动集成控制器，其特征在于：所述编辑模块包括系统界面管理、客户区绘制、多文档及项目管理器、梯形图数据结构设计、逻辑和算法设计。

7.根据权利要求5所述的逻辑与运动集成控制器，其特征在于：所述编译模块包括IL指令表生成、目标代码生成、编译查错模块。

8.根据权利要求5所述的逻辑与运动集成控制器，其特征在于：所述仿真模块包括仿真地址显示器模块、离线仿真模块、在线仿真模块、串口通信模块。