CN109709845A - 一种基于fpga的模块化ups的逻辑处理系统 - Google Patents
一种基于fpga的模块化ups的逻辑处理系统 Download PDFInfo
- Publication number
- CN109709845A CN109709845A CN201811552779.2A CN201811552779A CN109709845A CN 109709845 A CN109709845 A CN 109709845A CN 201811552779 A CN201811552779 A CN 201811552779A CN 109709845 A CN109709845 A CN 109709845A
- Authority
- CN
- China
- Prior art keywords
- fpga
- modular ups
- modular
- bus
- module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Logic Circuits (AREA)
Abstract
本发明属于UPS不间断电源技术领域，公开了一种基于FPGA的模块化UPS的逻辑处理系统。包括：模块化UPS和CAN总线，所述CAN总线用于分配所述模块化UPS输出的指令信号并反馈指令信号至所述模块化UPS；其中，所述模块化UPS包括用于数字信号处理与指令输出的DSP模块、与所述DSP模块通过SPI通讯总线电性连接的FPGA模块和与所述FPGA模块电性连接并用于接收与反馈指令信号的CAN收发芯片。本发明提供了一种基于FPGA的模块化UPS的逻辑处理系统，以解决现有技术中，满负载运行的CAN总线会使其处理速度减慢，工作效率降低的问题。
Description
技术领域
本发明属于UPS不间断电源技术领域，尤其涉及一种基于FPGA的模块化UPS的逻辑处理系统。
背景技术
UPS，即不间断电源，是将蓄电池与主机相连接，通过主机逆变器等模块电路将直流电转换成市电的系统设备。主要用于给单台计算机、计算机网络系统或其它电力电子设备如电磁阀、压力变送器等提供稳定、不间断的电力供应。当市电输入正常时，UPS将市电稳压后供应给负载使用；当市电中断时，UPS立即将电池的直流电能，通过逆变器切换转换的方法向负载继续供应220V交流电，使负载维持正常工作并保护负载软、硬件不受损坏，UPS设备通常对电压过高或电压过低都能提供保护。
现有技术的UPS，按市场需求，为负载用户提供服务的UPS多采用小巧灵活且占地面积小又安装方便的抽屉式、高智能、多制式的模块化UPS，用户根据实际负载情况进行多台的模块化UPS并联来为负载提供出力，而大数量的模块化UPS在并联使用过程中，当出现多节点同时向总线发送数据时，负责进行信号分配处理与信号反馈处理的CAN总线将会处于满负载运行的不良工作状态，在此种状态下会造成CAN总线处理速度减慢，工作效率降低，当节点在错误严重的情况下，CAN总线将会自动关闭输出功能，影响各模块化UPS的正常运行，这种情况需要改变。
发明内容
本发明提供了一种基于FPGA的模块化UPS的逻辑处理系统，以解决现有技术中，满负载运行的CAN总线会使其处理速度减慢，工作效率降低的问题。
为实现以上发明目的，采用的技术方案为：
一种基于FPGA的模块化UPS的逻辑处理系统，包括：模块化UPS和CAN总线，所述CAN总线用于分配所述模块化UPS输出的指令信号并反馈指令信号至所述模块化UPS；
其中，所述模块化UPS包括：用于数字信号处理与指令输出的DSP模块，与所述DSP模块通过SPI通讯总线电性连接的FPGA模块和与所述FPGA模块电性连接并用于接收与反馈指令信号的CAN收发芯片。
本发明进一步设置为：所述CAN收发芯片设置有CAN-H输出端和CAN-L输出端，所述CAN-H输出端和所述CAN-L输出端与所述CAN总线电性连接。
本发明进一步设置为：所述CAN-H输出端输出与反馈高电平信号，所述CAN-L输出端输出与反馈低电平信号。
本发明进一步设置为：所述模块化UPS的数量为多个，多个所述模块化UPS的并机信号协议相同。
本发明进一步设置为：所述FPGA模块和所述DSP模块在数量上与所述模块化UPS相匹配，所述FPGA模块采用Verilog语言编辑。
本发明进一步设置为：所述FPGA模块的输出端指定到所述CAN收发芯片的输入端，所述CAN收发芯片的反馈端指定到所述FPGA模块的接收端。
本发明进一步设置为：所述FPGA模块设置有用于对其进行程序编辑的EPROM编程器。
本发明进一步设置为：多个所述模块化UPS的指令信号标志位相同，所述CAN总线以线与的逻辑关系进行指令信号处理。
综上所述，与现有技术相比，本发明具有以下有益效果：区别于现有技术的情况，本发明通过在所述模块化UPS内设置有用于数字信号处理与指令输出的DSP模块、与所述DSP模块通过SPI通讯总线电性连接的FPGA模块和与所述FPGA模块电性连接并用于接收与反馈指令信号的CAN收发芯片，通过所述FPGA模块的可编程门列阵功能进行电路定制，而且所述FPGA模块克服了原有可编程器件门电路数有限的缺点，从而解决了现有技术中，满负载运行的CAN总线会使其处理速度减慢，工作效率降低的问题。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种基于FPGA的模块化UPS的逻辑处理系统的结构框图；
图2是本发明实施例提供的一种基于FPGA的模块化UPS的逻辑处理系统的流程图；
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明，应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
一种基于FPGA的模块化UPS的逻辑处理系统，如图1所示，包括：模块化UPS10和CAN总线500，所述CAN总线500用于分配所述模块化UPS10输出的指令信号并反馈指令信号至所述模块化UPS10；其中，所述模块化UPS10包括用于数字信号处理与指令输出的DSP模块100、与所述DSP模块100通过SPI通讯总线200电性连接的FPGA模块300和与所述FPGA模块300电性连接并用于接收与反馈指令信号的CAN收发芯片400，所述CAN收发芯片400设置有输出与反馈高电平信号的CAN-H输出端403和输出与反馈低电平信号的CAN-L输出端404，所述CAN-H输出端403和所述CAN-L输出端404与所述CAN总线500电性连接，所述模块化UPS10的数量为多个，多个所述模块化UPS10的并机信号协议相同，所述FPGA模块300和所述DSP模块100在数量上与所述模块化UPS10相匹配，所述FPGA模块300采用Verilog语言编辑，所述FPGA模块300设置有用于对其进行程序编辑的EPROM编程器301，多个所述模块化UPS10的指令信号标志位相同，所述CAN总线500以线与的逻辑关系进行指令信号处理。
在具体实施过程中，在所述模块化UPS10为多台并联运行的情况下，其中多台所述模块化UPS10在通过所述DSP模块100进行功能指令发布时，所述DSP模块100将其产生的多条指令信号通过所述SPI通讯总线200传输至所述FPGA模块300，所述FPGA模块300对接收到的多条指令信号进行数据处理与逻辑判别后将指令信号通过其输出端302指定到所述CAN收发芯片400的输入端401，所述CAN收发芯片400将接收到的指令信号通过所述CAN-H输出端403和所述CAN-L输出端404传输至所述CAN总线500，所述CAN总线500将接收到的指令信号进行定向分配后再通过所述CAN-H输出端403和所述CAN-L输出端404将指令信号反馈至所述CAN收发芯片400，所述CAN收发芯片400通过其反馈端402将指令信号指定到所述FPGA模块300的接收端303，所述FPGA模块300将接收到的指令信号通过所述SPI通讯总线200反馈至所述DSP模块100，所述DSP模块100进行指令信号执行动作，多台所述模块化UPS10同步实施相关指令。
其中，所述FPGA模块300设置有用于对其进行程序编辑的EPROM编程器301，因FPGA采用的是逻辑单元阵列概念，内部包括可配置逻辑模块CLB、输出输入模块IOB和内部连线三个部分，工作状态由其内部RAM里的程序来配置，因模块化UPS10的多样化需求而需要不同程序配置时，可对EPROM编程器301进行程序编辑后将其数据读入所述RAM里即可，在系统掉电后，所述FPGA模块300恢复成白片，内部逻辑关系消失，因此，所述FPGA模块300能够反复使用，以此适应不同的模块化UPS10的性能需求。
在具体实施过程中，所述CAN总线500接收到的经所述FPGA模块300处理后的指令信号，在所述多台模块化UPS10的并机信号协议一致的情况下，所述CAN总线500将同一标志位的指令信号以线与的逻辑方式进行处理，进而在所述CAN总线500上形成一个统一指令信号并反馈至所述多台模块化UPS10，所述多台模块化UPS10根据反馈的指令信号进行对应操作。
图2是本发明实施例提供的一种基于FPGA的模块化UPS的逻辑处理系统的流程图，须进行以下步骤：
步骤S100，DSP模块将模块化UPS产生的指令信号传输至SPI通讯总线并响应SPI通讯总线反馈的指令信号。
步骤S200，SPI通讯总线传输指令信号至FPGA模块并将FPGA模块反馈信号传输至DSP模块。
步骤S300，FPGA模块将指令信号进行数据处理与逻辑判别后输出及反馈。
步骤S400，CAN收发芯片输出FPGA模块处理的指令信号并反馈CAN总线指令信号。
步骤S401，CAN-H输出端将高电平指令信号输出至CAN总线并反馈CAN总线分配的高电平指令信号。
步骤S402，CAN-L输出端将低电平指令信号输出至CAN总线并反馈CAN总线分配的低电平指令信号。
步骤S500，CAN总线接收指令信号并进行分配与反馈。
本发明通过在所述DSP模块100与所述CAN总线500间增设所述FPGA模块300，通过所述FPGA模块300的可编辑门列阵的技术特点来进行多台并联运行的所述模块化UPS10的运行指令信号处理，解决了现有技术中，满负载运行的CAN总线会使其处理速度减慢，工作效率降低的问题，同时也有效的避免了信号节点在错误严重的情况下，CAN总线将会自动关闭输出功能，影响各模块化UPS正常运行的情况。
在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明创造的保护范围之中。
Claims (8)
1.一种基于FPGA的模块化UPS的逻辑处理系统，其特征在于，包括：模块化UPS和CAN总线，所述CAN总线用于分配所述模块化UPS输出的指令信号并反馈指令信号至所述模块化UPS；
其中，所述模块化UPS包括：用于数字信号处理与指令输出的DSP模块，与所述DSP模块通过SPI通讯总线电性连接的FPGA模块和与所述FPGA模块电性连接并用于接收与反馈指令信号的CAN收发芯片。
2.如权利要求1所述的一种基于FPGA的模块化UPS的逻辑处理系统，其特征在于，所述CAN收发芯片设置有CAN-H输出端和CAN-L输出端，所述CAN-H输出端和所述CAN-L输出端与所述CAN总线电性连接。
3.如权利要求2所述的一种基于FPGA的模块化UPS的逻辑处理系统，其特征在于，所述CAN-H输出端输出与反馈高电平信号，所述CAN-L输出端输出与反馈低电平信号。
4.如权利要求1所述的一种基于FPGA的模块化UPS的逻辑处理系统，其特征在于，所述模块化UPS的数量为多个，多个所述模块化UPS的并机信号协议相同。
5.如权利要求1所述的一种基于FPGA的模块化UPS的逻辑处理系统，其特征在于，所述FPGA模块和所述DSP模块在数量上与所述模块化UPS相匹配，所述FPGA模块采用Verilog语言编辑。
6.如权利要求1所述的一种基于FPGA的模块化UPS的逻辑处理系统，其特征在于，所述FPGA模块的输出端指定到所述CAN收发芯片的输入端，所述CAN收发芯片的反馈端指定到所述FPGA模块的接收端。
7.如权利要求1所述的一种基于FPGA的模块化UPS的逻辑处理系统，其特征在于，所述FPGA模块设置有用于对其进行程序编辑的EPROM编程器。
8.如权利要求1至7任意一项所述的一种基于FPGA的模块化UPS的逻辑处理系统，其特征在于，多个所述模块化UPS的指令信号标志位相同，所述CAN总线以线与的逻辑关系进行指令信号处理。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811552779.2A CN109709845A (zh) | 2018-12-19 | 2018-12-19 | 一种基于fpga的模块化ups的逻辑处理系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811552779.2A CN109709845A (zh) | 2018-12-19 | 2018-12-19 | 一种基于fpga的模块化ups的逻辑处理系统 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109709845A true CN109709845A (zh) | 2019-05-03 |
Family
ID=66256788
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811552779.2A Pending CN109709845A (zh) | 2018-12-19 | 2018-12-19 | 一种基于fpga的模块化ups的逻辑处理系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109709845A (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6995584B1 (en) * | 2003-03-14 | 2006-02-07 | Xilinx, Inc. | Power-up and enable control circuits for interconnection arrays in programmable logic devices |
| CN101312302A (zh) * | 2007-05-24 | 2008-11-26 | 力博特公司 | 一种不间断电源并机信号的传输方法 |
| CN101587337A (zh) * | 2009-06-16 | 2009-11-25 | 国网电力科学研究院武汉南瑞有限责任公司 | 一种多功能电力电子通用控制器 |
| CN104113130A (zh) * | 2014-06-04 | 2014-10-22 | 华中科技大学 | 自备电源控制器 |
| CN103941650B (zh) * | 2014-04-18 | 2017-01-04 | 华南理工大学 | 逻辑与运动集成控制器 |
-
2018
- 2018-12-19 CN CN201811552779.2A patent/CN109709845A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6995584B1 (en) * | 2003-03-14 | 2006-02-07 | Xilinx, Inc. | Power-up and enable control circuits for interconnection arrays in programmable logic devices |
| CN101312302A (zh) * | 2007-05-24 | 2008-11-26 | 力博特公司 | 一种不间断电源并机信号的传输方法 |
| CN101587337A (zh) * | 2009-06-16 | 2009-11-25 | 国网电力科学研究院武汉南瑞有限责任公司 | 一种多功能电力电子通用控制器 |
| CN103941650B (zh) * | 2014-04-18 | 2017-01-04 | 华南理工大学 | 逻辑与运动集成控制器 |
| CN104113130A (zh) * | 2014-06-04 | 2014-10-22 | 华中科技大学 | 自备电源控制器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101707380B (zh) | 供电系统配置方法、装置及系统 | |
| US20050043859A1 (en) | Modular uninterruptible power supply system and control method thereof | |
| CN104216499B (zh) | 机柜与其电源控制方法 | |
| US8621252B2 (en) | Power management method and apparatus, and power supply system | |
| CN103809724A (zh) | 机柜与其电源控制方法 | |
| CN112269123B (zh) | 通用可配置的芯片测试电路 | |
| CN208141330U (zh) | 一种服务器供电系统 | |
| EP2207304A1 (en) | General hardware platform, corresponding architecture system, and power supply method for advanced mezzanine card | |
| CN101202933B (zh) | 一种通信设备、先进夹层卡及其电源供应方法 | |
| CN101867221A (zh) | 一种单板及板内实现电源监控的方法 | |
| CN105140905A (zh) | 一种电信设备、供电系统及供电实现方法 | |
| CN103777733B (zh) | 电脑装置及通用连接端口模块的供电方法 | |
| CN113609039A (zh) | 一种边缘控制器主板、边缘控制器及数据处理方法 | |
| CN109709845A (zh) | 一种基于fpga的模块化ups的逻辑处理系统 | |
| CN104109934B (zh) | 纺织设备及控制电路板、扩展板 | |
| CN101958797A (zh) | 以太网供电系统和工作方法 | |
| CN106972617A (zh) | 应用于模块化航电系统的电源冗余备份装置 | |
| CN110008163A (zh) | 基于单个usb物理接口的双type-c端口分时复用方法及设备 | |
| CN101552930A (zh) | MicroTCA的供电系统及管理电源的传输方法 | |
| CN211018381U (zh) | 一种用于自助设备的多电源供电系统 | |
| CN112436532A (zh) | 一种模块化变流器控制方法及装置 | |
| CN107219912A (zh) | 一种新型机柜式服务器供电系统及供电模式控制方法 | |
| CN207352402U (zh) | 用于控制轨道交通信号的主控单元结构 | |
| CN211264137U (zh) | 一种模块化空调电控系统 | |
| CN103838191A (zh) | 分布式控制系统接入方法和装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190503 |
|
| RJ01 | Rejection of invention patent application after publication |