CN103941200B - 梯形波激励的变灵敏度式时间差型磁通门传感器及数据处理方法 - Google Patents

Abstract

本发明涉及一种梯形波激励的变灵敏度式时间差型磁通门传感器及数据处理方法，是由FPGA经D/A转换电路、V/I转换电路、激励线圈、磁芯以及骨架、感应线圈，匹配电阻、仪用放大电路、带通滤波电路、迟滞整形电路和非门电路与FPGA连接构成。以传感器输出正负脉冲的时间差为检测方法的时间差型磁通门输出响应稳定，灵敏度高，功耗低。电路结构简单，提高了现有时间差型磁通门传感器的输出时间差响应稳定度性能，增加了检测输出精度，满足实际目标磁场的测量需要。用FPGA进行数据处理速度快，分辨力高，信号频率可控，对时间差数据进行处理降低了噪声对信号的影响，提高了精度，适于磁通门实时动态磁场测量。工艺简单，有利于时间差型磁通门传感器的数字化。

Description

梯形波激励的变灵敏度式时间差型磁通门传感器及数据处理方法

技术领域：

本发明涉及一种磁通门传感器和时间差数据的处理方法，尤其是以可控周期性梯形波为激励方式的，并且通过输出信号高低电平的时间差值对弱磁场进行测量的传感器，以及适用于该种磁通门的时间差数据处理方法。

背景技术：

磁通门传感器是测量微弱磁场的一种重要方法，在地球物理上应用广泛，取得了一系列成果。但是，近年来，以偶次谐波方法检测被测磁场的磁通门传感器受到奇次谐波噪声、偏置、制作工艺以及复杂的电路结构等问题致使磁通门发展缓慢。为了弥补上述不足，拓展我国磁通门传感器的研究领域，提出了一种基于梯形波激励的变灵敏度式时间差型磁通门传感器，该方法主要是应用软磁材料的磁滞饱和现象、磁芯的双势阱状态以及法拉第电磁感应定律进行弱磁场的检测。

CN101545958A公开的《双向磁饱和时间差磁通门传感器》未涉及使用梯形波作为激励方式及其时间差数据的处理方法，并对其进行研究，提出了一种以梯形波为激励信号方式的变灵敏度式时间差型磁通门传感器。由于以正弦波为激励方式的时间差型磁通门传感器的输出信号响应表达式结构复杂，而且需要考虑矫顽力的大小。以三角波为激励方式的时间差型磁通门传感器的输出信号响应表达式虽然结构简单，表述清晰，输出时间差与被测磁场的大小成正比关系，但是考虑到输出信号的稳定性与激励磁场方式的斜率及其频率有关，当使用相同斜率大小的三角波与梯形波作为激励信号时，梯形波的激励频率会更小，从而可以提高输出时间差响应的稳定性。而在实际测量环境磁场时，由于对传感器的测量精度与测量速度的要求存在差异，在已提高稳定性的前提下，需要采用可控频率的周期性梯形波激励磁场作为调制信号去检测目标环境磁场，满足实际需求。同时为了消除电路噪声和探头磁芯被激励时产生随机噪声等干扰，将采集到的时间差误差降到最低，并且适合FPGA实时准确的动态数据处理要求，提出了时间差数据混合处理方法。

CN101257291A公开的《一种梯形激励脉冲发生方法及装置》用于压电式喷墨打印技术；

《高电压技术》2008年VoL34No2P256—259郑欢等“非线性绝缘的长周期梯形波响应特性测试系统”用于测试非线性绝缘电介质在低频电压激励下的响应特性；

《兰州大学学报(自然科学版)》1987年第02期郝璘等“振子阵列的梯形波辐射特性”论述了以梯形波激励的对称振子阵列天线的辐射特性；

《大电机技术》2012年02期牛联波等“基于梯形波相电流控制的六相感应电机的性能分析”对磁势解耦时磁链和转子感应电压进行了理论和有限元分析以及实验测量；

《重庆大学2012年硕士论文》李俊唐“瞬变电磁单极性梯形脉冲电流源的研究”用于改善瞬变电磁浅层探测效果和工作效率以及实现发射电流的快速线性上升与线性下降。

在现有技术中尚未见使用梯形波作为激励方式的磁通门传感器。

选择以梯形波作为磁通门传感器的激励方式，主要原因是：通过对软磁性材料的磁滞特性分析，得出以梯形波的激励方式作用于传感器磁芯是可行的，并且可以降低功耗；考虑到噪声对时间差型磁通门传感器输出时间差信号的影响，以梯形波作为激励方式可以提高传感器输出时间差信号的稳定性；虽然已有专利与文献的内容是关于梯形波的应用实例，但是在现有技术中尚未见使用梯形波作为激励方式的磁通门传感器，并且未见对使用梯形波作为激励方式的磁通门传感器输出的详细分析。

梯形波激励发生装置的设计，主要是为了操控方便，实现根据测量环境磁场的实际要求，适时改变传感器的测量精度与测量速度，在已提高稳定性的前提下，采用可控频率的周期性梯形波激励磁场作为调制信号去检测目标环境磁场；输出准确，本专利设计的基于FPGA的梯形波激励信号发生装置，适合实时准确的动态数据处理要求；虽然梯形波激励发生装置已有设计实例，但是此装置根据不同应用，设计(模数转换，V/I变换等)存在差异，产生信号的方式也不尽相同。

以时间差为检测方法的磁通门传感器的不稳定体现在输出信号的横向不稳定程度，造成这种横向不稳定程度的原因——输出信号所伴随的噪声干扰(包括传感器本身的磁噪声、电路噪声等)。使用滤波器虽然可以滤除一些谐波成分，但是如果不能从根本上去解决信号的噪声问题会出现一定程度的信号畸变。

为了解决上述问题，除了选用具有高磁导率的磁芯材料作为磁芯之外，还利用增加激励信号频率的办法去改变磁芯的磁滞特性。时间差型磁通门传感器通常的激励磁场方式有正弦波激励与三角波激励两种，但是在这两种激励方式的作用下传感器输出时间差信号的输出稳定性与灵敏度在激励磁场强度不变的情况下相互制约，即稳定性高灵敏度就会降低，灵敏度高稳定性就会降低。

发明内容：

本发明的目的在于针对上述现有技术的不足，提出了一种使用梯形波作为激励磁场方式的变灵敏度式时间差型磁通门传感器及其输出响应检测方法，与现有的两种激励方式相比，使用这种办法，既保证了输出信号的高灵敏度，又将测量的时间差值误差稳定在了更小的范围内，同时减小了功耗，有利于磁场检测。最后利用变系数拉依达准则将磁通门时间差中粗大误差值点用均值替代，将新生成的数据进行滑动等权平均处理，减小外界干扰的梯形波激励的变灵敏度式时间差型磁通门传感器；

本发明的另一目的是提供一种梯形波激励的变灵敏度式时间差型磁通门传感器的数据处理方法。

本发明的目的是通过以下技术方案实现的：

梯形波激励的变灵敏度式时间差型磁通门传感器，是由FPGA12经D/A转换电路1、V/I转换电路2、激励线圈3、磁芯以及骨架4、感应线圈5，匹配电阻7、仪用放大电路8、带通滤波电路9、迟滞整形电路10和非门电路11与FPGA12连接构成。

激励线圈3、磁芯及骨架4和感应线圈5置于屏蔽层6内。

磁芯以及骨架4由双层片状半玻板或空心圆柱状塑料制作，磁芯以及骨架4的磁芯材料长宽比为10:1～50:1，厚度为20μm～2mm，最大磁导率大于10⁶Gs/Oe。

激励线圈3与感应线圈5缠绕在磁芯以及骨架4上，激励线圈3缠绕在磁芯以及骨架4磁芯两端，感应线圈5缠绕在中间，或者激励线圈3缠绕在整个磁芯上，感应线圈5缠绕其上，采用不完全均匀的缠绕方式，激励线圈3与感应线圈5的匝数比为1:10～1:2。

梯形波激励的变灵敏度式时间差型磁通门传感器混合时间差数据处理方法，包括以下步骤：

a、开始，计算输入信号的高低电平；

b、获得原始时间差数据；

c、每n个原始时间差数据形成一个数组N_i；

d、计算数组N_i的平均值及方差σ_i；

e、将拉伊达准则的判别条件由固定系数改为系数可变的拉伊达准则，即|x_(i-1)n+j|>3σ_i改为|x_(i-1)n+j|>kσ_i，其中i≥1,1≤j≤n，数组N_i的方差为σ_i，k＝k₀+△k，k₀为恒定的初值，△k为k的变化量；

f、否，则保留元数据组数据x_(i-1)n+j；是，将数据x_(i-1)n+j替换成，转入形成新数据组N’＝N’₁+N’₂+…N’_i；

g、将数组N’做等权端点平滑处理；

h、输出时间差数据，并重新处理新数据。

有益效果：以传感器输出正负脉冲的时间差为检测方法的时间差型磁通门输出响应稳定，灵敏度大，功耗低。本发明制作的基于梯形波激励的变灵敏度式时间差型磁通门传感器，电路结构简单，提高了现有的时间差型磁通门传感器的输出时间差响应稳定度性能，从而增加了检测输出的精度，并且满足实际目标磁场的测量需要。用FPGA进行数据处理速度快，分辨力高，信号频率可控，对时间差数据进行处理降低了噪声对信号的影响，提高了精度，适于磁通门实时动态磁场测量。工艺简单，有利于时间差型磁通门传感器的数字化。

附图说明：

图1是梯形波激励的变灵敏度式时间差型磁通门传感器结构图。

图2是梯形波激励的变灵敏度式时间差型磁通门传感器无外界磁场工作图。

图3是梯形波激励的变灵敏度式时间差型磁通门传感器存在外界磁场工作图。

图4是梯形波激励的变灵敏度式时间差型磁通门传感器混合数据处理算法流程图。

图5是实施例1中梯形波激励的变灵敏度式时间差型磁通门传感器采集的原始时间差数据。

图6是实施例1中梯形波激励的变灵敏度式时间差型磁通门传感器数据经变系数拉伊达准则处理后的新时间差数据序列。

图7是实施例1中梯形波激励的变灵敏度式时间差型磁通门传感器数据经等权端点平滑处理后的新时间差数据序列。

图8是实施例2中梯形波激励的变灵敏度式时间差型磁通门传感器采集的原始时间差数据。

图9是实施例2中梯形波激励的变灵敏度式时间差型磁通门传感器数据经变系数拉伊达准则处理后的新时间差数据序列。

图10是实施例2中梯形波激励的变灵敏度式时间差型磁通门传感器数据经等权端点平滑处理后的新时间差数据序列。

1D/A转换电路，2V/I转换电路，3激励线圈，4磁芯以及骨架，5感应线圈，6屏蔽层，7匹配电阻，8仪用放大电路，9带通滤波电路，10迟滞整形电路，11非门电路，12计数电路FPGA。

具体实施方式：

下面结合附图和实例作进一步的详细说明：

梯形波激励的变灵敏度式时间差型磁通门传感器，FPGA12经D/A转换电路1、V/I转换电路2、激励线圈3、磁芯以及骨架4、感应线圈5，匹配电阻7、仪用放大电路8、带通滤波电路9、迟滞整形电路10和非门电路11与FPGA12连接构成。

激励线圈3、磁芯及骨架4和感应线圈5置于屏蔽层6内。

磁芯以及骨架4由双层片状半玻板或空心圆柱状塑料制作，磁芯以及骨架4的磁芯材料长宽比为10:1～50:1，厚度为20μm～2mm，最大磁导率大于10⁶Gs/Oe。

激励线圈3与感应线圈5缠绕在磁芯以及骨架4上，激励线圈3缠绕在磁芯以及骨架4磁芯两端，感应线圈5缠绕在中间，或者激励线圈3缠绕在整个磁芯上，感应线圈5缠绕其上，采用不完全均匀的缠绕方式，激励线圈3与感应线圈5的匝数比为1:10～1:2。

梯形波激励的变灵敏度式时间差型磁通门传感器混合时间差数据处理方法，包括以下步骤：

a、开始，计算输入信号的高低电平；

b、获得原始时间差数据；

c、每n个原始时间差数据形成一个数组N_i；

d、计算数组N_i的平均值及方差σ_i；

e、将拉伊达准则的判别条件由固定系数改为系数可变的拉伊达准则，即|x_(i-1)n+j|>3σ_i改为|x_(i-1)n+j|>kσ_i，其中i≥1,1≤j≤n，数组N_i的方差为σ_i，k＝k₀+△k，k₀为恒定的初值，△k为k的变化量；

f、否，则保留元数据组数据x_(i-1)n+j；是，将数据x_(i-1)n+j替换成，转入形成新数据组N’＝N’₁+N’₂+…N’_i；

g、将数组N’做等权端点平滑处理；

h、输出时间差数据，并重新处理新数据。

FPGA逻辑信号处理器12控制产生梯形波的数字信号，经过D/A转换电路1之后，由V/I转换电路2形成梯形波周期激励信号发生装置，该装置激励信号的激励电流输入与时间差型磁通门探头的激励线圈3的两个端口连接，激励线圈的激励磁场作用于由骨架固定的磁芯4上，然后由感应线圈5将感受到的外界被测磁场信号输出，整个时间差型磁通门探头由屏蔽层6密封，感应线圈5的输出信号经过匹配电阻7之后与由仪用放大电路8构成的前置差分放大装置的输入端连接，仪用放大电路8的输出经过带通滤波电路9后，再经过迟滞整形电路10与非门电路11最终转化为TTL信号送入FPGA逻辑信号处理器12进行高低电平的计数，计算时间差，从而检测外界被测磁场的大小。在周期性梯形波激励磁场的作用下，磁芯被反复的磁化到过饱和状态，当传感器磁芯的轴向存在被测磁场时，磁芯处于双势阱的两个稳态点的时间是不等的，产生一个时间差，即时间差型磁通门探头输出信号相邻的的正脉冲与负脉冲之间的时间间隔不等，时间差的大小与被测磁场的大小有关。

如图1所示包括：FPGA12控制产生不同频率下的梯形波数字信号，经过D/A转换电路1后由V/I转换电路2形成梯形波周期激励信号发生装置，此激励信号的激励电流输入与时间差型磁通门探头的激励线圈3连接，激励线圈的激励磁场作用于由骨架固定的磁芯4上，然后由感应线圈5将感受到的外界被测磁场信号输出，整个时间差型磁通门探头由屏蔽层6密封，感应线圈5的输出信号经过匹配电阻7之后与由仪用放大电路8构成的前置差分放大装置的输入端连接，仪用放大电路8的输出经过带通滤波电路9后，再经过迟滞整形电路10与非门电路11最终转化为TTL信号送入FPGA12进行高低电平的计数，计算时间差，然后将此时间差利用一种混合数据处理方法进行处理，抑制测量结果中的随机误差，消除信号噪声，从而更加准确的检测外界被测磁场的大小。

激励信号发生装置产生频率可控的周期性梯形波电流信号作用于时间差型磁通门探头的激励线圈上，时间差型磁通门探头的骨架由双层片状半玻板和空心圆柱状塑料制作而成，采用长宽比为10:1～50:1，厚度为20μm～2mm，最大磁导率大于10⁶Gs/Oe的钴基非晶材料作为磁芯，激励线圈与感应线圈缠绕其上，激励线圈与感应线圈的匝数比为1:10～1:2之间，骨架外侧由铜、铝材料密封包裹而成的多层结构屏蔽层，激励线圈、感应线圈以及连接屏蔽层的地线由一条屏蔽线引出。

FPGA逻辑信号处理器12经过初步计算得到时间差数据之后，将其中的每n个时间差数据形成一个数组，即：x₁,x₂,···x_n为N₁，x_n+1,x_n+2,···x_2n为N₂，…x_(i-1)n+1,x_(i-1)n+2,···x_in为N_i。然后，依次计算每个数组的均值和方差σ_i。根据数组需要保留的数据量与数组的长度n的比值，控制粗大误差值的个数从而确定可变阈值系数k。当数组中的元素值|x_(i-1)n+j|>kσ_i时，该值被认为是粗大误差，用数组N_i的均值进行替代；当数组中的元素值|x_(i-1)n+j|<kσ_i时，该值被保留。经过以上处理之后，时间差原始数据序列N形成新的数据序列N’＝N’₁+N’₂+…N’_i，其中，N’_i为粗大误差被替代后的新时间差数组。从新数据序列N’的初始端点处以逐个滑动的方式每次取l个连续数据，作权值为1/l的平均来表示数据的平滑，直到全部数据处理完成为止，即等权端点平滑处理，其算式为：其中k＝1,2,3,…,n×i-l+1。为了使平滑效果更加理想，可以对大数据序列N’进行多次重复处理。

实施例1

FPGA逻辑信号处理器12控制产生梯形波的数字信号，经过D/A转换电路1之后，由V/I转换电路2形成梯形波周期激励信号发生装置，激励信号发生装置产生周期性梯形波电流信号作用于时间差型磁通门探头的激励线圈上，时间差型磁通门探头的骨架由双层片状半玻板制作而成，采用长宽比为10:1，厚度为50μm，最大磁导率大于10⁶Gs/Oe的钴基非晶材料作为磁芯，激励线圈与感应线圈缠绕其上，激励线圈与感应线圈的匝数比为1:10，骨架外侧由铜、铝材料密封包裹而成的多层结构屏蔽层，激励线圈、感应线圈以及连接屏蔽层的地线由一条屏蔽线引出。激励线圈的激励磁场作用于由骨架固定的磁芯4上，然后由感应线圈5将感受到的外界被测磁场信号输出，整个时间差型磁通门探头由屏蔽层6密封，感应线圈5的输出信号经过匹配电阻7之后与由仪用放大电路8构成的前置差分放大装置的输入端连接，仪用放大电路8的输出经过带通滤波电路9后，再经过迟滞整形电路10与非门电路11最终转化为TTL信号送入FPGA逻辑信号处理器12进行高低电平的计数，计算时间差，从而检测外界被测磁场的大小。在周期性梯形波激励磁场的作用下，磁芯被反复的磁化到过饱和状态。当传感器磁芯的轴向没有被测磁场时，磁芯处于双势阱的两个稳态点的时间是相等的，不产生时间差，即时间差型磁通门探头输出信号相邻的正脉冲与负脉冲之间的时间间隔相等，如图2所示；当传感器磁芯的轴向存在被测磁场时，磁芯处于双势阱的两个稳态点的时间是不等的，产生一个时间差，即时间差型磁通门探头输出信号相邻的正脉冲与负脉冲之间的时间间隔不等，如图3所示，时间差的大小与被测磁场的大小有关。

由于梯形波激励信号的斜率可以设置的很大，当激励信号达到传感器磁芯的过饱和状态时，激励信号幅值没有继续增加，而是处于一个稳定的状态，与相同激励磁场幅度的三角波相比，由于频率较低，因此可以减小功耗，并且当信号伴有无法消除的噪声时，在增加输出信号斜率的同时，由于频率可以设置的很低，增加了输出TTL信号高电平与低电平的时间，有利于检测，提高了稳定度。

当激励磁场为梯形波时，假设一个周期内斜边的总时间为t’，稳定状态的时间为t’’，那么t’+t’’＝T为一个激励信号的周期。

$H_e\left(t\right)=\left\{\begin{array}{cc}\mathrm{\&alpha;t}& \mathrm{NT}-\frac{t^{\&prime;}}{4}<t<\mathrm{NT}+\frac{t^{\&prime;}}{4}\\ \mathrm{\&beta;}& \mathrm{NT}+\frac{t^{\&prime;}}{4}<t<\mathrm{NT}+\frac{T}{2}-\frac{t^{\&prime;}}{4}\\ -\mathrm{\&alpha;t}& \mathrm{NT}+\frac{T}{2}-\frac{t^{\&prime;}}{4}<t<\mathrm{NT}+\frac{T}{2}+\frac{t^{\&prime;}}{4}\\ -\mathrm{\&beta;}& \mathrm{NT}+\frac{T}{2}+\frac{t^{\&prime;}}{4}<t<\mathrm{NT}+T-\frac{t^{\&prime;}}{4}\end{array}\right.$

$\left\{\begin{array}{c}{t}_1:H_x+\mathrm{\&alpha;}{t}_1=H_c\\ t_2:H_x-\mathrm{\&alpha;}(t-\frac{T}{2})=-H_c\\ t_3:t_1+T\end{array}\right.$

$\left\{\begin{array}{c}{t}_1=\frac{H_c-H_x}{\mathrm{\&alpha;}}\\ t_2=\frac{H_c+H_x}{\mathrm{\&alpha;}}+\frac{T}{2}\\ t_3=t_1+T\end{array}\right.$

$\left\{\begin{array}{c}{T}^{+}=t_2-t_1=\frac{2H_x}{\mathrm{\&alpha;}}+\frac{T}{2}\\ T^{-}=t_3-t_2=\frac{T}{2}-\frac{2H_x}{\mathrm{\&alpha;}}\end{array}\right.$

$\mathrm{\&Delta;T}=T^{+}-T^{-}=\frac{4H_x}{\mathrm{\&alpha;}}=\frac{4H_x{t}^{\&prime;}}{4{\hat{H}}_e}=\frac{H_x{t}^{\&prime;}}{{\hat{H}}_e}$

因为在相同的斜率下，梯形波的斜边总时间t’与激励信号最大幅值H_e的比值是固定的，所以这时候其灵敏度与相同斜率的三角波灵敏度是一致的，但是梯形波激励信号的频率由于比三角波的要小，从而在检测被测磁场时，其整形后输出高电平与低电平的时间均要大于以三角波作为激励信号的时间，因此输出信号时间差响应的稳定性要高于以三角波为激励方式下的输出信号时间差响应的稳定性，同时由于磁通门反复磁化一周所损耗的能量与激励磁场的频率有关，因为梯形波频率可以设置的较低，所以减小了功耗。

时间差型磁通门传感器在测量外磁场时，由于测量电路噪声和探头磁噪声产生的随机噪声干扰，致使采集到的被测外磁场值存在较大的波动。为了减小实时动态磁场测量中存在的误差，首先要减小输出时间差的波动。如图4所示为传感器输出时间差值的混合数据处理算法流程图。

在磁屏蔽室内，使用长直螺线管施加20000nT大小的均匀外界恒定磁场，时间差型磁通门传感器在100mA、5Hz的梯型波激励电流作用下，以200kHz采样频率对磁场进行采集，然后将采集到的原始时间差数据进行混合数据处理。如图5所示为传感器采集到的原始时间差数据。

由于每n个时间差数据形成一个数组，当n＝40时，自动调节每组数据的阈值系数k确保每组误差个数小于总数n的40％以控制误差个数。每组数据中产生粗大误差的位置用数组Ni的均值进行替代得到新的数组N’_i。由于记录了10组原始时间差数据，那么i＝10。并且，以此方法将10组数据全部处理完后得到了新的数据序列N’＝N’₁+N’₂+…N’₁₀，如图6所示。从数据序列N’的起始端点x₁处以逐个滑动的方式取l个连续数据，作权值为1/l的平均来表示数据的平滑，直到全部数据处理完成为止，其算式为：其中k＝1,2,3,…,n×i-l+1。当l＝30时，即对数据序列N’做权值为1/30的等权端点平滑处理。为了获得更好的处理结果，将平滑处理部分循环2次，即2阶平滑处理，处理后结果如图7所示。该混合处理方法计算简单、运算速度快，适合在FPGA逻辑信号处理器上实现，有效的抑制了时间差型磁通门在实时动态磁场测量时的随机噪声。

实施例2

FPGA逻辑信号处理器12控制产生梯形波的数字信号，经过D/A转换电路1之后，由V/I转换电路2形成梯形波周期激励信号发生装置，激励信号发生装置产生周期性梯形波电流信号作用于时间差型磁通门探头的激励线圈上，时间差型磁通门探头的骨架由空心圆柱状塑料制作而成，采用长宽比为50:1，厚度为50μm，最大磁导率大于10⁶Gs/Oe的钴基非晶材料作为磁芯，激励线圈与感应线圈缠绕其上，激励线圈与感应线圈的匝数比为1:5，骨架外侧由铜、铝材料密封包裹而成的多层结构屏蔽层，激励线圈、感应线圈以及连接屏蔽层的地线由一条屏蔽线引出。激励线圈的激励磁场作用于由骨架固定的磁芯4上，然后由感应线圈5将感受到的外界被测磁场信号输出，整个时间差型磁通门探头由屏蔽层6密封，感应线圈5的输出信号经过匹配电阻7之后与由仪用放大电路8构成的前置差分放大装置的输入端连接，仪用放大电路8的输出经过带通滤波电路9后，再经过迟滞整形电路10与非门电路11最终转化为TTL信号送入FPGA逻辑信号处理器12进行高低电平的计数，计算时间差，从而检测外界被测磁场的大小。在周期性梯形波激励磁场的作用下，磁芯被反复的磁化到过饱和状态，当传感器磁芯的轴向存在被测磁场时，磁芯处于双势阱的两个稳态点的时间是不等的，产生一个时间差，即时间差型磁通门探头输出信号相邻的正脉冲与负脉冲之间的时间间隔不等，时间差的大小与被测磁场的大小有关。

在磁屏蔽室内，使用长直螺线管施加50000nT大小的均匀外界恒定磁场，时间差型磁通门传感器在40mA、300Hz的梯型波激励电流作用下，以50MHz采样频率对磁场进行采集，然后将采集到的原始时间差数据进行混合数据处理。如图8所示为传感器采集到的原始时间差数据。

设置n＝100，自动调节每组数据的阈值系数k，确保每组数据误差个数小于总数n的15％，控制误差个数。同样记录了10组原始时间差数据，即i＝10，并且每组数据中产生粗大误差的位置用数组Ni的均值进行替代得到新的数组N’_i。以此方法将10组数据全部处理完后得到了新的数据序列N’＝N’₁+N’₂+…N’₁₀，如图9所示。从数据序列N’的起始端点x₁处以逐个滑动的方式取l个连续数据，作权值为1/l的平均来表示数据的平滑，直到全部数据处理完成为止，其算式为：其中k＝1,2,3,…,n×i-l+1。当l＝30时，即对数据序列N’做权值为1/30的等权端点平滑处理。为了获得更好的处理结果，将平滑处理部分循环2次，即2阶平滑处理，处理后结果如图10所示。该混合处理方法计算简单、运算速度快，适合在FPGA逻辑信号处理器上实现，有效的抑制了时间差型磁通门在实时动态磁场测量时的随机噪声。

Claims (4)

1.一种梯形波激励的变灵敏度式时间差型磁通门传感器，其特征在于，FPGA (12)经D/A转换电路1与V/I转换电路(2)连接，V/I转换电路(2)与屏蔽线圈(6)内的激励线圈(3)、磁芯以及骨架(4)和感应线圈(5)连接，感应线圈(5)经匹配电阻(7)、仪用放大电路(8)、带通滤波电路(9)、迟滞整形电路(10)和非门电路(11)与FPGA(12)连接构成。

2.按照权利要求1所述的梯形波激励的变灵敏度式时间差型磁通门传感器，其特征在于，磁芯以及骨架(4)的磁芯材料长宽比为10:1~50:1，厚度为20μm~2mm，最大磁导率大于10⁶Gs/Oe。

3.按照权利要求1所述的梯形波激励的变灵敏度式时间差型磁通门传感器，其特征在于，激励线圈(3)与感应线圈(5)缠绕在磁芯以及骨架(4)上，激励线圈(3)缠绕在磁芯以及骨架(4)磁芯两端，感应线圈(5)缠绕在中间，或者激励线圈(3)缠绕在整个磁芯上，感应线圈(5)缠绕其上，采用不完全均匀的缠绕方式，激励线圈(3)与感应线圈(5)的匝数比为1:10~1:2。

4.一种梯形波激励的变灵敏度式时间差型磁通门传感器混合时间差数据处理方法，其特征在于，包括以下步骤：

a、开始，计算输入信号的高低电平；

b、获得原始时间差数据；

c、每n个原始时间差数据形成一个数组N _i；

d、计算数组N _i的平均值                                                及方差σ _i ；

e、将拉伊达准则的判别条件由固定系数改为系数可变的拉伊达准则，即|x _(i-1)n+j |>3σ _i 改为|x _(i-1)n+j |>kσ _i ，其中i ≥ 1,1 ≤ j ≤ n，数组N _i 的方差为σ _i ，k = k₀+△k，k₀为恒定的初值，△k为k的变化量；

f、否，则保留元数据组数据x _(i-1)n+j ；是，将数据x _(i-1)n+j 替换成，转入形成新数据组N ^’  = N ^’ ₁ +N ^’ ₂ +…N ^’ _i ；

g、将数组N ^’ 做等权端点平滑处理；

h、输出时间差数据，并重新处理新数据。