CN1039339A - 通信交换部件 - Google Patents

Abstract

通信交换部件用于把M个信号输入端[I(1)至I(M)]转接到N个信号输出端[O(1)]的任一个输出端，包括MN个缓冲器[Q(11)至Q(MN)]，这些缓冲器安排成M行和N列的一个矩阵。在缓冲器从相关的输入端向相关的输出端发送期间，每个缓冲器用来存储信息单元。

Description

本发明涉及一种通信交换部件，它具有和多个信号输入端及信号输出端相连的缓冲器装置。

在这种已知的交换部件中，缓冲器装置一般可与信号输入端和/或信号输出端相连。在它们与信号输入端相连的情况下，当几个信号到达同一个信号输入端並且必须传送到同一个信号输出端时，相应的输入缓冲器装置仅以这个信号输出端使用的信号传输速度排空。这意味着后来的也到达这个信号输入端並被传送到另一个信号输出端的信号在被传送到它们目的地信号输出端之前必须等待上述的在前的信号传输的完成，即使后者没有被使用。

从PCT申请，出版号WO87/004579（P.Debuysscher    dt    al3-5-1）知道的交换部件中，和用在异步时分（ATD）分组或信息单元交换系统中，和信号输出端相连的缓冲器装置最好避免这种输入饱和。因此，在每个信号输出端，它需要相当大的缓冲器装置，能够存储由它的全部信号输入端同时传送的信号。此外，为了能够接收从所有的信号输入端来的信号，这种已知的交换部件以等于这些信号的比特率之和的速度或比特率工作，这些信号在它们各个信号输入端输入。结果，增加了该部件的复杂性。

减小这种交换速度並从而减少该交换部件的复杂性的解决方法如在申请日为1988年3月11日的PCT/EP88/00212申请（P.Debuysscher    5）中建议的，包括把每个输入信号再分为许多部分，特别在ATD系统中的子信息包。因此，该部件的交换速度也分成相同数目。但是，需要附加电路来实现这种再划分，而且把这些部分组合成一个输出信号也对交换部件的复杂性有影响。

在1981年12月出版的IEEE-COMPUTER第43至53页的D.M.Dias等人的文章“Packet    Switching    Inferconnection    Networks    for    Modular    System”中，特别在第45页，考虑了三角网络，其中分组交换网络各级之间的链路包含数据缓冲器，以先进先出排队安排，而且每个能保持一个或多个信息包。以这种方法，一个中间级的二进制交换部件部分的两个信号输入端和两个信号输出端各与这样缓冲器相连。尽管如此，当在一个输出端的缓冲器满负荷时，对这样的交换部件仍可能出现阻塞。

在ISS′87的会议记录汇编第0801至0808页Y.S.Yeh撰写的文章“THE    KNOCKOUT    SWITCH：A    SIMPLE，MODULAR    ARCHITECTURE    FOR    HIGHPERFORMANCE    PACKET    SWITCHING”以及在相同发明人的欧洲专利申请，出版号0256702中，所谓N个输入，N个输出“击出”（Knockout）分组交换使用N个输出接口单元，每个单元有N个信息包滤波器与N个信号输入端相连，一个集中器，它可获得N比L的集中比，L＜＜N，和一个输出缓冲器，为了获得信息包丢失率如希望的那么小。但是，如果对于同一个信号输出端有多于L个信息包或信息单元同时到达该信号输入端，则超出的信息包被丢失了，即使是在低传输速率的情况下。此外，这种已知系统的模块性优点随着容量而增加，因此它最好是用在大的交换系统中。

本发明的一个目的是提供比已知的技术解决方法更优越的新的交换部件，包括它可使用的通用性。

根据本发明，由于任何预定的信号输入端和信号输出端对之间的连接使用了固定专用于所述的端对的特殊的缓冲器，因此可获得这个目的。

这样，就得到一种交换部件，其中所有的信号输入端可同时把它们的输入信号转发到所用的专用缓冲器装置。因此，一个输入端和一个输出端之间的信号传输速度没有必要超过该输入信号的速度，这样不需要附加的减速电路。此外，由于每个信号输出使用多个缓冲器装置，各缓冲器装置专用于不同的信号输入端，而且只从该输入端接收信号，因此这些缓冲器装置的容量可以相当小。

本发明的另一个特征是经过上述缓冲器装置从任何上述信号输入端转发到任何上述信号输出端的信号是以信息单元分组的数字信号，该信号有信息头，指明目的地信号输出端。

必须指出，在上述已知的交换部件中，存储在该输出缓冲器装置中的信息单元或信息包只可能以它们到达的顺序存在。这意味着从一个信号输入端传送到一个信号输出端的信息单元将很快地填满相应的输出缓冲器装置，该信息单元具有高的信息单元输出速率，而且由于输出缓冲器装置的溢出，可能产生信息单元如来自其他信号输入端的这些信息单元丢失。

本发明的另一个目的是提供上述已知型式的一种交换部件，但是其中信息单元丢失的概率减少了。

根据本发明，这另一个目的达到了，由关该交换部件包括多个优先电路，每个优先电路连接各自有关组的缓冲器装置，並允许从上述有关组的缓冲器装置每次进行一个上述转发，该缓冲器装置接到一个不同的信号输出端，以及每个上述优先电路是由令牌环构成的，其中指明令牌信号以优先性依次传送到相关组的缓冲器装置以允许接收上述令牌信号的那个缓冲器装置至少转发一个信息单元到相关的信号输出端，该输出端对上述组的缓冲器装置是共用的，这种转发是在上述令牌信号传送到上述组的另一个缓冲器装置之前进行的。

这样，与同一个信号输出端有关的所有输出缓冲器装置顺序排空，使得上述信息单元丢失的危险减少了。

本发明还有另一个特征是，每个上述令牌环包括检测该相关组的缓冲器装置存储的程度的装置，为了优先性传送上述令牌信号到具有最高存储程度的上述组中的缓冲器装置中。

这更大地减少了读缓冲器装置的溢出即丢失信息单元的危险。

交换部件，如上述已知的交换部件的另一个一般的问题是把一个输入信息单元分配到一个以上的信号输出端，即点对多点传输〔向多点广播（multicast）或广播连接〕是不容易的。当然，那时该输入信息单元必须复制多次，而且为了把每个信息单元传送到相应的目的地信号输出端，这些复制信息单元的信息头必须改变，这就要求附加复杂电路。

本发明还有另一个目的是提供上述已知型式的一种交换部件，但是其中点对多点传输更方便。

根据本发明，这另一个目的达到了，由于每个信号输入端接到有关的缓冲器装置的第二组，经过一条公共输入数据总线和经过一条选择总线来选择上述相关第二组的缓冲器装置，加到上述公共输入数据总线的信息单元必须加载到上述相关的第二组缓冲器装置中。

这样，输入信息单元自动地复制並加载到所有缓冲器装置中，这些缓冲器装置是由选择总线选择的並与参与点对多点传输的各个信号输出端相关的。此外，相同的信息单元，即具有相同的信息头，被传送到不同的信号输出端。

通过下面的一个实施例结合附图进行叙述，本发明的上述目的及其他的目的和特征将更明显而且对该发明本身将会更了解。其中：

图1是根据本发明的一个通信交换部件SE的图解说明;

图2表示一个16×16交换网络模块的图1交换部件应用的例子;

图3详细地表示了图1的一个接收器端口RP（M）。

图1中所示的通信交换单元SE是通信交换网络的一部分，其中多个这样的部件以模块方式互连，后面将介绍一个例子。每个交换部件SE能够交换固定长度的数字信号的信息包或信息单元，它们根据异步转发方式（ATM），以前称为异步时分（ATD）传送的，这是从多个M信号输入端I（1）至I（M）到多个N信号输出O（1）至O（N）的技术，多个M信号输入端是经过各个接收器端口RP（1）至RP（M）连接的，该部件是经过各个总线终端电路BT（1）至BT（N）连接到信号输出端的。接收器端口的结构及其工作情况的说明，假定RP（m）中的m是1与M之间的一个整数，将参考图3在后面进行说明。任何总线终端电路，假定BT（n）中的n是1与N之间的一个整数，执行缓冲功能，而且如果需要的话，给它提供信息单元的並行一串行变换。每个信息单元例如包括35个字节，其中3字节用作信息头，包括2字节或16比特构成虚电路号，5比特用于差错检测与校正，还有3个备用比特，其中剩余的32字节构成一个信息字段。

交换部件SE包括MXN缓冲器装置或安排成矩阵的队列：M行Q（11）至Q（1N）;…;Q（m1）至Q（mN）;…;Q（M1）至Q（MN）和N列Q（11）至Q（M1）;…Q（1n）至Q（Mn）;…;Q（1N）至Q（MN）。这些队列Q（11）至Q（MN）中的每列例如是由先进先出（FIFO）存储器构成的，例如能存储10个35字节的信息单元。M个接收器端口RP（1）/（M）中的每个端口，如RP（m）是接到各自的第m行，这一行包括N队列的组Q（m1）至Q（mN），连接是通过一条相关的8线的公共输入数据总线IB（m）和一条相关的N线的选择总线SB（m），这N线中的每一线与队列的N列的特殊的一列有关N列中的每一列，假定是第n列，包括一个M队列的组Q（1n）至Q（Mn），並通过一条相关的线的公共输出数据总线OB（n）连接到各自的总线终端电路BT（n）。接收器端口RP（m）是与第m行的N队列的组有关，它能够把接收的信息单元，例如在它的信号输入端I（m）的串行方式变换为连续的並行字节，並经过相关的输入数据总线IB（m）把它们加到该第m行的组的N队列的任何一列。一个信息单元必须被加载入的一个或多个队列是通过分别与这些队列所属列的组相关的选择总线SB（m）的各条线选择的。因此，当只选择一列，即一个队列时，可进行点对点传输，而当选择多列，即同一行的多个队列时，可进行点对多点传输，也称为多点输出，在后面将会更清楚。另一方面，当由不同的选择总线选择同一列的几个队列时，可以进行多点对点的传输，也称为集中传输。

通过由令牌线TL（n）构成的优先电路，相同的第n列的组的所有队列Q（1n）至Q（Mn）进一步互连起来，令牌线是连接成一环，其中令牌信号根据后面介绍的一种算法在互连的队列之间传送，並指明该队列具有传输的优先性以及信息单元的数目，这个队列可经过输出数据总线OB（n）传送到相应的总线终端电路BT（n）。

由于该交换部件SE的模块性，所以相同的第m行的所有队列Q（m1）至Q（mN）或相同的第n列的所有的队列Q（1n）至Q（Mn）例如可安排在同一块集成电路芯片上，而且这些芯电或模块可以很容易互连。因此，一个现有的M×N交换网络的信号输入端的数目M只要通过增加队列的行就可以增加。类似的，一个现有的M×N交换网络的信号输出端的数目N可通过增加队列的列就可以增加。对后一种情况的唯一限制是构成选择总线SB的选择线路的数目。当然，如上所述，一行的每一队列是与这条选择总线SB的不同线有关的。

图2中表示了一个16×16交换网络的例子，其中使用多个交换部件SE，每个交换部件包括4×4队列，分在同一芯片上。这个交换网络包括4行的四个这样的交换部件SE（11）至SE（14）;…;SE（41）至SE（44）。图2的左侧表示16个接收器端口RP（1）至RP（16）经过双向总线ADP全部端口都接到处理器PR，並有各自的信号输入端I（1）至I（16）。对于每个接收器端口，输入数据总线和选择总线一起以单条线表示。例如，SB（1）+IB（1）是与接收器端口RP（1）有关。连接到各总线终端电路BT（1）至BT（16）的输出数据总线OB（1）至OB（16）同样也各用单条线表示。每一列的交换部件SE（11）至SE（41）;…;SE（14）至SE（44）经过各自的令牌线TL（1）;…;TL（4）互连。这些令牌线的每条线连成一环，即下部的一个交换部件如SE（41）的令牌线的输出接到上部的一个交换部件如SE（11）的令牌线输入。

根据应用情况，可以用不同的算法来控制令牌线。

最直接了当的一种方法包括把令牌信号依次通过同一列的所有队列：

-当接收该令牌信号时，如果一队列不空，它有优先性把一信息单元传送到相关的输出数据总线並在这信息单元传输期间保持该令牌信号;

-如果该队列是空的，该令牌信号立即传到该列的下一队列，使得没有时间消耗掉。

上述方法的一种变型是决定信息单元的数目，通过由这个队列存储程度决定的优先性可允许传输的信息单元数目。这个方法减少了由队列渗出引起的信息单元丢失的危险。

在另一种解决方案中，令牌环是由一个状态线路环（图中未示出）构成的，状态线路环把同一列的所有队列互连起来並指出具有最大的存储程度的队列。为了减少信息单元丢失的危险，令牌信号按优先性给与这个队列，该队列存储信息单元的最高数目。

图3中详细地表示了接收器端器RP（m）和它的信号输入端I（m），它的输入数据总线IB（m）及其N线选择总线SB（m）。它包括一个同步电路INC，该电路有信号输入端I（m），並通过一条数据总线B1接到复用器M×I的第一输入端，並通过一条控制线L1接到一个控制器CT。如果数据总线如总线B1的内部带宽比输入线的带宽更宽，INC是通过该输入线接到信号输入端I（m），INC也能够进行串行-並行变换，即，如上面所述，当这些信息单元在这个信号输入端I（m）以串行方式被接收时。该复用器M×I的输出经数据总线B2接到单个的信息单元缓冲器SCB，该缓冲器本身与信息头检验与校正电路HC串联被接到路由选择电路RO。该路由选择电路通过一条双向总线B3接到一个复用器/分路器MDC的第一终端。这个复用器/分路器MDC的第二终端经过一条双向总线B4接到一个路由选择表RT，而MDC的第三终端经过一条双向总线B5接到另一个复用器/分路器MDP的第一终端。MDC的复用部分具有由上述第一和第三终端构成的输入端和由上述第二终端构成的一个输出端，而MDC的分路部分具有由第二终端构成的一个输入端和由第一与第三终端构成的输出端。单个信息单元的缓冲器SCB经一条总线B6接到一个分路器D×O的输入端，它的第一输出端接到输入数据总线IB（m），而路由选择电路RO直接接到选择总线SB（m），並经过一条控制线L2控制这个分路器D×O的选择输入。控制器CT经过一条线路CK接收一个时钟信号和从串行-並行变换器与从同步电路INC经线路L1来的及从一个处理器PR（图2中未示出）经一条选择线CS（芯线选择）来的控制信号。这个控制器CT经过各自的选择线L3、L4和L5控制上述复用器M×I和复用器/分路器MDC与MDP的工作。如图2中所示，处理器PR通过一条双向数据与地址总线ADP接到交换网络的所有的接收器端口，ADP接到复用器/分路器MDP的第二终端。MDP有一个第三终端，经总线B7接到一个输入信息单元缓冲器CBI，该缓冲器经过一条总线B8接到复用器M×I的第二输入端。分路器D×O的第二输出经过一条总线B9接到一个输出信息单元缓冲器CBO，这个输出信息单元缓冲器CBO经过一条总线B10接到复用器/分路器MDP的第四终端。MDP的复用部分有上述第一和第四终端构成的输入端和由上述第二终端构成的一个输出端，而MDP的分路部分有由这个第二终端构成的一个输入端和由第一与第三终端构成的输出端。

以串行方式加到串行-並行变换器与同步电路INC的信息单元被变换为例如8个並行比特的组，然后经过复用器M×I传送並锁存在单个信息单元缓冲器SCB中。当由串行-並行变换器与同步电路INC检测到来的信息单元同步差错时，经过线路L1把一个信号发送到该控制器CT，该控制器能够执行适当的动作。当一个信息单元被存在SCB中时，其信息头被送到信息头检验与校正电路HC以检测其有效性並用于校正某些类型可校正的差错。这个信息头然后经过复用器/分路器MDC传送到路由选择表RT，路由选择表包括一个表，信息单元的信息头和有关的路由选择信息存储在该表中。在路由选择表RT中，来的信息头起着这个表的指示字的作用，並被翻译为一个出的信息头，它又与路由选择信息一起返回到路由选择电路RO。出的信息头直接被传送到单个信息单元缓冲器SCB，它代替来的信息头，更新的信息单元然后经过分路器DXO在输入数据总线IB（m）上传送。同时，路由选择信息例如是由N比特的二进制字构成的，就被传送到路由选择电路RO，该电路把该信息以每线一比特输入到N线选择总线SB（m），並在同时起动分路器DXO的选择线L2，分路器接着选择它的第一输出。选择总线SB的每条线是接到一个特殊的队列，在这条线上传送的比特值表明用于接收该单元然后在输入数据总线IB（m）的相应队列是选到了（比特＝1）或没有选到（比特＝0）。

路由选择表的内容可以通过处理器PR更新，该处理器经过总线ADP，B5和B4以及复用器/分路器MDP与MDC直接存取路由选择表。另外，处理器PR可以在输入数据总线IB（m）上发送一个信息单元或经过信号输入端I（m）接收一个信息单元，下面将说明。在由处理器PR把一个信息单元发送到输入数据总线IB（m）的情况下，这个信息单元由PR经过总线ADP，复用器/分路器MDP和总线B7加载入输入信息单元缓冲器CBI。一旦在总线B1上不再通过並行-串行变换器与同步电路INC传送信息单元时，存储在输入信息单元缓冲器CBI中的信息单元就经过总线B8与B2和复用器M×I传送到单个信息单元缓冲器SCB。这个信息单元从那里沿着与从输入端I（m）来的信息单元相同的路由传送。另一方面，指定给处理器PR的信息单元沿着与到输入数据总线IB（m）相同的路由传送，但是在分路器D×O中，它是经过总线B9发送到输出信息单元缓冲器CBO。这个信息单元从输出信息单元缓冲器CBO经过复用器/分路器MDP和总线B10与AOP被传送到该处理器PR。

信息单元的点对多点的传输通过该交换部件SE及其有关的接收器端口RP（1）至RP（M）的结构是很方便的。特别是，与交换部件相反，其中点对多点传输只有通过对被传送信息单元的复制和改变这些复制信息单元的信息头以访问相应的信号输出端才可能，现用的部件SE是一种不同的方式工作的。当然，信息单元的信息头在这里不是直接用于访问信号输出端，以致于对参与多点传输的每个信号输出端来说，这个信息头不需要改变。相反，在这个交换部件SE中，正确的信号输出端O（1）至O（M）只通过选择总线SB的各自有关的线路选择。当选择了有关的信号输出端，这些线路启动了（比特＝1），反之则不启动。因此，在输入数据总线IB（m）上通过接收器端口RP（m）传送的每个信息单元被复制到所有的选择的队列Q（mI）/（mN）中，並从这里到所有选择的信号输出端O（1）/（N）。

当在上面结合具体的装置说明了本发明的原理时，已清楚地了解了这个说明只是通过例子进行的，而且不是对本发明的范围的一个限制。

Claims (17)

1、具有缓冲器装置[Q(11)至Q(MN)]的通信交换部件(SE)，同多个信号输入端[I(1)至I(M)]和多个信号输出端[O(1)至O(N)]相连，其特征在于：任何预定的信号输入端[I(1)/(M)]与信号输出端[O(1)/(N)]的端对之间的连接是使用固定的专用于上述端对的特殊的缓冲器装置[Q(11)/(MN)]进行的。

2、根据权利要求1的通信交换部件，其特征在于：从上述任何信号输入端〔I（1）至I（M）〕经过上述专用缓冲器装置〔Q（11）至Q（MN）〕传送到上述任何信号输出端〔O（1）至O（N）〕的信号是数字信号，该信号以信息单元分组，具有信息头指出其目的地信号输出端。

3、根据权利要求2的通信交换部件，其特征在于：它包括多个优先电路〔TL（1）至TL（N）〕，每个优先电路〔TL（n）〕连接各自有关的（第n个）组的缓冲器装置〔Q（1n）至Q（Mn）〕，並允许从上述有关组的缓冲器装置〔Q（1n）至Q（Mn）〕每次进行一个上述转发。

4、根据权利要求3的通信交换部件，其特征在于：上述每一组（第n组）的缓冲器装置〔Q（1n）至Q（Mn）〕接到一个特殊的信号输出端〔O（n）〕。

5、根据权利要求3的通信交换部件，其特征在于：上述优先电路〔TL（1）至TL（N）〕的每个电路〔TL（n）〕是由一个令牌环构成的，指明令牌信号的优先性依次传送到相关组（第n组）的缓冲器装置〔Q（1n）至Q（Mn）〕，以允许接收上述令牌信号的那个缓冲器装置至少转发一个信息单元到相关的信号输出端〔O（n）〕，该输出端对上述组的缓冲器装置是公用的，上述转发是在上述令牌信号传送到上述组的另一个缓冲器装置之前进行的。

6、根据权利要求5的通信交换部件，其特征在于：上述令牌环〔TL（1）至TL（N）〕的每环〔TL（n）〕包括检测有关组（第n组）的缓冲器装置〔Q（1n）至Q（Mn）〕的存储程度的装置，为了以优先性传送上述令牌信号到具有最高存储程度的上述组的缓冲器装置中。

7、根据权利要求2的通信交换部件，其特征在于：每个信号输入端〔I（m）〕经过一条公共输入数据总线〔IB（m）〕接到缓冲器装置〔Q（m1）至Q（mN）〕的相关的第二组（第m组），並经过一条选择总线〔SB（m）〕选择上述相关的第二组的缓冲器装置，输入到上述公共输入数据总线的一个信息单元必须加载入该缓冲器装置。

8、根据权利要求3和7的通信交换部件，其特征在于：上述第二组（第m组）的每个缓冲器装置〔Q（m1）至Q（mN）〕还形成上述先提到的组的特殊的一个缓冲器装置的一部分。

9、根据权利要求3和7的通信交换部件，其特征在于：缓冲器装置的上述第一组〔Q（1n）至Q（Mn）〕和第二组〔Q（m1）至Q（mN）〕安排成一个矩阵，包括许多个（M×N）缓冲器装置〔Q（11）至Q（MN）〕，其个数等于信号输入端〔I（1）至I（M）〕的数目（M）和信号输出端〔O（1）至O（N）〕的数目（N）的乘积，上述数目中至少有一个是大于2。

10、根据权利要求7的通信交换部件，其特征在于：它还包括多个接收器装置〔RP（1）至RP（M）〕，每个装置〔RP（m）〕把各自的信号输入端〔I（m）〕接到它相关的公共输入数据总线〔IB（m）〕和选择总线〔SB（m）〕，上述接收器装置能够把在上述信号输入端收到的上述信息单元转发到上述公共输入数据总线，並给上述选择总线加上一个信号，用来选择上述相关的第二组（第m组）的上述缓冲器装置〔Q（m1）至Q（mN）〕中的至少一个缓冲器装置。

11、根据权利要求10的通信交换部件，其特征在于：上述接收器装置〔RP（1）至RP（M）〕包括交换装置（INC;图3）。在把接收的信息单元传送到相应的输入数据总线〔IB（1）至IB（M）〕之前，把在串行输入端〔I（1）至I（m）〕收到的串行形式的信息单元变换为並行信号。

12、根据权利要求10的通信交换部件，其特征在于：上述接收器装置〔RP（1）至RP（m）〕的每个装置包括信息单元缓冲器装置（SCB;图3），用来从上述信号输入端〔I（m）〕接收带有其信息头的信息单元，並且接到一个路由选择表（RT;图3），该表能在上述接收的信息头的功能中提供一个新的信息头，新的信息头将代替上述接收的信息头，然后，具有上述新的信息头的上述信息单元由上述信息单元缓冲器装置传送到上述输入数据总线〔IB（m）〕。

13、根据权利要求12的通信交换部件，其特征在于：上述接收器装置〔RP（1）至RP（M）〕的路由选择表（RT）被接（ADP，B5，B4;图3）到公共处理器装置（PR;图2），公共处理器装置能够更新上述路由选择表的工作。

14、根据权利要求13的通信交换部件，其特征在于：上述公共处理器装置（PR）接到上述接收器装置〔RP（1）至RP（M）〕的信息单元缓冲器装置（SCB），为了从上述公共处理器装置发送信息单元並预定到相应的输入数据总线〔IB（1）至IB（M）〕。

15、根据权利要求13的通信交换部件，其特征在于：上述接收器装置〔RP（1）至RP（M）〕的信息单元缓冲器装置（SCB）接到上述公共处理器装置（PR）用来发送从相应的信号输入端〔I（1）至I（M）〕收到的信息单元。

16、根据权利要求2的通信交换部件，其特征在于：上述缓冲器装置〔Q（11）至Q（MN）〕的每个装置能够存储多个上述信息单元。

17、根据权利要求1的通信交换部件，其特征在于：上述缓冲器装置〔Q（1n）至Q（Mn）〕是由先进先出（FIFO）存储器构成的。

Images