CN103914418B - 处理器模块、微型服务器以及使用处理器模块的方法 - Google Patents
处理器模块、微型服务器以及使用处理器模块的方法 Download PDFInfo
- Publication number
- CN103914418B CN103914418B CN201410003211.0A CN201410003211A CN103914418B CN 103914418 B CN103914418 B CN 103914418B CN 201410003211 A CN201410003211 A CN 201410003211A CN 103914418 B CN103914418 B CN 103914418B
- Authority
- CN
- China
- Prior art keywords
- processor module
- cpu
- interface bus
- module
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 25
- 238000003860 storage Methods 0.000 claims abstract description 46
- 238000012545 processing Methods 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims description 21
- 238000006243 chemical reaction Methods 0.000 claims description 6
- 230000002093 peripheral effect Effects 0.000 claims description 4
- 230000008569 process Effects 0.000 claims description 3
- 238000013461 design Methods 0.000 description 32
- 238000010586 diagram Methods 0.000 description 12
- 230000015654 memory Effects 0.000 description 10
- 238000005516 engineering process Methods 0.000 description 7
- 230000008859 change Effects 0.000 description 5
- 238000004891 communication Methods 0.000 description 5
- 230000006870 function Effects 0.000 description 5
- 238000010276 construction Methods 0.000 description 3
- 238000005520 cutting process Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 238000009434 installation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 235000013399 edible fruits Nutrition 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
- Stored Programmes (AREA)
Abstract
一种处理器模块包括:至少一个存储设备;使用预设接口的至少一个中央处理单元(CPU);以及模块控制器,中继基板上形成的公共接口总线与CPU使用的接口之间的连接。
Description
相关申请的交叉参考
本申请基于35U.S.C.§119要求分别在2013年1月7日和2013年12月2日在韩国知识产权局递交的韩国申请No.10-2013-0001768和No.10-2013-0148406的优先权,其全部公开内容通过引用合并于此。
技术领域
本发明总构思总体上涉及提供处理器模块、微型服务器和使用处理器模块的方法,更具体地涉及提供一种使得多个不同类型的处理器模块能够在服务器系统中彼此混合使用的处理器模块、服务器系统和使用处理器模块的方法。
背景技术
高速互联网和内联网技术的最新进步已经引起了高速处理大量数据的服务器技术的新发展。因此,已经开发了架式安装(rack-mount)群集服务器技术。然而,架式安装群集服务器具有大体积和大量功耗,并且通过线缆将处理器模块彼此连接,这限制了系统的扩展。
处理器模块是指开发用于解决上述问题的服务器,即,瘦模块化扩展服务器,其插入到微型服务器系统的主体中进行操作,而无需水平地堆积架式服务器(例如,架式安装服务器)上。在将大量服务器插入并安装在狭窄空间中的情况下,处理器模块也被称作高密度服务器,包括服务器的核心元件,例如,一个或多个中央处理单元(CPU)、存储器单元、操作系统(OS)等,并且由来自主体的电力、输入和输出、从属设备以及各种类型的控制功能支持,以作为服务器进行操作。
然而,传统接口设计为仅使用一个微型服务器中安装的相同类型的处理器模块,即,仅使用其中安装有相同类型CPU的处理器模块。因此,要安装附加微型服务器来使用其中安装有不同类型CPU的处理器模块。
发明内容
本发明总构思提供了一种使得多种类型的处理器模块能够在一个微型服务器中使用的处理器模块、微型服务器和使用该处理器模块的方法。
本发明总构思的附加特征和使用在随后的描述中部分地提出,并且根据该描述部分地变得显而易见,或者可以通过实践发明总构思而得以学习。
本发明总构思的上述和/或其他特征通过提供一种可安装在微型服务器的基板上的处理器模块来实现。该处理器模块可以包括:至少一个存储设备;使用预设接口的至少一个中央处理单元(CPU);以及模块控制器,中继(relay)基板上形成的公共接口总线与CPU使用的接口之间的连接。
模块控制器可以转换通过公共接口总线接收到的信号,使得该信号对应于预设接口,并且转换从CPU接收到的信号,使得该信号对应于公共接口总线。公共接口总线可以是将基板上形成的主控制器共同地连接至多个不同类型处理器模块的接口总线。
模块控制器可以包括:公共控制接口,连接至公共接口总线,以接收并发送包括控制命令和数据中的至少一个在内的信号;控制器,转换通过公共接口总线接收到的信号,使得该信号对应于预设接口,并且转换从CPU接收到的信号,使得该信号对应于公共接口总线;以及模块接口,连接至CPU和存储设备,以接收并发送与预设接口相对应的信号。
公共接口总线可以是支持互集成电路(i2c)接口和外围组件互连(PCI)快速接口中的至少一个的接口总线。
处理器模块可以根据CPU的控制执行预定计算,并且还可以包括向CPU提供计算结果的DSP和/或图形用户接口(GPU)。
根据示例实施例的另一方面,提供了一种微型服务器,包括:主控制器;基板,其上安装有主控制器;公共接口总线,形成在基板上;以及多个不同类型处理器模块,安装在基板上以通过公共接口总线与主控制器连接。多个处理器模块可以包括:模块控制器,中继公共接口总线与处理器模块中安装的CPU使用的接口之间的连接。
模块控制器可以转换通过公共接口总线接收到的信号,使得该信号对应于上述接口,并且转换从CPU接收到的信号,使得该信号对应于公共接口总线。
公共接口总线可以是支持i2c接口和PCI快速接口中的至少一个的接口总线。
多个处理器模块可以设计为使得连接管脚的插槽(slot)和形式(form)等同。
主控制器可以从多个处理器模块接收状态信息。
状态信息可以包括处理器模块的CPU类型、CPU数目、引导加载器信息中的至少一个。主控制器可以向管理服务器发送状态信息。
微型服务器还可以包括:开关模式电源(SMPS),选择性地向微型服务器的元件供电。主控制器可以控制SMPS使用状态信息来计算处理器模块的使用电压和功耗并根据处理器模块的使用电压和功耗来供电。
微型服务器还可以包括:输入/输出(I/O)设备,包括与外部设备接收和发送数据的至少一个I/O卡;以及切换设备,选择性地将I/O设备连接至多个处理器模块。
切换设备可以包括:PCI快速切换电路,选择性地调整多个处理器模块与至少一个I/O卡之间的连接关系。
主控制器可以从管理服务器接收控制命令,以控制多个处理器模块。
如果从管理服务器接收到睡眠模式命令,则主控制器可以控制切断未使用的多个处理器模块的电力,并且降低使用中的处理器模块的CPU速度。
同时,多个处理器模块中的至少一个可以根据CPU的控制来执行预定计算,并且还可以包括:向CPU提供计算结果的DSP和/或GPU。
公共接口总线可以连接至包括至少一个存储设备的存储系统,并且中继多个处理器模块中的每一个与存储系统之间的连接。
根据示例实施例的另一方面,提供了一种使用微型服务器的处理器模块的方法,微型服务器包括:基板,其上安装有主控制器;公共接口总线,形成在基板上;以及处理器模块,安装在基板上以连接至公共接口总线。该方法可以包括:如果处理器模块的模块控制器通过在基板上形成的公共接口总线接收到第一信号,则转换第一信号,使得第一信号对应于处理器模块中安装的CPU所使用的接口,并且向CPU发送经转换的第一信号;并且如果CPU输出第二信号,则通过模块控制器转换第二信号,使得第二信号对应于公共接口总线,并且通过公共接口总线从模块控制器向主控制器发送经转换的第二信号。
公共接口总线可以是支持i2c接口和PCI快速接口中的至少一个的接口总线。
根据示例实施例的另一方面,提供了一种执行所述方法的非暂时性计算机可读记录介质。
附图说明
参照附图,通过描述特定示例实施例,以上和/或其他方面变得显而易见。
根据以下结合附图的实施例描述,本发明总构思的这些和/或其他特征和使用变得显而易见并且更容易认识,在附图中:
图1是示出了根据本发明总构思示例实施例的微型服务器的结构的框图;
图2至7是示出了根据本发明总构思示例实施例的处理器模块的结构的框图;
图8是示出了根据本发明总构思示例实施例的输入/输出(I/O)虚拟化操作的框图;
图9是示出了根据本发明总构思示例实施例的处理器模块的模块控制器的详细结构的框图;
图10是示出了根据本发明总构思示例实施例的微型服务器的结构的框图;
图11是示出了根据本发明总构思示例实施例的处理器模块的外观的视图;
图12是示出了根据本发明总构思示例实施例的微型服务器与管理服务器之间的关系的框图;
图13是示出了根据本发明总构思示例实施例的管理服务器中控制微型服务器的操作的视图;
图14是示出了根据本发明总构思各个示例实施例的包括开关模式电源(SMPS)部件的微型服务器的结构的框图;
图15是示出了根据本发明总构思示例实施例的控制微型服务器的处理器模块的操作的流程图;
图16是示出了根据本发明总构思示例实施例的微型服务器的省电模式操作的流程图;以及
图17是示出了根据本发明总构思示例实施例的使用处理器模块的方法的流程图。
具体实施方式
现在详细参照本发明总构思的示例实施例,在附图中示出了本发明总构思示例实施例的示例,其中,贯穿附图类似的附图标记是指类似的元件。以下在参照附图的同时描述实施例来说明本发明总构思。
在以下描述中,相同附图标记用于甚至不同附图中的相同元件。提供描述中定义的内容(例如,详细结构和元件)来辅助全面理解示例实施例。因此,清楚地,示例实施例可以在没有那些具体定义的内容的情况下执行示例实施例。同样,由于公知功能或结构会以不必要的细节模糊示例实施例,因此不对其进行详细描述。
图1是示出了根据本发明总构思示例实施例的微型服务器100(或服务器系统)的结构的框图。
参照图1,微型服务器100包括输入/输出(I/O)设备110、主控制器120、公共接口总线130、切换设备140、以及多个处理器模块200。
I/O设备110包括用于向微型服务器100外部的外部设备400发送数据的至少一个I/O卡。I/O卡可以包括以太网卡110-1、光纤信道卡110-2等,但不限于此。
I/O设备110可以从外部设备、外部网络等接收或向外部设备、外部网络等发送数据,但不限于此。
可以通过外围组件互连(PCI)快速接口从多个处理器模块200接收并且向多个处理器模块200发送数据,并且切换设备140可以控制到处理器模块200的连接。稍后详细描述切换设备140。
主控制器120控制微型服务器100内的组件。
具体地,主控制器120控制切换设备140使用公共接口总线130向处理器模块200发送从I/O设备110接收到的数据。主控制器120还使用公共接口总线130向处理器模块200发送从管理服务器300接收到的控制命令。
主控制器120控制微型服务器100中安装的处理器模块200,以形成专门包括web服务器、文件传输协议(FTP)服务器、邮件服务器、数据库(DB)服务器等的系统。例如,如果主控制器120用作许多用户同时访问的web服务器,则主控制器120允许将处理器模块用于访问网页,或者使用通过高速互联网连接网络连接的web高速缓存处理器模块,以便更快速地处理用户的访问。
主控制器120从微型服务器100中安装的处理器模块200接收状态信息。
处理器模块120的状态信息可以包括:处理器模块200的CPU类型、CPU数目以及引导加载器信息中的至少一个。
主控制器120向管理服务器300发送接收到的状态信息。在这种情况下,管理服务器300使用处理器模块200的状态信息来向管理员或用户显示微型服务器100的状态,并且从多种类型的处理器模块200之中选择适当的处理器模块200以分配资源。
公共接口总线130是允许微型服务器100的元件彼此接口连接的接口设备。微型服务器100的元件彼此并行接口连接,以在主控制器120的控制下执行双向通信或半双工通信。具体地,公共接口总线130包括用于将控制命令信号彼此连接的接口总线130-1以及用于将数据信号彼此连接的接口总线130-2。
公共接口总线130可以支持互集成电路(i2c)接口和PCI快速接口中的至少一个。根据本发明总构思示例实施例,用于将控制命令信号彼此连接的接口总线130-1可以实现为i2c接口总线,用于将数据信号彼此连接的接口总线130-2可以组合以形成PCI快速接口总线。
i2c接口总线是指开发以允许CPU与低速外围设备之间的通信的总线标准。此外,i2c接口总线使用两股线,因此也被称作双线接口(TWI)。i2c接口总线是一种同步通信方法,其包括时钟信号和数据信号以实现与主设备的双向通信,而与从设备数目无关。此外,一条总线可以包括两个或更多个主设备,并且甚至在i2c接口总线操作时也可以添加和/或去除从设备。
根据本发明总构思示例实施例的微型服务器100可以在主控制器120的控制下通过公共接口总线130的i2c接口总线向处理器模块200发送控制命令。
PCI快速接口总线是指保持与传统PCI并行接口总线的软件可兼容性、并且具有引起设备之间的高速输入和输出的改进串行结构的局部总线标准。PCI快速接口总线可以处理大量数据。因此,根据本发明总构思示例实施例的微型服务器100可以在主控制器120的控制下,通过公共接口总线130的PCI快速接口总线向处理器模块200发送数据。
具体地,可以通过PCI快速接口总线向切换设备140所选择的处理器模块200发送从I/O设备110接收到的数据。切换设备140可以在主控制器120的控制下选择数据要发送至的处理器模块200。
如上所述,本发明总构思的微型服务器100设计为预设的公共接口总线,而与微型服务器100中安装的处理器模块200的类型无关。稍后连同处理器模块200的描述一起详细描述处理器模块200的类型。
切换设备140选择性地将多个处理器模块200连接至I/O设备110。具体地,在主控制器120的控制下,切换设备140选择多个模块200之一,并且将所选处理器模块200连接至I/O设备110,以向所选处理器模块200发送从I/O设备110接收到的数据。
切换设备140可以包括PCI快速切换电路(或者互相识别布置(MRA)_PCIe切换器),以选择性地调整多个处理器模块200与至少一个I/O卡之间的连接关系。
切换设备140可以包括I/O虚拟化技术。I/O虚拟化技术是指允许在若干处理器模块(或CPU板)中同时使用一个I/O卡的技术。
切换设备140可以调整处理器模块200与I/O设备110之间的连接结构,而无需改变I/O设备110和处理器模块200的物理位置。
处理器模块200通过公共接口总线130连接至主控制器120。具体地,处理器模块200包括用于对公共接口总线130与处理器模块200中安装的CPU所使用的接口之间的连接进行中继的模块控制器。稍后参照图2详细描述处理器模块200。
如上所述,处理器模块200是指可以安装在微型服务器100中的高密度服务器。大量处理器模块可以插入并安装在狭窄空间的微型服务器100内,并且可以包括服务器的核心元件,例如一个或多个CPU、存储设备、OS等。处理器模块200由来自微型服务器100的电力、输入和输出、以及多种类型的控制功能支持,以作为服务器操作。
根据本发明总构思的微型服务器通过公共接口总线130支持不同类型的处理器模块200。可以将不同类型的处理器模块200安装在一个微型服务器中,以提高微型服务器100的可用性。
例如,如果需要具有高性能的微型服务器,则可以安装包括高性能CPU的大量处理模块200。如果需要具有低功率的微型服务器100,则可以安装包括低功率CPU的大量处理器模块200。因此,可以使微型服务器100的可用性最大化。
根据处理器模块200中安装的CPU的类型来定义处理器模块200的类型。
例如,可以将包括Intel(R)型CPU的处理器模块定义为Intel型处理器模块,并且可以将包括ARM(R)型CPU的处理器模块定义为异步响应模式(ARM)型处理器模块。通常,ARM型处理器模块专用于低功率,并且Intel型处理器模块专用于高性能。因此,如果用户期望使用具有高性能的微型服务器100,则用户可以安装并使用大量Intel型处理器模块。如果用户期望使用具有低功率的微型服务器100,则用户可以安装并使用大量ARM型处理器模块。
因此,可以根据用户的选择在一个微型服务器100中安装包括高性能CPU的处理器模块和包括低功率CPU的处理器模块二者。
现在参照附图2至7详细描述处理器模块200的详细结构。
图2至7是示出了根据本发明总构思示例实施例的多个处理器模块200的结构的框图。
参照图2,处理器模块200包括模块控制器210、CPU200和存储设备230。处理器模块200可以安装在微型服务器100的基板上。
模块控制器210连接至公共接口总线130,以中继公共接口总线130和处理器模块200的CPU220所使用的接口之间的连接。具体地,处理器模块200设计为与CPU220相对应的接口。因此,为了与微型服务器100的公共接口总线130通信,模块控制器210可以根据与CPU220相对应的接口协议来转换控制命令和数据。
模块控制器210连接至CPU220的总线接口单元(BIU),以接收并发送控制命令和数据。
例如,如果处理器模块200的CPU220是Intel(R)型,则模块控制器210通过i2c接口总线130-1从微型服务器100的主控制器120接收控制命令,将控制命令转换成具有与Intel(R)型CPU200相对应的标准的接口,并且向CPU220和存储设备230提供该接口。模块控制器210通过PCI快速接口总线130-2从I/O设备110接收数据,根据与转换控制命令相同的方法来转换该数据,并且向CPU220和存储设备230提供经转换的数据。
模块控制器210包括用于控制处理器模块220的CPU220的固件,以控制处理器模块200的元件。
CPU220是处理器模块200的CPU,对控制命令进行解译并且执行算术和逻辑运算或处理数据。CPU220包括BIU来与外部设备通信。
CPU220的架构可以根据制造商而变化。架构可以根据基本结构、设计方法、CPU220的制造工艺、时钟速度、核心数目、高速缓存容量、BIU等而变化,但不限于此。因此,基于根据制造商而变化的CPU220架构来定义和使用接口标准,并因此在处理器模块220内不一起使用另一制造商的CPU220。
例如,如图3所示,多个CPU220-1和220-2可以安装在一个处理器模块200中。然而,由于处理器模块200内的接口设计为是统一的,因此多个CPU220-1和220-2可以是相同制造商设计的相同类型的CPU。
这样,多个CPU220-1和220-2可以在一个模块控制器210的控制下分别操作独立的OS。
如果如图4所示包括模块控制器210,则微型服务器100可以通过使用公共接口总线130,根据统一接口标准连接至包括不同类型CPU的处理器模块200。
例如,参照图4,第一处理器模块200-1经由微型服务器100的公共接口总线130连接至具有与第一处理器模块200-1不同的类型的第二处理器模块200-2。具体地,第一CPU220-1安装在第一处理器模块200-1中,具有与第一CPU220-1不同的类型的第二CPU220-2安装在第二处理器模块200-2中。因此,第一模块控制器210-1转换从公共接口总线130发送的控制命令和数据,使得控制命令和数据适当地响应于与第一CPU220-1相对应的接口标准,并且向第一CPU220-1和第一存储设备230-1提供经转换的控制命令和数据。第二模块控制器210-2转换从公共接口总线130发送的控制命令和数据,使得控制命令和数据适当地响应于与第二CPU220-2相对应的接口标准,并且向第二CPU220-2和第二存储设备230-2提供经转换的控制命令和数据。
相应地,上述不同类型的第一和第二处理器模块200-1和200-2可以安装在包括公共接口总线130的微型服务器100中,以作为服务器操作。
同时,尽管描述了处理器模块200缺省地包括模块控制器210、CPU220和存储设备230,但是在实现时存储设备230可以安装在外部设备中,并且处理器模块200可以设计为还包括多种类型的设备,以优化用于具体用途。例如,DSP或GPU是适合于处理针对具体用途的素材的设备,并且可以通过连接至对操作进行指示的CPU而操作,而不是自主进行操作。相应地,当需要针对具体操作优化处理器模块200时,能够通过将CPU、DSP和GPU相结合来实现处理器模块,以适合使用。通过参照图5和图6描述该示例。
作为示例,参照图5,处理器模块200”包括模块控制器210、CPU220、和多个DSP240-1、240-2和240-3。具体地,多个DSP240-1、240-2和240-3可以根据CPU220的控制来执行预定计算,并且可以向CPU220提供计算结果。同时,尽管本示例示出了处理器模块200”包括三个DSP,但是显而易见地,在实现时处理器模块220”可以包括一个DSP、两个DPS或四个或更多个DSP。
此外,参照图6,处理器模块220”’包括模块控制器210、CPU220和多个GPU250-1和250-2。具体地,多个GPU250-1和250-2可以根据CPU220的控制执行预定计算,并且可以向CPU220提供计算结果。同时,尽管该示例示出了处理器模块200”’包括三个GPU,则显而易见地,在实现时处理器模块200”’可以包括一个GPU或三个或更多个GPU。
此外,图5和图6示出了处理器模块仅包括DSP或者仅包括GPU,但是在实现时单个处理器模块可以包括DSP和GPU二者。
上述处理器模块是其中嵌入了所有存储设备的模块类型,并且CPU220只能访问其自身处理器模块中嵌入的存储设备230。此外,为了CPU220访问其他处理器模块中嵌入的存储设备,需要支持在处理器模块中执行的操作系统。为了解决这样的问题,存储设备可以连接至与多种类型的处理器模块可连接的I/O板,使得多个处理器模块可以共享单个存储单元。
参照图7,处理器模块200”’包括模块控制器210、CPU220和存储器260。具体地,参照图7,与上述示例实施例不同,处理器模块200”’不包括存储设备。即,根据本示例实施例的处理器模块200”’通过使用置于处理器模块外部的存储设备来操作。同时,尽管描述了存储设备置于微型服务器100内部,但是在实现时存储设备可以置于在微型服务器外部存在的分离设备中。以下参照图10描述该示例。
在上文中,描述了示例中放置的存储器260未置于其他处理器模块200”’中,但是通常存储器元件可以在CPU操作时使用,因此在先前附图中未示出存储器260以便简化附图。
同时,当提供如本发明总构思所述的模块控制器210时,微型服务器100可以通过使用设计的公共接口总线130,经由统一接口标准连接至具有不同类型CPU的处理器模块200。
图8是示出了根据本发明总构思示例实施例的I/O虚拟化操作的框图。如上所述,I/O虚拟化操作是指在若干处理器模块200(或CPU板)中同时使用一个I/O卡的技术。同样,类似于图3,在处理器模块200中可以包括与多个CPU220-1和220-2连接的模块控制器210。
切换设备140可以选择性地将多个处理器模块200连接至I/O设备110。具体地,切换设备140可以选择多个处理器模块200之一,并且将所选处理器模块200连接至I/O设备110,以发送从I/O设备110接收的数据。
切换设备140可以包括PCI快速切换电路(或MRA PCIe切换器)可以通过切换核心配置来选择性地调整多个处理器模块200与多个I/O卡110-1、110-2和110-3中至少一个之间的连接关系。可以通过使用切换设备140实现使得多个处理器模块200能够共享I/O卡的I/O虚拟化技术。
图9是示出了根据本发明总构思示例实施例的处理器模块200的模块控制器210的详细结构的框图。
参照图9,模块控制器210包括公共控制接口211、控制器212、和模块接口213。
公共控制接口211连接至公共接口总线130,以接收和发送包括控制命令和数据中的至少一个在内的信号。向控制器212发送公共控制接口211所接收的信号。
控制器212转换通过公共控制接口211接收到的信号,使得该信号对应于处理器模块200的预定接口。控制器212可以将从CPU220接收到的信号转换成与公共接口总线130相对应的信号。
预定接口可以是与处理器模块200的BIU相对应的接口,并且可以根据CPU220的类型来确定。
控制器212驱动用于控制处理器模块200的CPU220的固件,并且控制处理器模块200的组件。
模块接口213连接至CPU220和存储设备230,以接收和发送与预定接口相对应的信号。换言之,模块接口213连接至处理器模块200的BIU,以向CPU220和存储设备230发送信号。
图10是示出了根据本发明总构思示例实施例的微型服务器的结构的框图。
参照图10,微型服务器100是使用多个处理器模块200-1和200-2向其他计算机提供服务的计算机系统,并且包括用于将多个处理器模块连接至外部I/O设备的公共接口总线130。此外,微型服务器100使用上述公共接口总线130与存储系统400交换数据。
存储系统400包括多个存储介质,并且可以向微型服务器100提供多个存储介质中存储的数据,或者可以将微型服务器100提供的数据存储在存储介质中。
具体地,存储系统400包括多个存储介质410-1、410-2和410-3,并且包括与微型服务器100通信的I/O控制器(未示出)。I/O控制器可以通过微型服务器100的公共接口方案(例如,PCI快速)连接至微型服务器100。
同时,在描述图10时,尽管描述了存储系统400是与微型服务器100分离的设备,但是存储系统400可以实现为微型服务器100内的存储设备。
图11是示出了根据本发明总构思示例实施例的理处器模块200的外观的视图。
相应地,图11示出了不同类型的处理器模块200-1和200-2。
参照图11,存储设备230和CPU220置于第一类型处理器模块200-1的前侧,并且多个存储设备230和模块控制器210置于第一类型处理器模块200-1的后侧。
作为存储设备230的元件的硬盘驱动器(HDD)可以安装在处理器模块200-1的前侧。此外,诸如随机存取存储器/只读存储器(RAM/ROM)等存储器可以安装在处理器模块200-1的后侧。
在第二类型的处理器模块200-2中,模块控制器210、CPU220和存储设备230置于第二类型处理器模块200-2的前侧,存储设备230置于处理器模块200-2的后侧。
作为存储设备230的元件的存储器(例如,RAM/ROM)可以安装在处理器模块220-2的前侧,并且诸如HDD等存储器可以安装在处理器模块200-2的后侧。
第一和第二类型处理器模块200-1和200-2的架构可以根据它们CPU的类型而变化。然而,作为与微型服务器100连接的部件的连接管脚700和710的插槽和形式可以分别类似地设计以连接至一个微型服务器100。
上述配置根据微型服务器100的公共接口总线130来确定,并且使得多种类型的处理器模块200-1和200-2能够物理地连接至一个微型服务器100。
图12是示出了根据本发明总构思示例实施例的微型服务器100与管理服务器300之间关系的框图。
管理服务器300是指对包括多个处理器模块200的微型服务器100进行监视和控制的设备。
用户或管理员通过使用管理服务器300监视微型服务器的多个处理器模块200的状态。用户或管理员使用管理服务器300来接收微型服务器100的控制命令。
具体地,管理服务器300与微型服务器100的主控制器120通信,以允许用户设置或选择微型服务器100支持的多个功能,并且显示微型服务器100提供的多种类型信息。这样,监视器和鼠标可以彼此相结合以形成管理服务器,或者管理服务器300可以形成为同时感测输入并产生输出的设备,例如触摸屏。
管理服务器300和微型服务器100可以通过局域网(LAN)和互联网或者通过通用串行总线(USB)端口彼此连接。
管理服务器300可以包括用于存储微型服务器100的多个处理器模块200的状态信息的存储单元。
现在参照图13详细描述全局资源存储设备。
图13是示出了根据本发明总构思示例实施例的管理服务器300中控制微型服务器100的操作的视图。
参照图13,管理服务器300包括全局资源存储设备。全局资源存储设备与多个处理器模块200匹配,以存储多个处理器模块200的状态信息。
具体地,全局资源存储设备可以存储核心架构类型、预留资源、与处理器模块200的使用有关的信息等。状态信息可以是管理员或用户预先输入的信息或者从微型服务器100自动收集的信息。
管理员或用户使用管理服务器控制微型服务器。如果管理员或用户输入新工作,则管理员或用户控制微型服务器从多个处理器模块200选择最适合的处理器模块200,以便执行新工作。
如上所述,用户使用管理服务器300来控制微型服务器100。
图14是示出了根据本发明总构思各个示例实施例的包括开关模式电源(SMPS)150的微型服务器100的结构的框图。
参照图14,微型服务器100还包括SMPS设备150。
SMPS150是指使用开关电路并选择性地向微型服务器100的元件供电的电源设备。
SMPS150根据主控制器120计算的处理器模块200的使用电压和功耗来供电。
具体地,主控制器120接收多个处理器模块200的状态信息,以计算处理器模块120的使用电压和功耗。SMPS150根据处理器模块200的使用电压和功耗,选择性地向处理器模块200供电。
例如,如果包括Intel型CPU的第一类型处理器模块使用5V电压,并且包括ARM型CPU的第二类型处理器模块使用4.5V电压,则主控制器120控制SMPS150从处理器模块200接收包括使用电压信息的状态信息,并且向第一类型处理器模块供应5V电压,并且向第二类型处理器模块供应4.5V电压。
图15是示出了根据本发明总构思示例实施例的控制微型服务器100的处理器模块200的操作的流程图。
参照图15,在操作S1510中微型服务器100接收处理器模块200的状态信息。这里,处理器模块200的状态信息可以包括处理器模块200的CPU类型、CPU数目以及引导加载器信息中的至少一个。
在操作S1520中,微型服务器100根据接收到的状态信息中包括的CPU类型和CPU数目,计算处理器模块200的使用电压和功耗。
在操作S1530中,微型服务器100根据处理器模块200的使用电压和功耗,向处理器模块200供电。
根据上述控制操作,向不同类型的处理器模块200供应适当电力。
图16是示出了根据本发明总构思示例实施例的微型服务器100的睡眠模式操作的流程图。
参照图16,在操作S1610中,将睡眠模式控制命令输入到微型服务器100中。在操作S1620中,微型服务器100确定第一处理器模块是否在使用中。睡眠模式控制命令可以通过管理服务器300输入,或者可以在满足微型服务器100的预设条件的情况下输入。
如果确定第一处理器模块在使用中(S1620:是),则在操作S1630中微型服务器100控制降低第一处理器模块的CPU的时钟速度。
如果确定第一处理器模块不在使用中(S1620:否),在操作S1640中微型服务器100控制切断第一处理器模块的电力,或者向第一处理器模块供应最小电量。
在操作S1250中,微型服务器100确定第一处理器模块是否是最后的处理器模块。如果确定第一处理器模块不是最后的处理器模块(S1250:否),则在操作S1660中微型服务器100使用下个处理器模块来重复上述过程。
微型服务器100根据上述过程执行睡眠模式功能。
图17是示出了根据本发明总构思示例实施例的使用处理器模块的方法的流程图。
参照图17,处理器模块的模块控制器确定是否通过基板上形成公共接口总线已接收到第一信号。如果确定模块控制器已经接收到第一信号(S1710:是),则在操作S1720中模块控制器转换第一信号,使得第一信号对应于处理器模块的CPU使用的接口,并且向CPU发送经转换的第一信号。
在操作S1740中,确定CPU是否输出第二信号。如果确定CPU已输出第二信号(S1730:是),则模块控制器转换第二信号,使得第二信号对应于公共接口总线,并且向主控制器发送经转换的第二信号。
这里,公共接口总线可以是支持i2c接口和PCI快速接口中的至少一个的接口总线。
可以通过具有参照图1描述的结构的微型服务器100和具有参照图2描述的结构的处理器模块200或者通过具有其他结构的微型服务器和处理器模块来执行图17的方法。
如上所述,根据本发明总构思示例实施例的使用包括处理器模块的微型服务器的处理器模块的方法使得能够在一个微型服务器中使用多种类型的处理器模块。
可以将根据多个示例实施例的方法进行编程并且存储在多种类型的存储介质上。因此,根据多个示例实施例的上述方法可以在执行存储介质的多种类型的微型服务器以及处理器模块中实现。
上述使用处理器模块的方法可以实现为包括可以由模块控制器执行的可执行算法在内的程序。该程序可以存储在非暂时性计算机可读介质中,以便提供。
非暂时性计算机可读介质是指并非短时间存储数据的介质(例如,寄存器、高速缓存存储器、存储器等),而是半永久地存储数据并由设备可读。具体地,上述应用或程序可以存储并设置在非暂时性计算机可读介质上,例如,CD、DVD、硬盘、蓝光盘、通用串行总线(USB)、存储卡、ROM等。
上述示例实施例和优点仅是示例并不应视为限制。本教导可以容易地应用于其他类型的设备。同样,对示例实施例的描述意在示意,而不是限制权利要求的范围,并且许多改变、修改和变化对于本领域技术人员是显而易见的。
尽管示出和描述了本发明总构思的多个实施例,然而本领域技术人员将理解,在不脱离由所附权利要求及其等价物限定范围的本发明总体构思的原理和精神的前提下,可以对这些实施例进行改变。
Claims (14)
1.一种可安装在微型服务器的基板上的处理器模块,所述处理器模块包括:
至少一个存储设备;
使用预设接口的至少一个中央处理单元CPU;
模块控制器,中继基板上形成的公共接口总线与CPU使用的预设接口之间的连接;以及
数字信号处理器DSP和/或图形处理单元GPU,根据CPU的控制执行预定计算,并且向CPU提供计算结果。
2.根据权利要求1所述的处理器模块,其中:
模块控制器转换通过公共接口总线接收到的信号,使得该信号对应于预设接口,并且转换从CPU接收到的信号,使得该信号对应于公共接口总线;并且
公共接口总线是将基板上形成的主控制器共同地连接至多个不同类型处理器模块的接口总线。
3.根据权利要求1所述的处理器模块,其中,模块控制器包括:
公共控制接口,连接至公共接口总线,接收并发送包括控制命令和数据中的至少一个在内的信号;
控制器,转换通过公共接口总线接收到的信号,使得该信号对应于预设接口,并且转换从CPU接收到的信号,使得该信号对应于公共接口总线;以及
模块接口,连接至CPU和存储设备,接收并发送与预设接口相对应的信号。
4.根据权利要求1所述的处理器模块,其中,公共接口总线是支持互集成电路i2c接口和外围组件互连PCI快速接口中的至少一个的接口总线。
5.一种微型服务器,包括:
主控制器;
基板,主控制器安装在基板上;
公共接口总线,形成在基板上;以及
多个不同类型的处理器模块,安装在基板上以通过公共接口总线与主控制器连接,
其中,多个处理器模块分别包括:模块控制器,中继公共接口总线与处理器模块中安装的中央处理单元CPU所使用的接口之间的连接,并且
其中,所述多个处理器模块中的至少一个还包括:数字信号处理器DSP和/或图形处理单元GPU,根据CPU的控制执行预定计算,并且向CPU提供计算结果。
6.根据权利要求5所述的微型服务器,其中,模块控制器转换通过公共接口总线接收到的信号,使得该信号对应于所述接口,并且转换从CPU接收到的信号,使得该信号对应于公共接口总线。
7.根据权利要求5所述的微型服务器,其中,公共接口总线是支持i2c接口和PCI快速接口中的至少一个的接口总线。
8.根据权利要求5所述的微型服务器,其中,多个处理器模块设计为使得连接管脚的插槽和形式等同。
9.根据权利要求5所述的微型服务器,其中,主控制器从多个处理器模块接收状态信息。
10.根据权利要求9所述的微型服务器,其中,状态信息包括处理器模块的CPU类型、CPU数目、引导加载器信息中的至少一个,
其中,主控制器向管理服务器发送状态信息。
11.根据权利要求5所述的微型服务器,还包括:
输入/输出I/O设备,包括与外部设备接收和发送数据的至少一个I/O卡;以及
切换设备,选择性地将I/O设备连接至多个处理器模块。
12.根据权利要求11所述的微型服务器,其中,切换设备包括:PCI快速切换电路,选择性地调整多个处理器模块与至少一个I/O卡之间的连接关系。
13.根据权利要求5所述的微型服务器,其中,主控制器从管理服务器接收控制命令,以控制多个处理器模块。
14.一种使用微型服务器的处理器模块的方法,微型服务器包括:基板,其上安装有主控制器;公共接口总线,形成在基板上;以及处理器模块,安装在基板上以连接至公共接口总线,所述方法包括:
如果处理器模块的模块控制器通过在基板上形成的公共接口总线接收到第一信号,则转换第一信号,使得第一信号对应于处理器模块中安装的中央处理单元CPU所使用的接口,并且向CPU发送经转换的第一信号;并且
如果CPU输出第二信号,则通过模块控制器转换第二信号,使得第二信号对应于公共接口总线,并且通过公共接口总线从模块控制器向主控制器发送经转换的第二信号;
其中多个处理器模块中的至少一个还包括:数字信号处理器DSP和/或图形处理单元GPU,用于根据CPU的控制执行预定计算,并且向CPU提供计算结果。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2013-0001768 | 2013-01-07 | ||
KR20130001768 | 2013-01-07 | ||
KR10-2013-0148406 | 2013-12-02 | ||
KR1020130148406A KR102115934B1 (ko) | 2013-01-07 | 2013-12-02 | 프로세서 모듈, 마이크로 서버 및 프로세서 모듈 이용 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103914418A CN103914418A (zh) | 2014-07-09 |
CN103914418B true CN103914418B (zh) | 2018-11-30 |
Family
ID=51040114
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410003211.0A Expired - Fee Related CN103914418B (zh) | 2013-01-07 | 2014-01-03 | 处理器模块、微型服务器以及使用处理器模块的方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9652427B2 (zh) |
CN (1) | CN103914418B (zh) |
WO (1) | WO2014106997A1 (zh) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104980371B (zh) * | 2015-06-09 | 2019-01-11 | 英业达科技有限公司 | 微服务器 |
US9892075B2 (en) * | 2015-12-10 | 2018-02-13 | Cisco Technology, Inc. | Policy driven storage in a microserver computing environment |
CN106326184A (zh) * | 2016-08-23 | 2017-01-11 | 成都卡莱博尔信息技术股份有限公司 | 基于cpu、gpu和dsp的异构计算框架 |
TWI612424B (zh) * | 2016-12-09 | 2018-01-21 | 英業達股份有限公司 | 交換器系統 |
US10666540B2 (en) * | 2017-07-17 | 2020-05-26 | International Business Machines Corporation | Dynamic time-domain reflectometry analysis for field replaceable unit isolation in a running system |
US11100025B2 (en) * | 2018-08-24 | 2021-08-24 | Hamilton Sundstrand Corporation | Selectable system controller for multi-processor computing systems |
TWI670936B (zh) * | 2018-10-22 | 2019-09-01 | 瑞昱半導體股份有限公司 | 介面電路以及控制介面電路內之開關電路的方法 |
TWI705334B (zh) * | 2019-04-22 | 2020-09-21 | 緯創資通股份有限公司 | 擴展系統與伺服器主機及其操作方法 |
CN113051213B (zh) * | 2021-03-02 | 2023-09-22 | 长沙景嘉微电子股份有限公司 | 处理器、数据传输方法、装置和系统 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04168559A (ja) * | 1990-11-01 | 1992-06-16 | Nec Corp | 情報処理装置 |
JP3660658B2 (ja) * | 2002-11-25 | 2005-06-15 | 株式会社日立製作所 | 記憶制御装置の制御方法 |
EP1977635A2 (en) * | 2006-01-13 | 2008-10-08 | Sun Microsystems, Inc. | Modular blade server |
CN100456274C (zh) * | 2006-03-29 | 2009-01-28 | 深圳迈瑞生物医疗电子股份有限公司 | 易于扩展的多cpu系统 |
US8123531B2 (en) * | 2009-09-10 | 2012-02-28 | Kabushiki Kaisha Toshiba | Card holder and broadcast receiving apparatus having card holder |
US8438429B2 (en) * | 2010-12-01 | 2013-05-07 | Hitachi, Ltd. | Storage control apparatus and storage control method |
JP2012146235A (ja) * | 2011-01-14 | 2012-08-02 | Nec Corp | 設置位置情報管理システム、ラック、管理対象機器および設置位置情報管理方法 |
KR101403935B1 (ko) * | 2011-06-24 | 2014-06-09 | 김성한 | 마이크로-서버 클러스터 기반의 적응형 동영상 스트리밍 서버 |
-
2013
- 2013-12-18 WO PCT/KR2013/011776 patent/WO2014106997A1/en active Application Filing
-
2014
- 2014-01-03 CN CN201410003211.0A patent/CN103914418B/zh not_active Expired - Fee Related
- 2014-01-07 US US14/148,962 patent/US9652427B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
CN103914418A (zh) | 2014-07-09 |
US20140195712A1 (en) | 2014-07-10 |
WO2014106997A1 (en) | 2014-07-10 |
US9652427B2 (en) | 2017-05-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103914418B (zh) | 处理器模块、微型服务器以及使用处理器模块的方法 | |
US11615044B2 (en) | Graphics processing unit peer-to-peer arrangements | |
US9331958B2 (en) | Distributed packet switching in a source routed cluster server | |
CN104025063B (zh) | 用于共享网络接口控制器的方法和装置 | |
CN105718408B (zh) | 可热插拔的计算系统、计算机实施方法及系统 | |
US20180213669A1 (en) | Micro data center (mdc) in a box system and method thereof | |
CN104657317B (zh) | 服务器 | |
CN102594602B (zh) | 一种多节点云计算服务器定位管理设计方法 | |
CN103501242B (zh) | 资源管理方法和多节点集群设备 | |
CN109891394A (zh) | 分解式结构交换计算单元 | |
AU2018200158A1 (en) | Method And Apparatus To Manage The Direct Interconnect Switch Wiring And Growth In Computer Networks | |
CN108604456A (zh) | 在存储器插槽中支持多个存储器类型 | |
CN104486130A (zh) | 一种面向云服务器的多接口管理网络架构 | |
US20160154765A1 (en) | Storage node based on pci express interface | |
CN106575283B (zh) | 使用元胞自动机的群集服务器配置 | |
CN104881105B (zh) | 电子装置 | |
CN204833236U (zh) | 一种支持混合式存储的存储系统 | |
CN107211550A (zh) | 用于无线机架管理控制器通信的系统和方法 | |
CN107818062A (zh) | 一种兼容sas、sata和nvme硬盘的硬盘背板及其设计方法 | |
CN108664440A (zh) | 接口服务器和机箱 | |
EP4288869A1 (en) | High density peripheral card chassis | |
CA2985215A1 (en) | Distributed fpga solution for high-performance computing in the cloud | |
CN104219061B (zh) | 请求功耗状态变化的方法及装置 | |
CN102158679A (zh) | 通用数字图像处理系统 | |
Duato et al. | Extending HyperTransport protocol for improved scalability |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20181130 |