多电飞机用电机驱动系统上下电时序管理电路
技术领域
本发明属于电机驱动领域,具体涉及一种多电飞机用电机驱动系统上下电时序管理电路。
背景技术
随着多电飞机的发展需求,电机驱动系统已开始逐渐取代以液压系统广泛用于飞机中,为诸多重要的子系统提供动力,如燃油系统、环控系统、刹车系统和舵机系统等。一般来说,电机驱动系统主要由控制电路和功率电路组成。控制电路主要包含微控芯片、运算放大器、光耦等,该部分产生控制信号对功率电路进行控制。功率电路主要包含功率管驱动芯片和逆变器等,其功能是将高压直流电变换为交流电,驱动电机运行。
通常,在系统上电期间,控制电路中的控制芯片需要经历一定的复位时间,在这一过程中其输出的控制信号状态无法确定;在系统下电期间,控制芯片可能因供电不足而无法正常工作。这两种情况下功率电路均处于失控状态,容易导致逆变器的上下桥臂直通而烧毁,严重威胁系统的可靠性。
因此,为保证多电飞机用电机驱动系统的用电安全,控制电路和驱动电路在上下电时需要实现以下时序:在上电期间,控制电路先上电,功率电路后上电;在下电期间,功率电路先下电,控制电路后下电。采用该时序对系统的供电进行管理,能够有效地避免由于控制电路输出的控制信号状态不确定而导致功率电路误动作的问题,提高系统的可靠性。
目前,国内尚未检索到关于多电飞机用电机驱动系统上下电时序管理的相关专利和文献。公开号为CN103532532A的专利《上下电时序控制电路》和公开号为CN103368750A的专利《一种电源时序电路及供电方法》均属于电源模块的上下电时序管理的技术,并不适用于电机驱动系统中控制电路和功率电路的上下电时序管理。
发明内容
要解决的技术问题
为了避免现有技术的不足之处,本发明提出一种多电飞机用电机驱动系统上下电时序管理电路,可以满足控制电路和驱动电路上电和下电的时序要求,从而能够有效的避免在上电和下电过程中因控制电路输出状态不确定而导致功率电路损坏的问题,为多电飞机用电机驱动系统的稳定可靠运行提供有力的支持。
技术方案
一种多电飞机用电机驱动系统上下电时序管理电路,其特征在于包括包含控制电路供电电源S1、隔离电路供电电源S2、功率电路供电电源S3、第一比较器A1、第二比较器A2、光耦U1、三极管T1、场效应晶体管Q1及偏置电阻和电容;连接关系为:电源S1的正极通过串接电阻R1和电阻R2接至电源S1的地,电阻R1和电阻R2之间的分压接至第一比较器A1的反相端和第二比较器A2的同相端;电源S1的正极通过串接电阻R3和电阻R4接至电源S1的地,电阻R3和电阻R4之间的分压接至第一比较器A1的同相端,电解电容C1与电阻R4并联;电源S1的正极接至二极管D1的阳极,并通过串联的电阻R5和电阻R6接至电源S1的地,电阻R5和电阻R6之间的分压接至第二比较器A2的反相端,二极管D1的阴极还与电解电容C2的正极相接,电解电容C2的负极接至电源S1的地;第一比较器A1和第二比较器A2的输出端与光耦U1的阴极相连接,光耦U1的阳极通过电阻R7接至电源S1的正极,光耦U1的集电极通过电阻R8接至电源S2的正极,光耦U1的发射极接至电源S2的地;光耦U1的集电极接至三极管T1的基极,三极管T1的发射极接至电源S2的地,三极管T1的集电极通过电阻R9接至场效应晶体管Q1的栅极;电阻R10并联在场效应晶体管Q1的栅极和场效应晶体管Q1的源极;场效应晶体管Q1的源极接功率电源S3的正极,Q1的漏极为电路的输出端,场效应晶体管Q1的开通和关断决定着功率电路的上电和下电;所述电源S1与电源S2不共地,电源S2与电源S3共地。
输入与输出信号的关系为:
ui为电源S1的输入电压,v1为R2上的电压,v2为C1两端的电压,v3为C2两端的电压,vD为二极管D1的压降,vgs为场效应晶体管栅极和源极之间的电压,vout为输出电压,R1、R2、R3、R4、R5和R6为各电阻的阻值,C1为电容的容值。
所述三极管T1采用NPN三极管。
所述效应晶体管Q1采用P沟道场效应晶体管。
有益效果
本发明提出的一种多电飞机用电机驱动系统上下电时序管理电路,能够确保在上电期间,控制电路先上电,功率电路后上电;在下电期间,功率电路先下电,控制电路后下电。有效地避免了在上电和下电过程中因控制电路输出状态不确定而导致功率电路损坏的问题。该电路结构简单,实现方便,上下时序的时间易于调整和控制,具有功耗低、稳定性高、可靠性强的优点。
附图说明
图1为本发明多电飞机用电机驱动系统上下电时序管理电路结构示意图;
图2为本发明多电飞机用电机驱动系统上下电时序管理电路图。
具体实施方式
现结合实施例、附图对本发明作进一步描述:
参阅图1,本发明多电飞机用电机驱动系统上下电时序管理电路,包含控制电路供电电源S1,隔离电路供电电源S2,功率电路供电电源S3,控制电路电源电压采集模块I1,上电延时模块I2,下电检测模块I3、上下电时序逻辑综合控制模块I4,功率电源输出使能模块I5。其中电源S1与电源S2不共地,电源S2与电源S3共地。
参见图2,本发明功能实现电路图由比较器A1、比较器A2、光耦U1、NPN三极管T1、P沟道场效应晶体管Q1,二极管D1、电阻R1、电阻R2、电阻R3、电阻R4、电阻R5、电阻R6、电阻R7、电阻R8、电阻R9、电阻R10、电解电容C1、电解电容C2组成。
电路的连接关系为:
将电源S1的正极通过串接电阻R1、电阻R2接至S1的地,电阻R2的分压接至比较器A1的反相端和比较器A2的同相端;
将电源S1的正极通过串接电阻R3、电阻R4接至S1的地,电阻R4与电容C1并联,电阻R4的分压接至比较器A1的同相端;
电源S1的正极接至二极管D1的阳极,二极管D1的阴极与电解电容C2的正极相接,电解电容C2的负极接至S1的地,电解电容C2的正极通过电阻R5、电阻R6接至S1的地,电阻R6的分压接至比较器A2的反相端;
比较器A1、比较器A2的输出接至一起,与光耦U1的阴极相接。光耦U1的阳极经电阻R7接至电源S1的正极,光耦U1的集电极经电阻R8接至电源S2的正极,光耦U1的发射极接至电源S2的地;
光耦U1的集电极接至三极管T1的基极,三极管T1的发射极接至S2的地,T1的集电极经过电阻R9接至P沟道场效应晶体管Q的栅极;P沟道场效应晶体管Q的栅极经电阻R10接至Q的漏极。
P沟道场效应晶体管Q的源极接功率电源S3的正极,Q的漏极即为该上、下电时序管理电路输出。Q的开通和关断决定着功率电路的上电和下电。
工作过程为:
令电源S1输入电压为ui,R2上的电压为v1,C1两端的电压为v2,C2两端的电压为v3,二极管D1的压降为vD,P沟道场效应晶体管栅极和源极之间的电压为vgs,时序管理电路的输出为vout。输入与输出信号的关系为:
上电阶段:
当控制电路上电时,电源S1输入电压ui阶跃上升,v1和v3在极短的时间内到达稳定状态。v2受到RC延时环节的影响,缓慢上升,上升时间与电阻R4和电容C1的乘积有关。因此,v1>v2,比较器A1的输出逻辑为低电平,v1>v3,比较器A2的输出逻辑为高电平。比较器A1和A2的输出线与之后的输出逻辑为低电平。光耦U1原边导通,副边集电极输出为低电平,三极管T1截止,vgs=0,P沟道场效应晶体管Q截至,vout输出为0。
随着电容C1充电,当v1<v2时,比较器A1的输出逻辑为高电平,又有v1>v3,比较器A2的输出逻辑为高电平。比较器A1和A2的输出线与之后的输出逻辑为高电平。光耦U1原边截止,副边集电极输出为高电平,三极管T1饱和导通,vgs大于P沟道场效应晶体管Q的开通门限电压,vout输出为vBus,功率电路完成上电。
下电阶段:
当控制电路下电时,受电路中电容的影响,v1、v2、v3的电压均与时间成指数关系下降,通过选取R5、R6、C2可使v3的下降速率低于v1,即v1<v3。比较器A2的输出逻辑为低电平,表明此时控制电源电压已经降低。无论A1的输出逻辑如何,A1和A2线与之后输出为低电平。光耦U1原边导通,副边输出为低电平,三极管T1截止,vgs=0,P沟道场效应晶体管Q截至,vout输出为0。此时,控制电路供电电压虽然已经开始下降,但仍然可以工作,而功率电路的电源已经被切除,完成下电。
本实施例的器件优选方案:
输入电源S1的电压为5V,S2的电压为5V,S3的电压为270V。比较器选用LM393,NPN三极管选用BAT42,P沟道场效应晶体管选用IXTH20P50P,二极管选用1N4148,R1=10kΩ,R2=10kΩ,R3=15kΩ,R4=20kΩ,R5=87kΩ,R6=87kΩ,R7=470Ω,R8=4.7kΩ,R9=510kΩ,R10=30kΩ,C1=10uF,C2=47uF。上电期间,控制电路的5V供电电源立即上电,而驱动电路的270V供电电源要经过300ms左右的延时之后才能获得,确保了在驱动电路上电之前控制芯片完成复位,做好工作准备。系统下电期间,5V供电电源的电压下降到设定阈值4.3V时,270V功率电源被切除,驱动电路供电电压为零。