CN103903970A - 一种具有纳米间隙的异质电极对的制作方法 - Google Patents

一种具有纳米间隙的异质电极对的制作方法 Download PDF

Info

Publication number
CN103903970A
CN103903970A CN201410084254.6A CN201410084254A CN103903970A CN 103903970 A CN103903970 A CN 103903970A CN 201410084254 A CN201410084254 A CN 201410084254A CN 103903970 A CN103903970 A CN 103903970A
Authority
CN
China
Prior art keywords
electrode
array
gap
electrode pair
pair
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410084254.6A
Other languages
English (en)
Inventor
赵尚骞
梁文杰
吕文刚
张余春
吕燕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Physics of CAS
Original Assignee
Institute of Physics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Physics of CAS filed Critical Institute of Physics of CAS
Priority to CN201410084254.6A priority Critical patent/CN103903970A/zh
Publication of CN103903970A publication Critical patent/CN103903970A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Analysing Materials By The Use Of Radiation (AREA)

Abstract

本发明公开了一种具有纳米间隙的异质电极对的制作方法。本方法分两步制作左右电极,利用电子束曝光技术中的套刻技术,制备出一系列具有不同间隙的电极对,在保证电极对间隙大小的分布范围大于套刻的误差偏移量的前提下,可以制备出最窄间隙在1-2nm左右的异质电极对。本发明提供了一种通用的制作间隙在1-2nm左右的异质电极对的方法。通过选用不同的电极材料,可以制作具有不同功函数或具有不同磁性性质的异质纳米间隙电极对,这种异质电极对在未来的单分子整流器,单分子自旋器件设计和应用中有重要意义。

Description

一种具有纳米间隙的异质电极对的制作方法
技术领域
本发明涉及一种具有纳米间隙的异质电极对的制作方法,特别是涉及一种应用在单分子晶体管,单分子整流器,单分子自旋器件等领域的纳米间隙异质电极对的制作方法。 
背景技术
传统的基于硅材料及相关工艺的微电子学已经逐步逼近了其能力极限。随着器件的不断小型化与集成化,未来的电子学器件的基本功能单元很可能是一系列的单分子。因此分子电子学存在着巨大的潜在科技和应用价值,其应用领域包括电子、传感、探测、生物、医学等诸多方面,其产品包括诸如单分子开关、单分子整流器、单分子存储器、单分子晶体管、单分子传感器等一批未来新的基于单分子级别的功能化器件。这些分子器件将具有更低的功耗、更高的速度以及更高的集成度。单分子器件实现的最大困难在于单个分子尺寸很小,该分子尺寸在0.5-2nm之间,这就需要制作间隙在1-2nm的电极对将分子连入电路中。传统的微加工工艺如电子束曝光结合图形转移技术制作的纳米电极对的间隙最小也只能做到4-5nm,而且这对仪器以及操作水平都有极高的要求,是传统微加工的极限水平。那么,人们开发了一些特殊的制作纳米间隙电极对的方法。常见的包括: 
1.机械断裂法:该方法是通过对一根金属纳米线施加外力使其断裂,则在断裂处可以形成间隙很小的电极对结构。施加外力的方法包括用扫描隧道显微镜的针尖拉扯,或者将金属纳米线放置在柔性衬底上,从衬底下方通过压电陶瓷施加一个向上的力使衬底向上形变,从而使纳米线断裂,形成电极对。 
2.电致断裂法:该方法是通过对金属纳米线施加大电流,电流使纳米线在最细处断裂,控制所施加的电压及电流的大小,可以制备具有纳米间隙的电极对。 
之前的这些方法制作的纳米电极对两电极为同一种金属材料,而无法制作两电极材料不同的电极对,而这种异质电极对在单分子整流器,单分子自旋器件中通常是必不可少的。 
发明内容
针对现有技术的方法无法制作纳米间隙异质电极对的情况,本发明的目的在于提供一种可以制作两种不同材料的具有1-2nm间隙的电极对的方法。 
为实现上述目的,本发明公开了一种具有纳米间隙的异质电极对的制作方法,该方法包括以下步骤: 
(1)首先在衬底表面旋涂电子束抗蚀剂,然后电子束曝光、显影、定影,用金属沉积方法做出金属电极Ⅰ,再经过溶脱获得电极Ⅰ阵列; 
(2)在完成第一步骤的所述衬底上再次涂上电子束抗蚀剂,运用电子束曝光中的套刻技术在电极Ⅰ阵列旁曝光出电极Ⅱ阵列图形,接着显影、定影、沉积金属电极Ⅱ,再经过溶脱获得电极Ⅱ阵列,使电极Ⅰ阵列和电极Ⅱ阵列构成了一系列电极对;电极Ⅱ阵列被设计成依次向远离电极Ⅰ的方向偏移从-50nm到50nm的范围,其中负值表示两电极设计成相接触,且相邻两组电极对的间隙改变步幅为2nm或更小; 
(3)通过电子显微镜观测,从电极阵列中找到间隙最小的一对,并用微加工技术将其连接至外电路中; 
(4)最后利用氧等离子体刻蚀法清洗样品。 
进一步地,所述电极Ⅰ与电极Ⅱ选用不同的金属材料或复合薄膜结 构,电极材料具有不同的功函数或磁性性质。 
进一步地,由电极Ⅰ阵列与电极Ⅱ阵列组成的所述一系列电极对既可以纵向排列,也可以横向排列,也可以按其他方式排列。 
进一步地,制作所述电极Ⅰ与电极Ⅱ的所述一系列电极对,控制电极对间隙预设值在一个分布范围内变化,使所述电极对间隙的所述分布范围大于套刻的误差偏移量。 
进一步地,控制相邻两组电极对间隙的所述改变步幅,最终得到的最窄间隙的大小为2nm、5nm、或10nm。 
进一步地,所述电极Ⅰ阵列的形状为方形,所述电极Ⅱ阵列的形状为椭圆形。 
本发明的优点在于提供了一种通用的制作最窄间隙在1-2nm异质电极对的方法。通过选用不同的电极材料,可以制作具有不同功函数或具有不同磁性性质的异质纳米间隙电极对。结合相应的功能分子,可以用于制备功能化的分子器件。 
附图说明
图1(a)和1(b)为本发明工艺流程示意图。 
图2为电极Ⅰ与电极Ⅱ构成的电极对阵列的局部电子显微镜照片。 
图3(a)为一个具有1nm左右间隙的异质电极对。 
图3(b)为图3(a)所对应电极对的电压电流关系图。 
附图标记说明如下: 
1-衬底  2-十字基准  3-电极Ⅰ阵列  4-电极Ⅱ阵列 
具体实施方式
图1所示为本发明一种具有纳米间隙的异质电极对的制作方法的工艺流程示意图,按照本发明方法,在硅/二氧化硅衬底上制作了金-镍异质纳米 间隙电极对示例性实施例,金-镍异质纳米间隙电极对可以用在单分子自旋器件中。本发明可以体现为多种不同形式,并不应理解为局限于这里叙述的示例性实施例。该示例性实施例的具体步骤如下: 
(1)选择表面具有600nm氧化层的硅衬底,依次用丙酮、酒精、去离子水在超声仪中清洗,用氮气吹干后,放置在热板上100℃烘烤1小时后,冷却超过30分钟后进行第二步; 
(2)在硅片上用旋涂的方法涂覆上PMMA950电子束抗蚀剂,旋涂转速为4000转/分钟;之后放在热板上180℃烘烤5分钟使电子抗蚀剂固化;在一个边角上点银胶颗粒,用于下一步的电子束曝光; 
(3)将样品放入电子束曝光系统,建立坐标系,利用银胶颗粒聚焦和调节像散,调节写场,根据束流大小和所需曝光剂量计算曝光时间。曝光图形为预先画好的图形,如图1(a)中所画示意图,包括长方形电极阵列及四角的十字基准,此外还有图1(a)中未画出的之后用到的63层写场校准基准;长方形电极共50个,每个大小为1.5μm×0.5μm,电极间距为700nm; 
(4)取出经曝光的样品,进行显影与定影,显影90秒,定影30秒,用氮气吹干; 
(5)将样品放入热蒸发设备中,沉积20nm的金薄膜;之后采用标准的溶脱技术进行溶脱,则曝光得到的图形就转移到了衬底上;第一组电极完成了制备; 
(6)将完成上述步骤的样品重复(2)、(3)操作,进行第二组电极的曝光,不过进行电子束曝光时,要利用之前制作的十字基准进行三点定标,利用预制的校准基准进行63层写场校准,使曝光图形尽量准确地曝光在设计位置。此次曝光的图形如图1(b)中所示,即椭圆形电极Ⅱ阵列4,且椭圆电极被设计成从上往下依次向右偏移2nm,电极Ⅰ阵列3与电极Ⅱ阵列4的间隙被设计成从上往下由-50nm变为50nm,这里负号表示两电 极相接触,且相邻两组电极对的间隙改变步幅为2nm,考虑到电子束曝光套刻技术的偏移量可以控制在50nm以内,那么不管套刻时如何偏移,总有一组电极对的间隙是比较小的,为2nm左右甚至更小。控制相邻两组电极对间隙的所述改变步幅,影响最终得到的最窄间隙的大小,如2nm,5nm或10nm。 
(7)重复步骤(4)、(5),不同的是热蒸发沉积金属为60nm的镍薄膜及20nm的金薄膜,金薄膜的作用是防止镍薄膜表面被氧化,完成第二组电极的制备。 
(8)第一组金电极Ⅰ阵列3与第二组镍/金电极Ⅱ阵列4构成了50组电极对,将样品放入电子显微镜中,在25万倍以上放大倍数下挑选出间隙最小的一组电极对并记录下来。重复(2)(3)(4)(5)步流程,曝光出大电极结构,沉积100nm金薄膜,将该电极对连接到外部大电极,用于之后的电学测量使用。如图2所示。 
(9)最后用标准的氧等离子体刻蚀法的办法清洗样品,去除表面异物。 
上述方法所涉及的电子束曝光、显影、定影、溶脱、热蒸发、63层写场校准、氧等离子体刻蚀法等技术均为公知技术。 
图3显示了一个具有纳米间隙的异质电极对的电子显微镜照片及电学测量表征。图3(a)中方形电极与椭圆形电极间缝隙很小;图3(b)为其对应的电压电流关系,呈现非线性的电子隧穿特性,表明电子是通过隧穿的方式跨过电极对,电压电流曲线可以证明电极Ⅰ与电极Ⅱ间最窄处为1nm左右的间隙。 
本发明公开的方法的核心在于,一个是电极Ⅰ阵列3与电极Ⅱ阵列4阵列套刻的巧妙设计,电极Ⅰ阵列3与电极Ⅱ阵列4构成的电极对组的间隙被设计成-50nm到50nm,且以2nm或更小为变化步幅;另一个是电极Ⅱ阵列4的形状被设计为椭圆状,减小电极边缘不规则的影响;此外由于电极Ⅰ 阵列与电极Ⅱ阵列4蒸镀的过程是分开的,因此两组电极可以选用不同的材料。 
以上所述仅为本发明的优选实施例而已,并不用于限制本发明,对于本领域的技术人员来说,本发明可以有各种更改和变化。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。 

Claims (6)

1.一种具有纳米间隙的异质电极对的制作方法,该方法包括以下步骤:
(1)首先在衬底表面旋涂电子束抗蚀剂,然后电子束曝光、显影、定影,用金属沉积方法做出金属电极Ⅰ,再经过溶脱获得电极Ⅰ阵列;
(2)在完成第一步骤的所述衬底上再次涂上电子束抗蚀剂,运用电子束曝光中的套刻技术在电极Ⅰ阵列旁曝光出电极Ⅱ阵列图形,接着显影、定影、沉积金属电极Ⅱ,再经过溶脱获得电极Ⅱ阵列,使电极Ⅰ阵列和电极Ⅱ阵列构成了一系列电极对;电极Ⅱ阵列被设计成依次向远离电极Ⅰ的方向偏移从-50nm到50nm的范围,其中负值表示两电极设计成相接触,且相邻两组电极对的间隙改变步幅为2nm或更小;
(3)通过电子显微镜观测,从电极阵列中找到间隙最小的一对,并用微加工技术将其连接至外电路中;
(4)最后利用氧等离子体刻蚀法清洗样品。
2.如权利要求1所述的方法,其特征在于,所述电极Ⅰ与电极Ⅱ选用不同的金属材料或复合薄膜结构,电极材料具有不同的功函数或磁性性质。
3.如权利要求1或2所述的方法,其特征在于,由电极Ⅰ阵列与电极Ⅱ阵列组成的所述一系列电极对既可以纵向排列,也可以横向排列,也可以按其他方式排列。
4.如权利要求1或2所述的方法,其特征在于,制作所述电极Ⅰ与电极Ⅱ的所述一系列电极对,控制电极对间隙预设值在一个分布范围内变化,使所述电极对间隙的所述分布范围大于套刻的误差偏移量。
5.如权利要求1或2所述的方法,其特征在于,控制相邻两组电极对间隙的所述改变步幅,最终得到的最窄间隙的大小为2nm、5nm、或10nm。
6.如权利要求1-3的任一项所述的方法,其特征在于,所述电极Ⅰ阵列的形状为方形,所述电极Ⅱ阵列的形状为椭圆形。
CN201410084254.6A 2014-03-10 2014-03-10 一种具有纳米间隙的异质电极对的制作方法 Pending CN103903970A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410084254.6A CN103903970A (zh) 2014-03-10 2014-03-10 一种具有纳米间隙的异质电极对的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410084254.6A CN103903970A (zh) 2014-03-10 2014-03-10 一种具有纳米间隙的异质电极对的制作方法

Publications (1)

Publication Number Publication Date
CN103903970A true CN103903970A (zh) 2014-07-02

Family

ID=50995236

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410084254.6A Pending CN103903970A (zh) 2014-03-10 2014-03-10 一种具有纳米间隙的异质电极对的制作方法

Country Status (1)

Country Link
CN (1) CN103903970A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113745075A (zh) * 2020-05-29 2021-12-03 北京大学 一种片上微型电子源及制造方法、电子源系统、电子设备

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1885521A (zh) * 2005-06-23 2006-12-27 中国科学院微电子研究所 一种交叉线阵列结构有机分子器件的制备方法
CN1897322A (zh) * 2005-07-14 2007-01-17 中国科学院微电子研究所 采用氧化硅填充-回刻的交叉阵列结构有机器件制备方法
CN101083301A (zh) * 2006-05-31 2007-12-05 中国科学院微电子研究所 一种纳米级交叉线阵列结构有机分子器件的制备方法
CN101170130A (zh) * 2006-10-26 2008-04-30 索尼株式会社 单壁碳纳米管异质结及制造方法、半导体器件及制造方法
CN101232077A (zh) * 2007-01-24 2008-07-30 中国科学院微电子研究所 一种制备交叉结构有机分子器件的方法
CN101823687A (zh) * 2009-03-06 2010-09-08 中国科学院物理研究所 分离纳米材料及制作纳米电极的方法
US20110143045A1 (en) * 2009-12-15 2011-06-16 Veerasamy Vijayen S Large area deposition of graphene on substrates, and products including the same
CN102328903A (zh) * 2011-09-29 2012-01-25 西安交通大学 一种大面积纳米缝电极并行制造方法
WO2012097074A2 (en) * 2011-01-11 2012-07-19 The Trustees Of Columbia University In The City Of New York Systems and methods for single-molecule detection using nanotubes
CN103268933A (zh) * 2013-05-06 2013-08-28 华南理工大学 一种Al-Sn薄膜负极及其制备方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1885521A (zh) * 2005-06-23 2006-12-27 中国科学院微电子研究所 一种交叉线阵列结构有机分子器件的制备方法
CN1897322A (zh) * 2005-07-14 2007-01-17 中国科学院微电子研究所 采用氧化硅填充-回刻的交叉阵列结构有机器件制备方法
CN101083301A (zh) * 2006-05-31 2007-12-05 中国科学院微电子研究所 一种纳米级交叉线阵列结构有机分子器件的制备方法
CN101170130A (zh) * 2006-10-26 2008-04-30 索尼株式会社 单壁碳纳米管异质结及制造方法、半导体器件及制造方法
CN101232077A (zh) * 2007-01-24 2008-07-30 中国科学院微电子研究所 一种制备交叉结构有机分子器件的方法
CN101823687A (zh) * 2009-03-06 2010-09-08 中国科学院物理研究所 分离纳米材料及制作纳米电极的方法
US20110143045A1 (en) * 2009-12-15 2011-06-16 Veerasamy Vijayen S Large area deposition of graphene on substrates, and products including the same
CN102741164A (zh) * 2009-12-15 2012-10-17 格尔德殿工业公司 石墨烯在基底上大面积的沉积及包含其之制品
WO2012097074A2 (en) * 2011-01-11 2012-07-19 The Trustees Of Columbia University In The City Of New York Systems and methods for single-molecule detection using nanotubes
CN102328903A (zh) * 2011-09-29 2012-01-25 西安交通大学 一种大面积纳米缝电极并行制造方法
CN103268933A (zh) * 2013-05-06 2013-08-28 华南理工大学 一种Al-Sn薄膜负极及其制备方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113745075A (zh) * 2020-05-29 2021-12-03 北京大学 一种片上微型电子源及制造方法、电子源系统、电子设备
CN113745075B (zh) * 2020-05-29 2024-04-26 北京大学 一种片上微型电子源及制造方法、电子源系统、电子设备

Similar Documents

Publication Publication Date Title
Jiang et al. Ferroelectric domain wall memory with embedded selector realized in LiNbO3 single crystals integrated on Si wafers
KR101265321B1 (ko) 스탬프 제조 방법, 그를 이용한 박막트랜지스터 및액정표시장치의 제조 방법
JP4892684B2 (ja) ナノスケール電気リソグラフィー法
CN101638219B (zh) 纳米图形化中凸起效应的去除方法
Kim et al. Transparent flexible nanoline field-effect transistor array with high integration in a large area
TW200849413A (en) Methods for fabricating complex micro and nanoscale structures and electronic devices and components made by the same
US11926524B1 (en) Methods, apparatus, and systems for fabricating solution-based conductive 2D and 3D electronic circuits
KR100907787B1 (ko) 패턴-천공된 마스크를 이용하는 하전입자의 집속 패터닝방법 및 이에 사용되는 마스크
Chen et al. A spiking neuron circuit based on a carbon nanotube transistor
CN1961259B (zh) 超晶格的制造和使用
CN109273438A (zh) 电子元件用图案制造方法及包含该图案的纤维型电子元件
Dousti et al. Highly flexible all-solid-state microsupercapacitors for on chip applications using a transfer-free fabrication process
Mohamad Hadis et al. Trends of deposition and patterning techniques of TiO 2 for memristor based bio-sensing applications
CN104409635B (zh) 一种有机薄膜晶体管及其制作方法、阵列基板、显示装置
CN103903970A (zh) 一种具有纳米间隙的异质电极对的制作方法
CN104716043A (zh) 具有柔性基底的石墨烯场效应晶体管及其制备方法
CN107381498A (zh) 一种片状液相纳米颗粒制备方法
TWI227516B (en) Nano-electronic devices using discrete exposure method
CN111029248B (zh) 一种ebl直写高精度第三代半导体的方法
CN103112818A (zh) 一种利用扫描电镜在单根微纳线上制作金属电极的方法
JP5071643B2 (ja) 電子装置の製造方法
CN105287046A (zh) 一种全碳基神经突触仿生器件及其制备方法
WO2020089786A2 (en) Low cost graphene-based microdevices with multi-state resistive values
KR102523778B1 (ko) 연속적으로 정렬된 3차원 이종 소재 계면을 갖는 3차원 멤리스터 소자 및 그 제조 방법
CN104080927A (zh) 用于石墨烯纳米结构的dna定义的蚀刻的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20140702

RJ01 Rejection of invention patent application after publication