CN103903565B - 显示面板的像素 - Google Patents
显示面板的像素 Download PDFInfo
- Publication number
- CN103903565B CN103903565B CN201410121157.XA CN201410121157A CN103903565B CN 103903565 B CN103903565 B CN 103903565B CN 201410121157 A CN201410121157 A CN 201410121157A CN 103903565 B CN103903565 B CN 103903565B
- Authority
- CN
- China
- Prior art keywords
- electrode
- grid
- width
- insulation course
- difference
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000009413 insulation Methods 0.000 claims description 54
- 239000004065 semiconductor Substances 0.000 claims description 36
- 238000004020 luminiscence type Methods 0.000 claims description 25
- 230000008878 coupling Effects 0.000 claims description 14
- 238000010168 coupling process Methods 0.000 claims description 14
- 238000005859 coupling reaction Methods 0.000 claims description 14
- 230000010355 oscillation Effects 0.000 description 11
- 238000010586 diagram Methods 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910003437 indium oxide Inorganic materials 0.000 description 1
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
Landscapes
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
本发明公开一种显示面板的像素，包含第一晶体管，具有第一电极、第二电极及第一栅极电极，该第一电极用以接收一数据信号，该第一栅极电极用以接收扫描信号；发光单元，具有第一端，及第二端耦接于第一电压源；以及第二晶体管，具有第三电极、第四电极及第二栅极电极，该第二栅极电极耦接于该第二电极，该第四电极耦接该发光单元的第一端；其中该第一栅极电极平行该第一与第二电极连线的宽度和该第一电极与该第二电极之间距离的差值，大于该第二栅极电极在平行该第三与第四电极连线的宽度和该第三电极与该第四电极之间距离的差值。
Description
技术领域
本发明涉及一种显示面板的像素，尤其是涉及一种显示面板的像素中的晶体管结构。
背景技术
有机发光二极管显示器是一种利用有机发光二极管像素发光以显示画面的显示装置。有机发光二极管的亮度正比于流经有机发光二极管的电流大小。一般而言，有机发光二极管像素包含两个晶体管，一为开关晶体管，一为驱动晶体管。开关晶体管用以根据扫描信号控制数据信号的写入，而驱动晶体管用以根据写入的数据信号的电压控制流经有机发光二极管的驱动电流大小。
然而，在现有技术中，有机发光二极管像素的开关晶体管及驱动晶体管都在同一制作工艺中所制作形成，也就是说，现有有机发光二极管像素的开关晶体管及驱动晶体管的次临界摆幅相同，上述情况可能会造成开关晶体管及/或驱动晶体管的特性不符合设计需求。
发明内容
本发明的目的在于提供一种显示面板的像素中的晶体管结构，以解决现有技术的问题。
为达上述目的，本发明显示面板的像素包含第一晶体管，发光单元，及第二晶体管。该第一晶体管具有第一电极、第二电极及第一栅极电极。该第一电极用以接收数据信号，该第一栅极电极用以接收扫描信号以根据该扫描信号控制该第一电极与该第二电极间导通或截止。该发光单元具有第一端及第二端，该发光单元的第二端耦接于第一电压源。该第二晶体管具有第三电极、第四电极及第二栅极电极。该第二栅极电极电性耦接于该第二电极，该第四电极电性耦接该发光单元的第一端，该第二晶体管用以根据第二栅极电极的电压控制流过该发光单元及流过该第三电极与该第四电极的电流。其中该第一栅极电极平行该第一电极与该第二电极连线的宽度为第一栅极宽度，该第一电极与该第二电极之间的距离为第一距离，该第二栅极电极在平行该第三电极与该第四电极连线的宽度为第二栅极宽度，该第三电极与该第四电极之间的距离为第二距离，该第一栅极宽度与该第一距离的差值为第一差值，该第二栅极宽度与该第二距离的差值为第二差值，且该第一差值大于该第二差值。
本发明另一显示面板的像素包含第一晶体管，发光单元，及第二晶体管。该第一晶体管具有第一电极、第二电极及第一栅极电极。该第一电极用以接收数据信号，该第一栅极电极用以接收扫描信号以根据该扫描信号控制该第一电极与该第二电极间导通或截止。该发光单元具有第一端及第二端，该发光单元的第二端耦接于第一电压源。该第二晶体管具有第三电极、第四电极及第二栅极电极。该第二栅极电极电性耦接于该第二电极，该第四电极电性耦接该发光单元的第一端，该第二晶体管用以根据第二栅极电极的电压控制流过该发光单元及流过该第三电极与该第四电极的电流。其中该第一晶体管还具有第一绝缘层，该第一绝缘层设置于该第一电极与该第二电极之间，该第二晶体管还具有第二绝缘层，该第二绝缘层设置于该第三电极与该第四电极之间，该第一绝缘层在平行该第一电极与该第二电极连线的宽度为第一绝缘层宽度，该第二绝缘层在平行该第一电极与该第二电极连线的宽度为第二绝缘层宽度，该第一栅极宽度与该第一绝缘层宽度的差值为第一差值，该第二栅极宽度与该第二绝缘层宽度的差值为第二差值，其中该第一差值大于该第二差值。
相较于现有技术，本发明显示面板的像素可根据开关晶体管及驱动晶体管的需求功能分别调整开关晶体管及驱动晶体管的次临界摆幅，以改善开关晶体管及驱动晶体管的特性，使开关晶体管及驱动晶体管的特性都能符合设计上的需求。
附图说明
图1为本发明显示面板的像素的电路示意图。
图2为第一晶体管的结构示意图。
图3为第二晶体管的结构示意图。
图4为第一晶体管的栅极电压与电流的关系曲线图。
图5为第二晶体管的栅极电压与电流的关系曲线图。
符号说明
100显示面板的像素
T1第一晶体管
T2第二晶体管
C电容
OLED发光单元
Sg扫描信号
Sd数据信号
g1第一栅极电极
g2第二栅极电极
t1第一电极
t2第二电极
t3第三电极
t4第四电极
OVDD电压源
OVSS电压源
GI1第一栅极绝缘层
GI2第二栅极绝缘层
SI1第一绝缘层
SI2第二绝缘层
IGZO1第一半导体层
IGZO2第二半导体层
W1第一栅极宽度
W2第二栅极宽度
D1第一距离
D2第二距离
具体实施方式
请参考图1。图1为本发明显示面板的像素的电路示意图。如图1所示，本发明显示面板的像素100包含第一晶体管T1，发光单元OLED，电容C，及第二晶体管T2。第一晶体管T1作为开关晶体管，第二晶体管T2作为驱动晶体管。第一晶体管T1具有第一电极t1、第二电极t2及第一栅极电极g1。第一电极t1用以接收数据信号Sd。第一栅极电极g1用以接收扫描信号Sg以根据扫描信号Sg控制第一电极t1与第二电极t2间导通或截止。当第一电极t1与第二电极t2间导通时，数据信号Sd会写入电容C。发光单元OLED具有第一端及第二端，发光单元OLED的第二端耦接于电压源OVSS。第二晶体管T2具有第三电极t3、第四电极t4及第二栅极电极g2。第二栅极电极g2电性耦接于第二电极t2及电容C，第三电极t3电性耦接于电压源OVDD，而第四电极t4电性耦接于发光单元OLED的第一端，第二晶体管T2用以根据第二栅极电极g2的电压(亦即电容C储存的数据信号的电压)控制流过发光单元OLED及流过第三电极t3与第四电极t4的电流。在第二晶体管T2是N型晶体管的情况下，数据信号Sd的电压越高，流过发光单元OLED与流过第三电极t3与第四电极t4的电流越大。
请同时参考图2及图3，并一并参考图1。图2为第一晶体管T1的结构示意图。图3为第二晶体管T2的结构示意图。如图2所示，第一晶体管T1具有第一绝缘层IS1，第一半导体层IGZO1及第一栅极绝缘层GI1。第一绝缘层IS1设置于第一电极t1与第二电极t2之间。第一半导体层IGZO1设置于第一电极t1与第二电极t2的一侧。第一栅极绝缘层GI1设置于第一半导体层IGZO1与第一栅极电极g1之间，用于隔绝第一栅极电极g1与第一半导体层IGZO1，且第一绝缘层IS1及第一栅极绝缘层GI1分别位于第一半导体层IGZO1相对的两侧。第一晶体管T1在第一栅极电极g1接受到相对应的栅极电压时，经由第一绝缘层IS1提供的沟道(通道)导通第一电极t1与第二电极t2。
如图3所示，第二晶体管T2具有第二绝缘层IS2，第二半导体层IGZO2及第二栅极绝缘层GI2。第二绝缘层IS2设置于第三电极t3与第四电极t4之间。第二半导体层IGZO2设置于第三电极t3与第四电极t4的一侧。第二栅极绝缘层GI2设置于第二半导体层IGZO2与第二栅极电极g2之间，用于隔绝第二栅极电极g2与第二半导体层IGZO2，且第二绝缘层SI2及第二栅极绝缘层GI2分别位于第二半导体层IGZO2相对的两侧。第二晶体管T2于第二栅极电极g2接受到相对应的栅极电压时，经由第二绝缘层IS2提供的沟道导通第三电极t3与第四电极t4。第一半导体层IGZO1及第二半导体层IGZO2可以例如由氧化铟镓锌(IndiumGalliumZincOxide,IGZO)所形成。
第一栅极电极g1平行第一电极t1与第二电极t2连线的宽度为第一栅极宽度W1，第一电极t1与第二电极t2之间的距离(亦即第一电极t1与第一半导体层IGZO1最靠近第二电极t2的电性耦接点A和第二电极t2与第一半导体层IGZO1最靠近第一电极t1的电性耦接点B之间的距离)为第一距离D1，第一距离D1亦为第一晶体管T1的沟道长度。第二栅极电极g2在平行第三电极t3与第四电极t4连线的宽度为第二栅极宽度W2，第三电极t3与第四电极t4之间的距离(亦即第三电极t3与第二半导体层IGZO2最靠近第四电极t4的电性耦接点C和第四电极t4与第二半导体层IGZO2最靠近第三电极t3的电性耦接点D之间的距离)为第二距离D2，第二距离D2亦为第二晶体管T2的沟道长度。第一栅极宽度W1与第一距离D1的差值为第一差值(W1-D1)，第二栅极宽度W2与第二距离D2的差值为第二差值(W2-D2)。在一种实施例中，第一差值亦为第一栅极电极g1与第一绝缘层IS1的水平边界之间的距离DS1的两倍，而第二差值亦为第二栅极电极g2与第二绝缘层IS2的水平边界之间的距离DS2的两倍。为了避免漏电流，第一晶体管T1的开关特性要明显，亦即次临界摆幅(subthresholdswing)要小，而为了提供较多的灰度数，第二晶体管T2的次临界摆幅要大。为了使第一晶体管T1及第二晶体管T2的次临界摆幅(subthresholdswing)相异，第一差值(W1-D1)大于第二差值(W2-D2)。也就是说，在一种实施例中，距离DS1大于距离DS2。此外，上述两元件之间的距离，可以是指两元件之间的最短距离。
换句话说，第一绝缘层IS1在平行第一电极t1与第二电极t2连线的宽度为第一绝缘层宽度，第二绝缘层SI2在平行第三电极t3与第四电极t4连线的宽度为第二绝缘层宽度，第一栅极宽度W1与第一绝缘层宽度的差值大于第二栅极宽度W2与第二绝缘层宽度的差值。
为达成上述目的，可以使第一绝缘层IS1与第二绝缘层IS2的宽度相等(平行于沟道的距离)，而第一栅极电极g1的宽度(平行于沟道的距离)大于第二栅极电极g2的宽度。换言之，可以令第一距离D1等于第二距离D2，并且使得第一栅极宽度W1大于第二栅极宽度W2。在一实施例中，可以令第二差值(W2-D2)等于0，而第一差值(W1-D1)大于0。
依据上述配置，第一晶体管T1的次临界摆幅会小于第二晶体管T2的次临界摆幅。举例来说，请同时参考图4及图5。图4为第一晶体管的栅极电压与电流的关系曲线图。图5为第二晶体管的栅极电压与电流的关系曲线图。如图所示，第一晶体管于临界区的切线斜率较第二晶体管于临界区的切线斜率大，也就是说第一晶体管的次临界摆幅较第二晶体管的次临界摆幅小。因此第一晶体管的开关特性较佳，可以防止漏电流。而第二晶体管的次临界摆幅较大，可提供较多的灰度数，换言之，第二晶体管相对于单位电压的变化，其电流的变化程度较小。
在上述实施例中，第一栅极宽度大于第二栅极宽度，且第一距离D1等于第二距离D2。但本发明不以此为限，在本发明其他实施例中，第一距离D1也可相异于第二距离D2，只要第一栅极宽度W1与第一距离D1的差值大于第二栅极宽度W2与第二距离D2的差值，且第一栅极宽度W1大于第一距离D1，而第二栅极宽度W2大于或等于第二距离D2即可。
相较于现有技术，本发明显示面板的像素可根据开关晶体管及驱动晶体管的需求功能分别调整开关晶体管及驱动晶体管的次临界摆幅，以改善开关晶体管及驱动晶体管的特性，使开关晶体管及驱动晶体管的特性皆能符合设计上的需求。
Claims (10)
1.一种显示面板的像素，包含：
第一晶体管，具有第一电极、第二电极及第一栅极电极，该第一电极用以接收一数据信号，该第一栅极电极用以接收一扫描信号以根据该扫描信号控制该第一电极与该第二电极间导通或截止；
发光单元，具有第一端及第二端，该发光单元的第二端耦接于一第一电压源；以及
第二晶体管，具有第三电极、第四电极及第二栅极电极，该第二栅极电极电性耦接于该第二电极，该第四电极电性耦接该发光单元的第一端，该第二晶体管用以根据第二栅极电极的电压控制流过该发光单元及流过该第三电极与该第四电极的电流；
其特征在于，该第一栅极电极平行该第一电极与该第二电极连线的宽度为一第一栅极宽度，该第一电极与该第二电极之间的距离为一第一距离，该第二栅极电极在平行该第三电极与该第四电极连线的宽度为一第二栅极宽度，该第三电极与该第四电极之间的距离为一第二距离，该第一栅极宽度与该第一距离的差值为第一差值，该第二栅极宽度与该第二距离的差值为第二差值，且该第一差值大于该第二差值。
2.如权利要求1所述的像素，其中该第一栅极宽度大于或等于该第二栅极宽度。
3.如权利要求2所述的像素，其中该第一距离为该第一晶体管的沟道长度，该第二距离为该第二晶体管的沟道长度；以及该第一栅极宽度大于该第一距离。
4.如权利要求3所述的像素，其中该第二栅极宽度等于该第二距离。
5.如权利要求4所述的像素，其中该第一距离等于第二距离。
6.如权利要求1所述的像素，其中该第一晶体管还具有第一绝缘层，该第一绝缘层设置于该第一电极与该第二电极之间，该第二晶体管还具有第二绝缘层，该第二绝缘层设置于该第三电极与该第四电极之间，该第一绝缘层在平行该第一电极与该第二电极连线的宽度为一第一绝缘层宽度，该第二绝缘层在平行该第三电极与该第四电极连线的宽度为一第二绝缘层宽度，该第一栅极宽度与该第一绝缘层宽度的差值为一第三差值，该第二栅极宽度与该第二绝缘层宽度的差值为一第四差值，其中该第三差值大于该第四差值。
7.如权利要求6所述的像素，其中该第一晶体管还包含：
第一半导体层，设置于该第一电极与该第二电极的一侧；以及
第一栅极绝缘层，设置于该第一半导体层与该第一栅极电极之间，该第一绝缘层及该第一栅极绝缘层分别位于该第一半导体层相对的两侧；
其中该第二晶体管还包含：
第二半导体层，设置于该第三电极与该第四电极的一侧；以及
第二栅极绝缘层，设置于该第二半导体层与该第二栅极电极之间，该第二绝缘层及该第二栅极绝缘层分别位于该半导体层相对的两侧。
8.如权利要求1所述的像素，其中该第一晶体管还具有第一半导体层，电性耦接该第一电极与该第二电极，该第二晶体管还具有第二半导体层，电性耦接该第三电极与该第四电极；其中第一距离为该第一电极与该第一半导体层最靠近该第二电极的电性耦接点与第二电极与该第一半导体层最靠近该第一电极的电性耦接点之间的距离；该第二距离为该第三电极与该第二半导体层最靠近该第四电极的电性耦接点与第四电极与该第二半导体层最靠近该第三电极的电性耦接点之间的距离。
9.一种显示面板的像素，包含：
第一晶体管，具有第一电极、第二电极及第一栅极电极，该第一电极用以接收一数据信号，该第一栅极电极用以接收一扫描信号以根据该扫描信号控制该第一电极与该第二电极间导通或截止；
发光单元，具有第一端及第二端，该发光单元的第二端耦接于一第一电压源；以及
第二晶体管，具有第三电极、第四电极及第二栅极电极，该第二栅极电极电性耦接于该第二电极，该第四电极电性耦接该发光单元的第一端，该第二晶体管用以根据第二栅极电极的电压控制流过该发光单元及流过该第三电极与该第四电极的电流；
其特征在于，该第一晶体管还具有第一绝缘层，该第一绝缘层设置于该第一电极与该第二电极之间，该第二晶体管还具有第二绝缘层，该第二绝缘层设置于该第三电极与该第四电极之间，该第一绝缘层在平行该第一电极与该第二电极连线的宽度为一第一绝缘层宽度，该第二绝缘层在平行该第三电极与该第四电极连线的宽度为一第二绝缘层宽度，该第一栅极宽度与该第一绝缘层宽度的差值为一第一差值，该第二栅极宽度与该第二绝缘层宽度的差值为一第二差值，其中该第一差值大于该第二差值。
10.如权利要求9所述的像素，其中该第一晶体管还包含：
第一半导体层，设置于该第一电极与该第二电极的一侧；
第一栅极绝缘层，设置于该第一半导体层与该第一栅极电极之间，该第一绝缘层及该第一栅极绝缘层分别位于该第一半导体层相对的两侧；
其中该第二晶体管还包含：
第二半导体层，设置于该第三电极与该第四电极的一侧；以及
第二栅极绝缘层，设置于该第二半导体层与该第二栅极电极之间，该第二绝缘层及该第二栅极绝缘层分别位于该半导体层相对的两侧。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW103101190 | 2014-01-13 | ||
| TW103101190A TWI543358B (zh) | 2014-01-13 | 2014-01-13 | 顯示面板的畫素 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103903565A CN103903565A (zh) | 2014-07-02 |
| CN103903565B true CN103903565B (zh) | 2016-03-02 |
Family
ID=50994851
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410121157.XA Active CN103903565B (zh) | 2014-01-13 | 2014-03-28 | 显示面板的像素 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN103903565B (zh) |
| TW (1) | TWI543358B (zh) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5441906A (en) * | 1994-04-04 | 1995-08-15 | Motorola, Inc. | Insulated gate field effect transistor having a partial channel and method for fabricating |
| US5482878A (en) * | 1994-04-04 | 1996-01-09 | Motorola, Inc. | Method for fabricating insulated gate field effect transistor having subthreshold swing |
| JPH0818062A (ja) * | 1994-07-01 | 1996-01-19 | Casio Comput Co Ltd | スイッチング回路及びこの回路を有する表示装置 |
| CN1258104A (zh) * | 1993-05-26 | 2000-06-28 | 株式会社半导体能源研究所 | 半导体器件及其制造方法 |
| CN1588215A (zh) * | 2004-07-20 | 2005-03-02 | 友达光电股份有限公司 | 多晶硅层结构与其形成方法以及平面显示器 |
| WO2007008173A1 (en) * | 2005-07-07 | 2007-01-18 | National University Of Singapore | Semiconductor structure for transistors with enhanced subthreshold swing and methods of manufacture thereof |
| CN101521201A (zh) * | 2008-02-25 | 2009-09-02 | 统宝光电股份有限公司 | 具多晶硅层及微晶硅层的双底材主动层结构、方法及装置 |
| CN102222468A (zh) * | 2011-06-23 | 2011-10-19 | 华南理工大学 | 有源有机发光二极管显示器交流像素驱动电路及驱动方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7208379B2 (en) * | 2004-11-29 | 2007-04-24 | Texas Instruments Incorporated | Pitch multiplication process |
-
2014
- 2014-01-13 TW TW103101190A patent/TWI543358B/zh active
- 2014-03-28 CN CN201410121157.XA patent/CN103903565B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1258104A (zh) * | 1993-05-26 | 2000-06-28 | 株式会社半导体能源研究所 | 半导体器件及其制造方法 |
| US5441906A (en) * | 1994-04-04 | 1995-08-15 | Motorola, Inc. | Insulated gate field effect transistor having a partial channel and method for fabricating |
| US5482878A (en) * | 1994-04-04 | 1996-01-09 | Motorola, Inc. | Method for fabricating insulated gate field effect transistor having subthreshold swing |
| JPH0818062A (ja) * | 1994-07-01 | 1996-01-19 | Casio Comput Co Ltd | スイッチング回路及びこの回路を有する表示装置 |
| CN1588215A (zh) * | 2004-07-20 | 2005-03-02 | 友达光电股份有限公司 | 多晶硅层结构与其形成方法以及平面显示器 |
| WO2007008173A1 (en) * | 2005-07-07 | 2007-01-18 | National University Of Singapore | Semiconductor structure for transistors with enhanced subthreshold swing and methods of manufacture thereof |
| CN101521201A (zh) * | 2008-02-25 | 2009-09-02 | 统宝光电股份有限公司 | 具多晶硅层及微晶硅层的双底材主动层结构、方法及装置 |
| CN102222468A (zh) * | 2011-06-23 | 2011-10-19 | 华南理工大学 | 有源有机发光二极管显示器交流像素驱动电路及驱动方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI543358B (zh) | 2016-07-21 |
| TW201528496A (zh) | 2015-07-16 |
| CN103903565A (zh) | 2014-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10559256B2 (en) | Pixel driver circuitry for a display device | |
| US9514680B2 (en) | OLED pixel driving circuit with compensation circuitry for uniform brightness | |
| US10210802B2 (en) | Driver circuit for OLED display panel | |
| US10327293B2 (en) | Display device and method for controlling the same | |
| TW201616480A (zh) | 畫素結構及其驅動方法 | |
| CN104217682A (zh) | 一种像素电路、有机电致发光显示面板及显示装置 | |
| US20180174524A1 (en) | Organic light-emitting diode pixel structure | |
| CN111402799B (zh) | 一种发光驱动电路及驱动方法、有机发光显示面板及装置 | |
| TW201640474A (zh) | 畫素電路及其驅動方法 | |
| US9379696B2 (en) | High voltage bootstrap gate driving apparatus | |
| CN104123910A (zh) | 像素补偿电路 | |
| US10902776B2 (en) | Pixel circuit, driving method thereof and display device thereof | |
| CN105528992A (zh) | 像素补偿电路、方法、扫描驱动电路及平面显示装置 | |
| CN105489165A (zh) | 像素补偿电路、方法、扫描驱动电路及平面显示装置 | |
| US10490126B2 (en) | Pixel compensation circuit | |
| CN105469744A (zh) | 像素补偿电路、方法、扫描驱动电路及平面显示装置 | |
| US20150333114A1 (en) | Array substrate and a display panel having the same | |
| CN103198785B (zh) | 像素电路 | |
| CN105528996B (zh) | 像素补偿电路、方法、扫描驱动电路及平面显示装置 | |
| CN105469745A (zh) | 像素补偿电路、方法、扫描驱动电路及平面显示装置 | |
| CN104916255B (zh) | 像素电路 | |
| KR102053410B1 (ko) | 박막 트랜지스터 및 유기 발광 표시 장치 | |
| US20170053595A1 (en) | Pixel circuit | |
| KR102584274B1 (ko) | 화소 및 표시 장치 | |
| CN102881253B (zh) | 一种像素电路和薄膜晶体管背板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |