CN103890243A - 通过非-c-面(In,Al,B,Ga)N上的有限区域外延抑制弛豫 - Google Patents

通过非-c-面(In,Al,B,Ga)N上的有限区域外延抑制弛豫 Download PDF

Info

Publication number
CN103890243A
CN103890243A CN201280051869.8A CN201280051869A CN103890243A CN 103890243 A CN103890243 A CN 103890243A CN 201280051869 A CN201280051869 A CN 201280051869A CN 103890243 A CN103890243 A CN 103890243A
Authority
CN
China
Prior art keywords
layer
iii
nitride
pattern
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201280051869.8A
Other languages
English (en)
Inventor
M·T·哈迪
S·纳卡姆拉
S·P·德恩巴拉斯
J·S·斯派克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of California
Original Assignee
University of California
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of California filed Critical University of California
Publication of CN103890243A publication Critical patent/CN103890243A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H01S2304/12—Pendeo epitaxial lateral overgrowth [ELOG], e.g. for growing GaN based blue laser diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/0014—Measuring characteristics or properties thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34333—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer based on Ga(In)N or Ga(In)P, e.g. blue laser

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Materials Engineering (AREA)
  • Optics & Photonics (AREA)
  • Biophysics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(AlInGaN)基半导体器件，其包括一个或多个覆在半极性或非极性III-氮化物衬底或缓冲层上的(In,Al)GaN层，其中衬底或缓冲层采用图案形成以影响或控制在沉积到衬底上的层中的扩大的缺陷形态；和一个或多个在(In,Al)GaN层之上和/或之下的(AlInGaN)器件层。

Description

通过非-c-面(In,Al,B,Ga)N上的有限区域外延抑制弛豫
相关申请的交叉引用
根据35U.S.C章节119(e)，本申请要求M·T·哈迪、S·纳卡姆拉、S·P·德恩巴拉斯和J·S·斯派克于2011年10月24日提交的标题为“SUPPRESSION OF RELAXATION BY LIMITED AREA EPITAXY ONNON-C-PLANE(In,Al,B,Ga)N”、代理人案号为30794.431-US-P1(2012-237-1)的美国临时专利申请序列号61/550,822的益处，该申请通过引用并入本文。
本申请涉及J·S·斯派克、A·佳吉、A·罗曼诺夫、S·纳卡姆拉和S·P·德恩巴拉斯于2011年10月26日提交的标题为“VICINAL SEMIPOLARIII-NITRIDE SUBSTRATES TO COMPENSATE TILT FO RELAXEDHETERO-EPITAXIAL LAYERS”、代理人案号为30794.386-US-U1(2010-973)的共同未决和共同转让的美国实用新型专利申请序列号13/281,767，根据35U.S.C章节119(e)，该申请要求J·S·斯派克、A·佳吉、A·罗曼诺夫、S·纳卡姆拉和S·P·德恩巴拉斯于2010年10月26日提交的标题为“VICINAL SEMIPOLAR III-NITRIDE SUBSTRATES TOCOMPENSATE TILT FO RELAXED HETERO-EPITAXIAL LAYERS”、代理人案号为30794.386-US-U1(2010-973)的共同未决和共同转让的临时专利申请序列号13/281,767的益处，以上申请通过引用并入本文。
发明背景
1.发明领域
本发明涉及一种通过非-c-面(In,Al,B,Ga)N上的有限区域外延抑制弛豫的制造器件的方法和使用该方法制造的器件。
2.相关领域描述
（注:如整个说明书中显示的，本申请通过一个或多个在括号中的参考文献编号如[x]引用许多不同的出版物。根据这些参考文献编号排序的这些不同出版物的名单可以在下面标题为“参考文献”的部分中找到。这些出版物中的每一个都通过引用并入本文。)
尽管最近有进展，但绿光发射二极管(LED)和激光二极管(LD)的性能比在蓝或紫范围发射的同等器件低得多。在绿范围操作的有源区(active region)需要大约30%的在量子阱(QW)中的铟(In)组分。由于在InN和GaN之间大约10%的大晶格失配，这种结构必须在非常高的应变(对于In0.3Ga0.7N为3%)下生长，降低了晶体质量并在量子阱中导致大的压电感应电场。应力弛豫也限制LD中InGaN波导层的成分和厚度[1]。
对于传统的平面c-面和非极性的应变异质外延，由于c-面上缺乏分解剪切应力，应力弛豫典型地不会通过滑移发生，这是最有利的滑移系。然而，已经在(20-21)和(11-22)半极性方向上观察到c-面滑移，其在c-面上具有很大的分解剪切应力[2]。此外，对于在非极性m-面和半极性(11-22)、(20-21)和(30-3-1)面上的生长，已经观察到在棱柱m-面体系上的滑移[3]。这对在非c-面方向上生长的器件具有重要影响。
发明概述
为了克服以上描述的现有技术的局限和克服在阅读和理解本说明书之后将变得明显的其他局限，本发明公开了一种III-氮化物基半导体器件结构，其包括衬底或衬底上的一个或多个III-氮化物层，其中衬底或III-氮化物层包括图案形成，与在无图案的衬底上形成的III-氮化物层或无图案的III-氮化物层中的晶体缺陷相比，图案形成在随后沉积的III-氮化物器件层上减少了晶体缺陷。III-氮化物层可为半极性或非极性层。
一个或多个III-氮化物器件层可在该III-氮化物层之上、之下或之上和之下。
图案形成可包括一个或多个蚀刻台面。
有限区域外延(LAE)衬底可通过对台面进行图案形成和将其蚀刻进入GaN衬底或缓冲层而制备。然后器件可直接在表面的非蚀刻区域上再生长。台面尺寸、形状和方向影响器件层弛豫的开始。
III-氮化物层的厚度和成分的一个或多个可足够高，使得包括一个或多个的III-氮化物层和III-氮化物器件层的薄膜的厚度接近或大于没有图案形成的薄膜的弛豫临界厚度。
一个或多个在图案形成之上的III-氮化物器件层可包括这样的厚度，其大于没有图案形成而沉积在衬底或III-氮化物层上的类似III-氮化物器件层的厚度。
器件可以是完全相干的器件，III-氮化物器件层比标准弛豫厚度极限更厚。
图案形成可形成具有一个或多个尺寸的图案，使得在弛豫之前给定成分的III-氮化物器件层的厚度增加至少4倍。图案可包括一个或多个条且图案中每个条的宽度是1–50μm。
图案形成可形成图案并且该图案的方向是这样的，在弛豫之前给定成分的III-氮化物器件层的厚度增加至少4倍。
图案形成可形成图案，其中该图案方向平行于衬底或III-氮化物层的c-方向的面内投影。
图案形成可在随后生长在III-氮化物衬底或III-氮化物层上的层上执行。
图案形成可减少或防止平行于III-氮化物器件层的a-方向的错配位错线的形成。
图案形成可减少或防止相对于III-氮化物器件层的a-方向倾斜的错配位错线的形成。
图案形成可包括硬掩模。
III-氮化物器件层可生长在III-氮化物层的无图案区域上或在包括衬底或III-氮化物层的晶片的无图案区域上。
III-氮化物器件层可以是激光二极管的层，包括覆层、波导层和有源区。
III-氮化物器件层可以是发光二极管、太阳能电池或电子器件如晶体管的层。
III-氮化物器件层可包括量子阱有源区，其具有至少30%的铟成分或足够发出至少对应绿光的峰强度的光的铟成分。
衬底可以是氮化镓衬底并且III-氮化物器件层可包括厚度至少100纳米且铟成分至少10%的相干生长的n-型和p-型InGaN波导层；多量子阱有源区，其在波导层之间，具有InGaN量子阱，其中量子阱的铟成分为至少10%；和n-型和p-型氮化镓层，其中n-型和p-型波导层在n-型和p-型GaN层之间。
衬底可以是具有106cm-2或更大的穿透位错密度(threadingdislocation density)的氮化镓；并且图案形成是这样的，在III-氮化物器件层中的错配位错密度是104cm-2或更小且位于远离器件的有源区的位置。
本发明进一步公开了制造III-氮化物基半导体器件的方法，包括对衬底或衬底上的一个或多个III-氮化物层进行图案形成，以影响或控制随后沉积的III-氮化物器件层中扩大的缺陷形态；以及在图案形成的衬底或III-氮化物层上生长一个或多个III-氮化物层，作为所述随后沉积的III-氮化物器件层。
例如，本发明已经证明在(20-21)半极性独立GaN衬底上的In0.06Ga0.94N层在没有任何弛豫迹象下生长达到175nm厚度，其中(hc)是45nm并且实际弛豫典型地在大约100nm开始。此外，本发明已经在没有弛豫下生长出完全的不含AlGaN覆层(ACF)的LD结构，其具有50nm厚的n-和p-In0.08Ga0.92N波导层(当在35nm厚度之前具有n-/p-In0.08Ga0.92N的平面结构弛豫时)。对于AlGaN层，这些效果应该是类似的，在没有弛豫下扩大了n-/p-AlGaN覆层的临界厚度，其他器件也一样，例如太阳能电池和多量子阱(MQW)LED，其利用厚的、高应变的层或具有高平均应变的超晶格型结构。
附图简述
现在参看附图，其中遍及附图相同的参看数字代表对应的部分：
图1示出在20μm宽(左边)和5μm宽(右边)的蚀刻1μm到裸露GaN衬底的条台面上生长的175nm厚In0.06Ga0.94N的方向垂直于a-方向的(a)扫描电子显微镜(SEM)、(b)阴极射线发光(CL)图像。
图1示出与图1(a)-(b)为同一个样品的(c)SEM和(d)CL图像，示出了对于5μm宽台面在两个正交的面内方向上方向依赖性的影响。
图1示出了具有20μm和5μm条的300nm厚In0.06Ga0.94N的(e)SEM和(f)CL图像。
图1示出了相同方向测试图案的(g)SEM和(h)CL图像。
图1示出了110厚平面In0.06Ga0.94N样品的(i)CL图像，其示出了c-面滑移的开始，以及示出了(j)200nm In0.06Ga0.94N样品，其显示了c-面和m-面滑移。
图2示出了在2μm宽测试图案上生长的300nm In0.06Ga0.94N的(a)SEM和(b)CL图像，以显示方向的影响，以及同一个样品的(c)SEM和(d)CL图像，其显示条宽度依赖性，其中指形物的宽度是(从左至右)1.0、1.2、1.4、1.6、1.8、2.0、2.5、3.0和4.0μm。
图3示出了全ACF激光二极管(LD)结构的荧光显微照片，其中(a)、(b)和(c)是标准的平面样品，(d)、(e)和(f)是有2.5、5、10和15μm台面的LAE LD结构，(a)和(d)具有25nm n-和p-In0.08Ga0.92N波导层，(b)和(e)具有35nm厚n-和p-In0.08Ga0.92N波导层，以及(c)和(f)具有50nm厚n-和p-In0.08Ga0.92N波导层。
图3(g)图解了在图3(a)-(f)和图4中测量的器件结构。
图4示出具有35nm n-和p-In0.08Ga0.92N波导层的ACF LD结构的荧光显微照片，示出了从没有MD形成迹象的条LAE区域(下半部分)到平行于a-方向的暗线表明MD形成的晶片的平面区域(上半部分)的过渡。
图5是(a)器件层重新生长在蚀刻台面之上或之间的蚀刻台面LAE，(b)在蚀刻台面LAE之上制造的脊棱波导LD，以及(c)在中间层之上的LAE的横截面示意图。
图6图解了导致LAE的蚀刻台面衬底的实例。
图7图解了器件结构的实例。
图8是图解器件制造方法的流程图。
发明详述
在以下优选实施方式的描述中，参看附图，附图形成描述的一部分，并通过图解的方式显示本发明可实施的具体实施方式。应当理解在不偏离本发明范围的情况下可利用其他实施方式且可进行结构改变。
技术描述
一种避免已有穿透位错(TD)的滑移引起的弛豫的技术是限制可利用的TD数目。为此最明显的方法是使用具有非常低TD密度的衬底。如果这种衬底不可用，那么通过在衬底上蚀刻台面并且然后在台面上生长，进入已有TD可被局部限制，这称为有限区域外延(LAE)。TD不能穿过台面壁，这将TD滑移引起的弛豫限制在台面本身上的TD。当足够的应变能累积到允许新TD在台面侧壁的粗糙部分或侧壁小晶面上成核时，这种作用降低。
一系列不同的台面结构在(20-21)独立GaN衬底上被制造，以考察几何结构和方向对LAE抑制弛豫的影响。图1-4图解了在(20-21)衬底上的(20-21)层的测量。
图1比较了两个在各种蚀刻台面上过度生长的InGaN样品。图1(a)和(b)是175nm厚In0.06Ga0.94N的20μm宽(w)条台面100和5μm宽(w)条台面102的SEM和CL图像俯视图。图1(e)和(f)是300nm厚In0.06Ga0.94N的台面100、102的样品相似图。明显地，较窄的脊棱减小了黑线缺陷104，其中大部分的175nm厚5μm宽台面102完全没有错配位错(MD)。
图1(c)和(d)是一系列方向平行106和正交108于a-方向的(175nm厚In0.06Ga0.94N的)5μm宽台面的SEM和CL图像俯视图。
图1(g)和(h)是300nm厚In0.06Ga0.94N样品的相似俯视图。方向垂直于a-方向的台面具有少得多的错配位错(MD)线104。在c-面上的滑移形成平行于a-方向的MD线的情况下这是合理的。
图1(i)和(j)分别是与110nm和200nm厚度的In0.06Ga0.94N有相同组分的平面(没有有限区域外延或没有台面)参照样品的俯视图像。该平面样品具有高得多的MD密度，图1(i)示出c-面滑移112的开始以及(j)示出进一步的c-面112和m-面滑移114。
图2(a)和(b)分别是SEM和CL图像的俯视图，示出了2μm宽(w)结构的台面的方向依赖性，其中方向垂直于a-方向的结构200具有最少的MD线。
图2(c)和(d)是SEM和CL的俯视图，示出了宽度w依赖性。指形物202显示随着宽度w减小而减小的MD密度，对于宽度小于2μm的台面，只有一些稀疏的MD线204。
完整ACF LD结构在以方向垂直于a-方向的2.5、5、10和15μm宽的条形成图案的衬底上使用水平流动的MOCVD生长。厚度(在每一边)为25、35和50μm的In0.08Ga0.92N n-和p-波导层生长并用荧光显微镜检测。
图3(a)–(c)分别示出了具有25、35和50nm In0.08Ga0.92N分限异质结构(SCH)层的平面样品的荧光测量，以及图3(d)-(f)示出了具有25、35和50nm SCH层的对应LAE样品的荧光测量。在任何LAE样品中都没有观察到可确认的MD线，然而35和50nm平面样品具有清楚的平行于a-方向的黑线300。
图3(g)是图3(a)-(f)中测量的器件结构的横截面示意图。该器件结构包括在量子阱有源区304的每一边上厚度为t的In0.08Ga0.92N p-型波导层300和n-型In0.08Ga0.92N波导层302。该结构被覆以p-型GaN层306，并且层300-306在(20-21)独立GaN衬底308上形成。
从图4可清楚，MD形成的减少不仅适用于台面400，也适用于它们之间的蚀刻区域402(图4从如图3(g)示出的相同结构测量荧光性)。MD线404在平面区域是可见的。
在图3(a)-(f)和图4中，从p-GaN306的上表面310测量荧光性。
在图3(d)-(f)和图4的上部的情况中，(20-21)表面312被蚀刻以对LAE制作图案形成，但是对于平面结构，表面312没有被制作图案。
然后标准宽广区域或脊棱波导激光二极管可被制作，要么在台面的上部上对齐，要么在其中间。图案形成也可在中间层进行，例如，弛豫的缓冲层。这将在中间层允许弛豫，然后在图案形成后随后重新生长中通过LAE生长的层中抑制弛豫。各个实例在图5中给出。
图5(a)图解了(AlInGaN)或III-氮化物基半导体器件500，包括半极性或非极性III-氮化物衬底或III-氮化物缓冲层502(例如，在异质衬底上的III-氮化物缓冲层)。衬底502或缓冲层采用图案形成以影响或控制在随后沉积的AlInGaN器件层或有限区域外延(LAE)器件层504中的扩大缺陷形态。图案形成包括在衬底或缓冲层502的蚀刻之后留下的有图案的台面506。
图5(b)图解了器件层504被蚀刻以形成激光二极管的蚀刻脊棱波导激光层508，其包括覆层、波导层和有源区。
图5(c)图解了(AlInGaN)基半导体器件500，其包括一个或多个覆在半极性或非极性III-氮化物衬底502或缓冲层上的(In,Al)GaN或III-氮化物层510。(In,Al)GaN或III-氮化物510层采用图案形成以影响或控制在随后沉积的AlInGaN LAE器件层504中的扩大缺陷形态。
图6图解了导致LAE的蚀刻台面衬底的实例。在第一步，裸露的衬底600被蚀刻以形成台面或条602。在第二步，器件重新生长在台面602的上表面604和/或台面602之间的表面606上。台面侧面尺寸l、高度h和方向608影响弛豫。图案形成可形成图案610。使用本发明，可形成层远远超过标准弛豫极限的完全相干器件。
图7图解了器件结构的实例，其可沉积到衬底600的有图案的非极性或半极性表面604/606。图7图解了在衬底700上或上方的氮化镓衬底700/600和n-型GaN层702(例如覆层)。n-型InGaN波导层704在GaN层702上或上方，其中n-型InGaN波导层704以厚度t1为至少100纳米且铟成分至少10%相干地生长。多量子阱有源区706在n-型波导层704上或上方，包括InGaN量子阱和GaN阻挡层，其中量子阱的铟成分为至少10%。p-型InGaN波导层708在有源区706上或上方，其中p-型InGaN波导层708以厚度t2为至少100纳米以及铟成分至少10%(这是用于弛豫波导层的成分/厚度)相干地生长。对于平面结构，该厚度限于25nm的In0.08Ga0.92zN。在LAE激光二极管的一种实施方式中，该厚度可限于50nm的In0.08Ga0.92N(对于t1和t2)——t1和t2通常相等，但它们不必相等。
p-型氮化镓层710(例如覆层)在p-型波导层708上或上方。本领域已知的其他层也可被加上(例如，有源区706和p-型波导层708之间的电子阻挡层、接触层等等)
根据一个或多个本发明实施方式制造的器件结构的另一实例在[5]中被描述。
方法步骤
图8图解了制造III-氮化物基半导体器件的方法，包括以下步骤(作为使用图8的方法制作的器件的实例，也参看图1、2、5、6和图7)。
框800代表对衬底502、600、700(例如，III-氮化物衬底、氮化镓衬底、半极性或非极性GaN衬底)或在衬底502上的一个或多个III-氮化物层510(例如模板)进行图案形成，以影响或控制在随后沉积的III-氮化物器件层504、702-710中的扩大的缺陷形态。例如，III-氮化物层(一个或多个)510可包括(In,Al)GaN，例如，镓和铝或镓和铟。III-氮化物层510可包括缓冲层。
衬底可为氮化镓或具有106cm-2或更大的穿透位错密度的III-氮化物。在衬底中的堆垛层错密度可足够低以致难以观察，例如，低于10cm-1。
用于控制扩大的缺陷形态的图案形成可包括一个或多个蚀刻台面506(例如，通过在衬底502或III-氮化物层510中蚀刻台面506形成)。
用于控制扩大的缺陷形态的图案形成可包括掩模(例如，硬掩模)，例如但不限于，SiO2、Si3N4或AlN(例如，通过在衬底或III-氮化物层上沉积掩模形成)。
图案形成可形成包括一个或多个用于控制扩大的缺陷形态的尺寸l、h的图案610。例如，图案可包括一个或多个条602，其中该图案中每一个条602的宽度w或l为1–50μm。
图案610的方向608可用于控制扩大的缺陷形态。例如，该图案可以是方向平行于III-氮化物衬底502或III-氮化物层510的c-方向的面内投影。例如，条602的最长尺寸可定向608为垂直于c-方向的面内投影。例如，条的最长尺寸602可定向608为垂直于a-方向(如图1(d)和图2(a)f对于20-21方向的结构所示)。
图案形成610可用于减少或防止平行于III-氮化物层702-710的a-方向或相对于III-氮化物层702-710的a-方向倾斜的错配位错线的形成。
图案形成可在随后生长在III-氮化物衬底700或缓冲层上的层702-710上执行。例如，先前的沉积层可为无图案的。
框802代表在有图案的衬底600、700或在III-氮化物层510上生长一个或多个III-氮化物或AlInGaN层702-710，作为随后沉积的III-氮化物器件层。III-氮化物层702-710可为半极性或非极性层。一个或多个(AlInGaN)器件层可以在上方(有源区706，波导层708、GaN层710)和/或在下方(GaN层702)、(In,Al)GaN层510)。
一个或多个III-氮化物层510和/或III-氮化物器件层702-710的厚度t1或t2和/或成分可足够高，使得包括一个或多个或所有III-氮化物层510和/或一个或多个或所有III-氮化物器件层702-710的膜的厚度接近或大于膜的弛豫临界厚度(例如大于没有图案形成的弛豫临界厚度)。本发明可应用于厚度为层的临界厚度或厚度大于层702-710临界厚度的任何层702-710。
图案形成506、610可以是这样的，一个或多个或所有的在图案形成506、610之上的III-氮化物器件层702-710可包括厚度t1或t2，该厚度t1或t2大于在没有图案形成610、506情况下沉积到衬底或III-氮化物层上的类似/相应III-氮化物器件层的厚度。器件可为完全相干的器件，其中III-氮化物器件层702-710比标准弛豫厚度极限更厚。
图案形成506、610可在弛豫之前增加一个或多个或所有的给定成分的III-氮化物器件层702-710的厚度，例如，增加至少4倍。例如，一个或多个III-氮化物器件层702-710可为相干的，并且一个或多个层702-710可具有至少四倍于III-氮化物器件层702-710的MatthewsBlakeslee临界厚度的厚度(例如，在没有图案形成506、610的情况下限定的)。
例如，III-氮化物器件层504、704、706、708可包括至少7%、至少10%、至少16%或至少30%的铟成分。III-氮化物器件层706可包括铟成分足够发出峰强度至少对应绿光的光(例如，InGaN)的量子阱有源区。
量子阱(例如，InGaN)可具有大于4纳米的厚度(举例而言，例如，5nm，至少5nm，或至少8nm)。然而，量子阱厚度也可小于4nm，虽然典型地大于2nm厚度。在有源区706中的量子阱的周期数也可改变，例如，至少两个周期、至少三个周期等等，或足够的周期数，使得有源区具有大于临界厚度的厚度。如果个别的QW厚度/成分超过临界厚度，或如果全部MQW堆垛(QW和阻挡层)的总厚度/平均成分超过它的临界厚度，弛豫将发生(没有LAE)。
包括层702-710或有源区706的器件可没有错配位错。图案形成可以是这样的，在III-氮化物器件层的错配位错密度是104cm-2或更小。错配位错可局限于远离有源区706的区域，例如，在与衬底700或覆层702、710的交界处。例如，一些器件层706可相干地生长，以及一些层可弛豫或部分弛豫(例如，波导层704、708可弛豫)。
III-氮化物器件层702-710可在III-氮化物层510的无图案的区域上生长，或在包含衬底600、缓冲层和III-氮化物层510的晶片的无图案区域606上生长。
器件层504可为激光二极管的层，包括覆层、波导层和有源区。然而，器件层504可为任何光电器件例如发光二极管、太阳能电池的层，或电子器件如晶体管的层。
框804代表该方法的最终结果，III-氮化物基半导体器件500，其包括衬底502，或一个或多个在衬底502上的III-氮化物层510，其包括图案形成506以影响或控制在随后沉积的III-氮化物器件层504中的扩大的缺陷形态(例如，减少晶体缺陷例如穿透位错、堆垛层错、错配位错)，其中III-氮化物器件层504是半极性或非极性层。与没有图案形成的衬底502或III-氮化物层510的情况沉积的III-氮化物层中的晶体缺陷相比，或与沉积到无图案的衬底502或无图案的模板510上的III-氮化物层中的晶体缺陷相比，晶体缺陷可被减少。
在一个实例中，衬底是氮化镓衬底700并且III-氮化物器件层702-710包括(1)相干生长的厚度至少100纳米和铟成分至少10%的n-型和p-型InGaN波导层704、708，(2)多量子阱有源区706，在波导层704、708之间，具有InGaN量子阱和GaN阻挡层或AlGaN阻挡层，其中量子阱的铟成分为至少10%，和(3)n-型和p-型氮化镓层702、710，其中n-型和p-型波导层704/708在n-型和p-型GaN层702、710之间。
附加的层(例如，触点)可如本领域所知沉积。
优点和改进
使用有限区域外延(LAE)，本发明允许层生长到至少四倍(4x)于Matthews-Blakeslee平衡厚度(hc)，而没有穿透位错滑移引起的弛豫。在覆层和波导层的成分和厚度受到弛豫限制的情况下该技术尤其很好地适合于激光二极管。
本发明将允许具有较高成分和/或厚度的覆层和/或波导层的LD，导致较高限制因素和较低阀值电流密度。波导设计中较大的灵活性也可允许对远场模式的较大控制。
其它应变层器件，例如LED、太阳能电池和晶体管，也可从本发明受益。太阳能电池尤其需要高组成InGaN层的厚吸收区域以捕获光至太阳光谱的绿光区。本发明可帮助防止弛豫和在器件有源区中的MD的形成。
此外，蓝色LED显示对于增加的量子阱(QW)数目光效下降(efficiency droop)的减少。本发明可帮助防止在有源区中MD的形成和增加总MQW厚度极限。
本发明已经说明了具有大大提高的有效临界厚度的单层和完整LD结构。本发明扩大了在非-c-面器件中可利用的可接近的厚度/成分范围，增加了在弛豫之前给定成分的厚度至少4倍。这为在LD中的波导开创了新的设计空间，潜在地允许更高性能或更高效率器件。对于太阳能电池的应用应该通过允许较厚的较高成分的吸收区域在较宽的波长范围内提高外部量子效率。
命名法
本文使用的术语“(AlInGaN)”、“(In,Al)GaN”或“GaN”(以及通常使用的术语“III-氮化物”、“III族氮化物”或“氮化物”)指的是具有式GawAlxInyBzN的任何合金组成的(Ga,Al,In,B)N半导体，这里0≤w≤1、0≤x≤1、0≤y≤1、0≤z≤1，且w+x+y+z=1。这些术语意欲广泛地解释为包括单一种类Ga、Al、In和B的各个氮化物，以及这类III族金属种类的二元、三元和四元成分。因此，将领会到本发明在下文中关于GaN和InGaN材料的讨论适用于各种其他(Ga,Al,In,B)N材料种类的形成。进一步地，在本发明范围之内的(Ga,Al,In,B)N材料可进一步包括少量的掺杂物和/或其他杂质或内含（inclusional）材料。
很多(Ga,Al,In,B)N器件沿着晶体的极性c-面生长，虽然这导致不期望的量子限制斯塔克效应（quantum-confined Stark effect）(QCSE)，因为存在强的压电性和自发性极化。减少(Ga,Al,In,B)N器件中的极化效应的一种方法是在晶体的非极性或半极性面上生长器件。
术语“非极性面”包括共同称为a-面的{11-20}面和共同称为m-面的{10-10}面。这些面的每个面包含相等数量的III族(例如镓)和氮原子并且是电中性的。随后的非极性层彼此等同，因此大块晶体将不会沿着生长方向极化。
术语“半极性面”可用于指不能被分类为c-面、a-面或m-面的任何面。在结晶学术语中，半极性面将是具有至少两个非零h、i或k密勒指数和一个非零l密勒指数的任何面。随后的半极性层彼此等同，因此晶体将沿着生长方向具有减小的极化。
对于生长在层Y上的层X，对于相干生长的情况，X的面内晶格常数(一个或多个)被限制为与下面的层Y相同。如果X是完全弛豫的，那么X的晶格常数呈现它们的自然(也就是不存在任何应变)值。如果X相对于Y既不是相干的也不是完全弛豫的，那么它就被认为是部分弛豫的。在一些情况下，衬底可能具有一些残余应变。
平衡临界厚度对应于当在层/衬底界面形成一个错配位错是积极地有利的时候的情况。
实验或动力学临界厚度总是稍微或远远大于平衡临界厚度。然而，不管临界厚度是平衡还是动力学临界厚度，临界厚度对应于层从完全相干变换到部分弛豫的厚度。
临界厚度的另一个实例是Matthews Blakeslee临界厚度。
贯穿本公开，例如，在下面层上的层可位于下面层上、上方或覆于该下面层。
参考文献
以下参考文献通过引用并入本文。
[1]A.Tyagi,F.Wu,E.C.Young,A.Chakraborty,H.Ohta,R.Bhat,K.Fujito,S.P.DenBaars,S.Nakamura和J.S.Speck,Appl.Phys.Lett.95,p.251905(2009).
[2]E.C.Young,C.S.Gallinat,A.E.Romanov,A.Tyagi,F.Wu和J.S.Speck,Appl.Phys.Express3,p.111004(2010).
[3]S.Yoshida,T.Yokogawa,Y.Imai,S.Kimura,O.Sakata,Appl.Phys.Lett.99,p.131909(2011).
[4]J.Matthews和A.Blakeslee,J.Cryst.Growth32265(1976).
[5]Matthew T.Hardy,Shuji Nakamura,James S.Speck和Steven P.DenBaars的手稿，题目为“Suppression of Relaxation in(20-21)InGaN/GaN Laser Diodes using Limited Area Epitaxy”.
结论
对本发明优选实施方式的描述到此结束。上述对一个或多个本发明实施方式的描述已经出于说明和描述的目的提出。并不意欲是穷尽性的或限制本发明于公开的精确形式。根据以上教导，很多改变和变化是可能的。本发明的范围不意图被该详述限制，而是由所附权利要求限制。

Claims (21)

1.一种III-氮化物基半导体器件结构，包括：
衬底，或所述衬底上的一个或多个III-氮化物层，其中：
所述衬底或III-氮化物层包括图案形成，与沉积到无图案的衬底或无图案的III-氮化物层上的III-氮化物器件层中的晶体缺陷相比，所述图案形成减少了在随后沉积的III-氮化物器件层中的晶体缺陷，并且
所述III-氮化物层是半极性或非极性层。
2.权利要求1所述的器件，进一步包括一个或多个在所述III-氮化物层之上、之下或之上和之下的III-氮化物器件层。
3.权利要求2所述的器件，其中所述图案形成包括一个或多个蚀刻台面。
4.权利要求2所述的器件，其中所述III-氮化物器件层的厚度和成分的一个或多个足够高，以使包括一个或多个所述III-氮化物层和所述III-氮化物器件层的薄膜的厚度接近或大于没有图案形成的薄膜的弛豫临界厚度。
5.权利要求2所述的器件，其中所述图案形成包括硬掩模。
6.权利要求5所述的器件，其中所述III-氮化物器件层生长在所述III-氮化物层的无图案区域上或在包括所述衬底或所述III-氮化物层的晶片的无图案区域上。
7.权利要求1所述的器件，其中所述图案形成形成具有一个或多个尺寸的图案，使得在弛豫之前给定成分的一个或多个所述III-氮化物器件层的厚度与没有所述图案形成的相比增加至少4倍。
8.权利要求7所述的器件，其中所述图案包括一个或多个条并且所述图案中的每个条的宽度是1–50μm。
9.权利要求2所述的器件，其中所述图案形成形成图案并且所述图案的方向使得在弛豫之前给定成分的一个或多个所述III-氮化物器件层的厚度增加至少4倍。
10.权利要求2所述的器件，其中所述图案形成形成图案并且所述图案的方向平行于所述衬底或III-氮化物层的c-方向的面内投影。
11.权利要求2所述的器件，其中所述图案形成在随后生长在所述衬底或所述III-氮化物层上的层上进行。
12.权利要求2所述的器件，其中所述图案形成减少或防止平行于所述III-氮化物器件层的a-方向的错配位错线的形成。
13.权利要求2所述的器件，其中所述图案形成减少或防止相对于所述III-氮化物器件层的a-方向倾斜的错配位错线的形成。
14.权利要求2所述的器件，其中所述III-氮化物器件层是激光二极管的层，包括覆层、波导层和有源区。
15.权利要求2所述的器件，其中所述III-氮化物器件层是发光二极管、太阳能电池或电子器件如晶体管的层。
16.权利要求2所述的器件，其中：
在所述图案形成之上的一个或多个所述III-氮化物器件层包括的厚度大于没有所述图案形成而沉积的类似III-氮化物器件层的厚度，并且
所述器件是一个或多个所述III-氮化物器件层比标准弛豫厚度极限更厚的完全或部分相干的器件。
17.权利要求1所述的器件，其中所述图案形成将在弛豫之前给定成分的III-氮化物器件层的厚度增加至少四倍。
18.权利要求2所述的器件，其中所述III-氮化物器件层包括具有至少30%的铟成分或铟成分足够发出峰强度至少对应绿光的光的量子阱有源区。
19.权利要求2所述的器件，其中：
所述衬底是氮化镓衬底，并且
所述III-氮化物器件层包括：
n-型和p-型InGaN波导层，其以厚度至少100纳米且铟成分至少10%相干生长，
多量子阱有源区，其在所述波导层之间，具有InGaN量子阱，其中所述量子阱的铟成分为至少10%，和
n-型和p-型氮化镓层，其中所述n-型和p-型波导层在所述n-型和p-型GaN层之间。
20.权利要求2所述的器件，其中：
所述衬底是具有106cm-2或更大的穿透位错密度的氮化镓；并且
所述图案形成使得在所述III-氮化物器件层中的错配位错密度是104cm-2或更小且位于远离所述器件的有源区的位置。
21.一种制造III-氮化物基半导体器件的方法，包括：
对衬底或所述衬底上的一个或多个III-氮化物层进行图案形成，以与沉积到无图案的衬底或无图案的III-氮化物层上的III-氮化物器件层中的晶体缺陷相比，减少在随后沉积的III-氮化物器件层中的晶体缺陷；和
在所述图案形成的衬底或图案形成的III-氮化物层上生长所述III-氮化物器件层，其中所述III-氮化物层是半极性或非极性层。
CN201280051869.8A 2011-10-24 2012-10-24 通过非-c-面(In,Al,B,Ga)N上的有限区域外延抑制弛豫 Pending CN103890243A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201161550822P 2011-10-24 2011-10-24
US61/550,822 2011-10-24
PCT/US2012/061557 WO2013063020A1 (en) 2011-10-24 2012-10-24 SUPPRESSION OF RELAXATION BY LIMITED AREA EPITAXY ON NON-C-PLANE (In,Al,B,Ga)N

Publications (1)

Publication Number Publication Date
CN103890243A true CN103890243A (zh) 2014-06-25

Family

ID=48135243

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280051869.8A Pending CN103890243A (zh) 2011-10-24 2012-10-24 通过非-c-面(In,Al,B,Ga)N上的有限区域外延抑制弛豫

Country Status (6)

Country Link
US (1) US20130099202A1 (zh)
EP (1) EP2771502A1 (zh)
JP (1) JP2014532612A (zh)
KR (1) KR20140085443A (zh)
CN (1) CN103890243A (zh)
WO (1) WO2013063020A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112051510A (zh) * 2019-06-07 2020-12-08 本田技研工业株式会社 锂离子二次电池的微短路判定方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10199532B1 (en) * 2017-09-08 2019-02-05 Mikro Mesa Technology Co., Ltd. Light-emitting diode and method for manufacturing the same
US10892159B2 (en) 2017-11-20 2021-01-12 Saphlux, Inc. Semipolar or nonpolar group III-nitride substrates
DE112019003671T5 (de) * 2018-07-20 2021-04-08 Sony Semiconductor Solutions Corporation Halbleiterlichtemissionselement

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100576317B1 (ko) * 2003-12-24 2006-05-03 주식회사 이츠웰 질화물계 반도체 발광다이오드 및 그의 제조방법
US7186626B2 (en) * 2005-07-22 2007-03-06 The Regents Of The University Of California Method for controlling dislocation positions in silicon germanium buffer layers
TWI309481B (en) * 2006-07-28 2009-05-01 Epistar Corp A light emitting device having a patterned substrate and the method thereof
US8362503B2 (en) * 2007-03-09 2013-01-29 Cree, Inc. Thick nitride semiconductor structures with interlayer structures
KR101459754B1 (ko) * 2007-09-06 2014-11-13 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
KR101092079B1 (ko) * 2008-04-24 2011-12-12 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
JP2009283807A (ja) * 2008-05-26 2009-12-03 Canon Inc 窒化物半導体層を含む構造体、窒化物半導体層を含む複合基板、及びこれらの製造方法
WO2011022730A1 (en) * 2009-08-21 2011-02-24 The Regents Of The University Of California Anisotropic strain control in semipolar nitride quantum wells by partially or fully relaxed aluminum indium gallium nitride layers with misfit dislocations
WO2011022724A1 (en) * 2009-08-21 2011-02-24 The Regents Of The University Of California Semipolar nitride-based devices on partially or fully relaxed alloys with misfit dislocations at the heterointerface
KR101118268B1 (ko) * 2009-08-27 2012-03-20 한국산업기술대학교산학협력단 요철 패턴 기판 상의 고품질 비극성／반극성 반도체 소자 및 그 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112051510A (zh) * 2019-06-07 2020-12-08 本田技研工业株式会社 锂离子二次电池的微短路判定方法

Also Published As

Publication number Publication date
JP2014532612A (ja) 2014-12-08
US20130099202A1 (en) 2013-04-25
WO2013063020A1 (en) 2013-05-02
KR20140085443A (ko) 2014-07-07
EP2771502A1 (en) 2014-09-03

Similar Documents

Publication Publication Date Title
US8481991B2 (en) Anisotropic strain control in semipolar nitride quantum wells by partially or fully relaxed aluminum indium gallium nitride layers with misfit dislocations
US8653503B2 (en) Optoelectronic device based on non-polar and semi-polar aluminum indium nitride and aluminum indium gallium nitride alloys
US9159553B2 (en) Semipolar or nonpolar nitride-based devices on partially or fully relaxed alloys with misfit dislocations at the heterointerface
US20240063340A1 (en) METHOD FOR RELAXING SEMICONDUCTOR FILMS INCLUDING THE FABRICATION OF PSEUDO-SUBSTRATES AND FORMATION OF COMPOSITES ALLOWING THE ADDITION OF PREVIOUSLY UN-ACCESSIBLE FUNCTIONALITY OF GROUP lll-NITRIDES
JP5270348B2 (ja) 有機金属化学気相成長法による半極性（Ａｌ，Ｉｎ，Ｇａ，Ｂ）Ｎの成長促進法
US8772758B2 (en) Suppression of inclined defect formation and increase in critical thickness by silicon doping on non-c-plane (Al,Ga,In)N
JP2013544027A (ja) 基板およびエピ層パターン化によるｉｉｉ族窒化物ヘテロ構造歪み緩和制限
US20110101301A1 (en) Light emitting device with a coupled quantum well structure
US20110089399A1 (en) Light emitting device with a stair quantum well structure
CN103890243A (zh) 通过非-c-面(In,Al,B,Ga)N上的有限区域外延抑制弛豫
Liu et al. Polarization properties of wurtzite III nitride indicate the principle of polarization engineering
KR101104239B1 (ko) 이종 기판, 그를 이용한 질화물계 반도체 소자 및 그의 제조 방법
Fu et al. Epitaxial lateral overgrowth of cubic GaN by metalorganic chemical vapor deposition
KR101250475B1 (ko) 절연체 패턴을 갖는 이종 기판 및 그를 이용한 질화물계 반도체 소자
US20230299238A1 (en) Dislocation Reduction in Semiconductor Compounds
Sawaki et al. Selective growth and impurity incorporation in semipolar GaN grown on Si substrate

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20140625