CN103837822B - 一种超大规模集成电路结到壳热阻测试的方法 - Google Patents

Abstract

本发明涉及一种超大规模集成电路结到壳热阻测试的方法，该方法不用加工专门的热阻测试芯片，对被测的集成电路根据芯片的特性建立热阻测试的加热单元和温度敏感单元，进行热阻测试，被测的集成电路包括两组或两组以上的电源和地回路，将被测集成电路的外围电源与地之间的隔离二极管作为温度敏感单元，将被测集成电路的内核电源与地之间的隔离二极管作为加热单元，采用T3Ster热阻测试仪进行测试，本发明方法使集成电路封装结到壳的热阻测试不再需要专用的热阻测试芯片，有效的简化了热阻测试的步骤，大大提高了测试的效率。

Description

一种超大规模集成电路结到壳热阻测试的方法

技术领域

本发明涉及一种新型的超大规模集成电路结到壳热阻测试的方法，属于集成电路封装测试领域。

背景技术

一直以来集成电路的热阻测试都是依靠制作专门的热测试芯片来完成的。在此芯片上包含加热单元和温度敏感测量单元，如图1所示为热阻芯片测试原理示意图，首先在加热单元上施加一定的功率，使整个芯片发热，然后对温度敏感单元电压与温度的关系进行测量，利用公式即可计算出热阻。

根据发热结构的不同，目前集成电路封装结到壳的热阻测试方法主要有两种，一种是基于热阻测试芯片的测试方法；另一种是在集成电路内部具有温敏二极管的情况下，直接使用集成电路产品进行热阻测试的方法。热阻芯片也是一种集成电路的热学简化模型，但是要使这个模型尽可能准确也需要大量的工作，并且需要制作专门的芯片。对于不设计和生产芯片的封测厂来说，热阻芯片是最好的比较不同封装热特性的方法。但这个过程周期长而且成本比较高，且随着芯片规模的增大，热阻芯片表面温度分布不均匀，而且加热面积也很有限，对于超大规模和特大规模集成电路来说热阻芯片的设计难度会比较大。另一个原因就是使用热阻测试芯片进行热阻测试时，需要单独进行设计、流片和封装，这严重影响了测试的效率，并且不能对集成电路热阻特性进行百分之百的筛选。

发明内容

本发明的的目的在于克服现有技术的上述缺陷，提供一种超大规模集成电路结到壳热阻测试的方法，该方法对待测的集成电路根据芯片的工艺结构选择热阻测试中的加热单元和温度敏感单元，使集成电路封装结到壳的热阻测试不再需要专用的热阻测试芯片，有效的简化了热阻测试的步骤，提高了测试的效率。

本发明的上述目的主要是通过如下技术方案予以实现的：

一种超大规模集成电路结到壳热阻测试的方法，包括如下步骤：

步骤（一）、将T3Ster热阻测试仪开机，设定T3Ster热阻测试仪的测量模式为二极管模式，两端的定义是A为正和C为地，所述被测的集成电路包括两组或两组以上的电源和地回路，将所述被测集成电路的外围电源与地之间的隔离二极管作为温度敏感单元，然后将所述被测集成电路外围的所有电源管脚连接到T3Ster热阻测试仪的C端，外围的所有地管脚连接到T3Ster热阻测试仪的A端；

步骤（二）、测试所述被测集成电路的外围电源与地之间的隔离二极管两端的伏安特性，并确定测试电流；

步骤（三）、在T3Ster热阻测试仪的计算机上启动T3Ster热阻测试软件，将T3Ster热阻测试仪的温控油槽打开，通过T3Ster热阻测试软件将所述温控油槽启动，并设置温度范围，将被测集成电路放入温控油槽中，在所述设置的温度范围内测量温度敏感单元的K系数；

步骤（四）、将被测集成电路的芯片粘接面所在的外壳平面和T3Ster热阻测试仪的恒温平台紧密接触，在T3Ster热阻测试仪上利用通气的压力装置顶紧被测集成电路；

步骤（五）、将所述被测集成电路的内核电源与地之间的隔离二极管作为加热单元，然后将被测集成电路的内核回路中所有电源管脚连接到T3Ster热阻测试仪的加热恒流源的负端，所有地管脚接到加热恒流源的正端，对所述隔离二极管两端的伏安特性进行测试，确定正向压降；

步骤（六）、选择被测集成电路实际工作时的最大功率作为加热功率，与步骤（五）中测得的正向压降相除即得到需要施加的加热电流，将加热电流施加在所述加热单元上，当加热单元两端的压降不再发生改变即达到热平衡状态；

步骤（七）、待达到热平衡状态以后，停止施加在被测集成电路上的加热电流，并对所述温度敏感单元的正向导通压降进行记录，直致达到新的热平衡状态停止记录；T3Ster热阻测试仪自动记录被测集成电路的冷却曲线，所述冷却曲线的纵坐标是电压的变化值，横坐标是时间的对数坐标；

步骤（八）、将被测集成电路的芯片粘接面所在的外壳平面涂上导热硅脂，将所述外壳平面与T3Ster热阻测试仪的恒温台紧密接触，重复步骤（五）—（七），再次得到被测集成电路的冷却曲线；

步骤（九）、由所述两次得到的冷却曲线进行计算，将两条冷却曲线导入上T3Ster热阻测试仪的分析软件中的结构函数计算模块，计算得到被测集成电路结到壳热阻。

在上述超大规模集成电路结到壳热阻测试的方法中，步骤（二）中确定的测试电流为隔离二极管两端的伏安特性的拐点电流。

在上述超大规模集成电路结到壳热阻测试的方法中，步骤（三）中设置的温度范围为30℃-85℃。

在上述超大规模集成电路结到壳热阻测试的方法中，步骤（三）中在T3Ster热阻测试仪上利用通气的压力装置顶紧被测集成电路，压力装置的压力为2-3MPa。

在上述超大规模集成电路结到壳热阻测试的方法中，若所述被测的集成电路仅包括一组电源和地回路，将电源与地之间的隔离二极管同时作为加热单元和温度敏感单元，按照所述步骤（一）～（九）进行测试。

本发明与现有技术相比具有如下有益效果：

（1）、本发明提出了一种全新的超大规模集成电路结到壳热阻测试的方法，该方法不用加工专门的热阻测试芯片，对待测的集成电路根据芯片的工艺结构选择热阻测试中的加热单元和温度敏感单元，在与实际应用功率基本相同的条件下进行热阻测试，该方法克服了传统使用基于热阻测试芯片的方法过程较为烦琐，尤其是带腔体的陶瓷封装的集成电路，对于热阻测试芯片工艺，加热和温敏模型要求苛刻的缺陷，使得集成电路封装结到壳的热阻测试不再需要专用的热阻测试芯片，有效的简化了热阻测试的步骤，大大提高了测试的效率；

（2）、本发明提出的全新的超大规模集成电路加热模型，解决复杂集成电路难以选择加热单元的问题，该方法中采用集成电路内核部分电源与地之间的隔离二极管作为加热单元，选择外围部分电源与地之间的隔离二极管作为温度敏感单元，使集成电路封装结到壳的热阻测试不再需要专用的热阻测试芯片，有效的简化了热阻测试的步骤，提高了测试的效率；

（3）、本发明热阻测试方法在T3Ster热阻测试仪上即可完成，方法过程简单、操作方便、易于实现，具有较强的实用性。

附图说明

图1为热阻芯片测试原理示意图；

图2为本发明电源地之间隔离结纵向结构示意图；

图3为本发明待测集成电路结构示意图；

图4为本发明使用电源地隔离二极管进行测试的示意图；

图5为本发明待测集成电路结到壳热阻测试流程图；

图6为本发明实施例中K系数的测量曲线；

图7为本发明实施例中计算得到的两条结构函数曲线；

图8为本发明实施例中结到壳热阻计算曲线。

具体实施方式

下面结合附图和具体实施例对本发明作进一步详细的描述：

结到壳热阻是指集成电路中结到封装壳体上参考点的温差与功耗之比。公式表达为：

Rθ=（T_J-T_C）/P（1）

其中T_J、T_C单位为℃，P单位为W，Rθ为℃/W；T_C是指芯片粘接面所在的封装外壳的温度，为了测试的准确性会将此外壳面安装在恒温控制扳上并用一定的压力装置顶紧。

T_J是芯片结区的平均温度，但鉴于目前工艺下的集成电路一般有3层以上的金属层，结区被严重遮挡很难测到其温度。此处采用PN结的温度敏感特性间接测量其温度，具体的原理是：

PN结正向压降受两个因素的影响：正向电流（I_f）和结温（Tj）。在电流恒定的情况下，正向压降变化量与结温变化量成正比，也即ΔT=K*ΔV。显然电压的改变就可以转换为结温的改变，根据热阻的定义和以上的电学温度关系可得：

Rθ=ΔT/ΔP=KΔV/ΔP（2）

施加的功率和电压的变化量很方便获得，这样只需要知道K系数，是即可得到热阻。

一般集成电路的热阻测试都是依靠制作专门的热测试芯片来完成的。在此芯片上包含加热单元和温度敏感测量单元，如图1。首先在加热单元上施加一定的功率，使整个芯片发热，然后对温度敏感单元电压与温度的关系进行测量，利用公式即可计算出热阻。

本发明不用加工专门的热阻测试芯片，对待测的集成电路根据芯片的工艺结构选择热阻测试中的加热单元和温度敏感单元，在与实际应用功率基本相同的条件下进行热阻测试。

本发明的具体原理如下：

集成电路中温度的升高主要是由于电压、电流作用产生的功耗使得芯片本身温度升高，即为一种自热效应。这种热主要来源是硅体内的晶体管上的结所产生的功耗。超大规模集成电路的硅体内一般有上百万个晶体管和结，他们共同作用产生了芯片的大部分功耗。要使他们同时工作线路会非常复杂，显然不是用来进行测试热阻的好方法。考虑到集成电路的工艺结构，其纵切面参见图2，如图2所示为本发明电源地之间隔离结纵向结构示意图。从图2中可以看到在硅体内部电源与地之间是个尺寸很大的PN结。电路正常使用情况下它是反偏的PN结，几乎没有电流流过。但是如果从地到电源通一个恒定的正向电流的话，这个PN结就成为了一个跨越整个芯片硅体的正向结，非常适合作为加热单元或温度敏感单元。

如果被测的集成电路只有一组电源和地回路，那么可以将电源与地之间的隔离二极管（PN结）同时作为加热单元或温度敏感单元，但由于互相干扰这样测得的热阻误差会比较大。

对于结构比较复杂的集成电路，一般会有内核和外围两种相互独立的电源地回路系统，参见图3，如图3所示为本发明待测集成电路结构示意图。通常内核产生功耗会占整个芯片功耗的85%以上。根据此特点可以选择将集成电路内核电源与地之间的隔离二极管作为加热单元，外围电源与地之间的隔离二极管作为温度敏感单元，参见图4，如图4所示为本发明使用电源地隔离二极管进行测试的示意图。本发明热阻测试方法适用于被测的集成电路包括两组或两组以上的电源地回路系统。

实施例1

实例选用基于电学法的热瞬态测试技术测量，其封装形式为PGA141陶瓷封装不带热沉，芯片面积为7×7mm，银浆粘接的数字集成电路产品。本实施例集成电路分为内核和外围两组电源地回路系统。

如图5所示为本发明待测集成电路结到壳热阻测试流程图，集成电路结到壳热阻测试的方法具体包括如下步骤：

步骤（一）、将T3Ster热阻测试仪开机，设定T3Ster热阻测试仪的测量模式为二极管模式，两端的定义是A为正和C为地，将被测集成电路的外围电源与地之间的隔离二极管作为温度敏感单元，然后将被测集成电路内所有电源管脚连接到T3Ster热阻测试仪的C端，所有地管脚连接到T3Ster热阻测试仪的A端；确认电路的连接是否正确。

步骤（二）、测试被测集成电路的外围电源与地之间的隔离二极管两端的伏安特性，并确定测试电流，测试电流最好选择伏安特性的拐点电流。本实施例确定测试电流为10mA。

步骤（三）、在T3Ster热阻测试仪的计算机上启动T3Ster热阻测试软件，将T3Ster热阻测试仪的温控油槽打开，通过T3Ster热阻测试软件将温控油槽启动，并设置温度范围，例如30℃-85℃，将被测集成电路放入温控油槽中，按照软件操作指南在上述预先设置的温度范围内准确测量温敏单元的K系数。本案例中测得为-2.375mV/℃，测试曲线见图6，如图6所示为本发明实施例中K系数的测量曲线。

步骤（四）、测好K系数后，将被测集成电路的芯片粘接面所在的外壳平面和T3Ster热阻测试仪的恒温平台紧密接触，本例中恒温台设定为40℃，在T3Ster热阻测试仪上利用通气的压力装置顶紧被测集成电路，压力为2-3MPa，本实施例中压力选2MPa。

步骤（五）、将被测集成电路的内核电源与地之间的隔离二极管作为加热单元，然后将被测集成电路的内核回路中所有电源管脚连接到T3Ster热阻测试仪的加热恒流源的负端，所有地管脚接到加热恒流源的正端，确认电路的连接是否正确。对隔离二极管两端的伏安特性进行测试，确定正向压降；

步骤（六）、选择被测集成电路实际工作时的最大功率作为加热功率，与步骤（五）中测得的正向压降相除（即加热功率除以正向压降）得到需要施加的加热电流，将加热电流施加在所述加热单元上，当加热单元两端的压降不再发生改变即达到热平衡状态。

本实施例中被测集成电路工作时功率约为2W，其中内核部分功率为1.8W。选择内核电源与地之间的隔离二极管作为加热单元，VH约为0.8V，需要施加2.2A加热电流，其功耗约为1.8W。

步骤（七）、待达到热平衡状态以后，停止施加在被测集成电路上的加热电流，并立即对该温度敏感单元的正向导通压降进行记录，直致达到新的热平衡状态停止记录；T3Ster热阻测试仪自动记录被测集成电路的冷却曲线，冷却曲线的纵坐标是电压的变化值，横坐标是时间的对数坐标。

步骤（八）、将被测集成电路的芯片粘接面所在的外壳平面涂上导热硅脂，将外壳平面与T3Ster热阻测试仪的恒温台紧密接触，重复步骤（五）—（七），再次得到被测集成电路的冷却曲线。

步骤（九）、由所述两次得到的冷却曲线进行计算，将两条冷却曲线导入上T3Ster热阻测试仪附带的分析软件中的结构函数计算模块，得到两条结构函数曲线见图7，进一步得到结到壳热阻计算曲线见图8。从而得到被测集成电路结到壳热阻。

本实施例计算得到的结到壳热阻为3.98℃/W，与用软件仿真得到的数据4℃/W一致，证明该方法有效可靠。

若所述被测的集成电路仅包括一组电源和地回路，将电源与地之间的隔离二极管同时作为加热单元和温度敏感单元，按照上述步骤（一）～（九）进行测试。

本发明使得集成电路封装结到壳的热阻测试不再需要专用的热阻测试芯片，有效的简化了热阻测试的步骤，大大提高了测试的效率。

以上所述，仅为本发明最佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。

本发明说明书中未作详细描述的内容属于本领域专业技术人员的公知技术。

Claims (5)

1.一种超大规模集成电路结到壳热阻测试的方法，其特征在于：包括如下步骤：

步骤(一)、将T3Ster热阻测试仪开机，设定T3Ster热阻测试仪的测量模式为二极管模式，两端的定义是A为正和C为地，所述被测的集成电路包括两组或两组以上的电源和地回路，将所述被测集成电路的外围电源与地之间的隔离二极管作为温度敏感单元，然后将所述被测集成电路外围的所有电源管脚连接到T3Ster热阻测试仪的C端，外围的所有地管脚连接到T3Ster热阻测试仪的A端；

步骤(二)、测试所述被测集成电路的外围电源与地之间的隔离二极管两端的伏安特性，并确定测试电流；

步骤(三)、在T3Ster热阻测试仪的计算机上启动T3Ster热阻测试软件，将T3Ster热阻测试仪的温控油槽打开，通过T3Ster热阻测试软件将所述温控油槽启动，并设置温度范围，将被测集成电路放入温控油槽中，在所述设置的温度范围内测量温度敏感单元的K系数；

步骤(四)、将被测集成电路的芯片粘接面所在的外壳平面和T3Ster热阻测试仪的恒温平台紧密接触，在T3Ster热阻测试仪上利用通气的压力装置顶紧被测集成电路；

步骤(五)、将所述被测集成电路的内核电源与地之间的隔离二极管作为加热单元，然后将被测集成电路的内核回路中所有电源管脚连接到T3Ster热阻测试仪的加热恒流源的负端，所有地管脚接到加热恒流源的正端，对所述隔离二极管两端的伏安特性进行测试，确定正向压降；

步骤(六)、选择被测集成电路实际工作时的最大功率作为加热功率，与步骤(五)中测得的正向压降相除即得到需要施加的加热电流，将加热电流施加在所述加热单元上，当加热单元两端的压降不再发生改变即达到热平衡状态；

步骤(七)、待达到热平衡状态以后，停止施加在被测集成电路上的加热电流，并对所述温度敏感单元的正向导通压降进行记录，直致达到新的热平衡状态停止记录；T3Ster热阻测试仪自动记录被测集成电路的冷却曲线，所述冷却曲线的纵坐标是电压的变化值，横坐标是时间的对数坐标；

步骤(八)、将被测集成电路的芯片粘接面所在的外壳平面涂上导热硅脂，将所述外壳平面与T3Ster热阻测试仪的恒温台紧密接触，重复步骤(五)—(七)，再次得到被测集成电路的冷却曲线；

步骤(九)、由所述两次得到的冷却曲线进行计算，将两条冷却曲线导入上T3Ster热阻测试仪的分析软件中的结构函数计算模块，计算得到被测集成电路结到壳热阻。

2.根据权利要求1所述的一种超大规模集成电路结到壳热阻测试的方法，其特征在于：所述步骤(二)中确定的测试电流为隔离二极管两端的伏安特性的拐点电流。

3.根据权利要求1所述的一种超大规模集成电路结到壳热阻测试的方法，其特征在于：所述步骤(三)中设置的温度范围为30℃-85℃。

4.根据权利要求1所述的一种超大规模集成电路结到壳热阻测试的方法，其特征在于：所述步骤(四)中在T3Ster热阻测试仪上利用通气的压力装置顶紧被测集成电路，压力装置的压力为2-3MPa。

5.根据权利要求1所述的一种超大规模集成电路结到壳热阻测试的方法，其特征在于：若所述被测的集成电路仅包括一组电源和地回路，将电源与地之间的隔离二极管同时作为加热单元和温度敏感单元，按照所述步骤(一)～(九)进行测试。