CN103837738B - 电量变送器 - Google Patents

Abstract

本发明电量变送器，涉及特别适用于特定功能的数据处理设备，是一种基于FPGA现场可编程门阵列结合三模冗余技术的具备容错功能的电量变送器，包括三相信号采集模块、信号调理模块、A/D采样模块、频率测量模块、FPGA控制器模块、CAN总线通信模块和电源模块，克服了现有电量变送器在任意单相变送出错时将直接导致最终变送结果错误，以至引发系统开环或设备误动作，导致整个系统瘫痪的缺陷。

Description

电量变送器

技术领域

本发明的技术方案涉及特别适用于特定功能的数据处理设备，具体地说是电量变送器。

背景技术

电量变送器在工业领域的电气测量、巡回检测、自动控制及调度等过程中具有广泛的应用。随着工业自动控制系统复杂程度不断增大以及智能电网的产生和不断完善，电力系统可靠性问题开始受到世界各国的高度重视。其中，保障电力系统可靠性的一个重要环节即是检测变送装置的高可靠性。

现有的电量变送器不具备冗余容错功能，任意单相变送出错时将直接导致最终变送结果错误，而在工业闭环控制系统中，若因电量变送器故障导致反馈信息出错，极易引发系统开环或设备误动作，导致整个系统瘫痪。此外，现有的电量变送器仍然存在测量时效性不强、精度不高以及无远程网络接口的缺点。因此，在电力系统中需要一种高精度、高时效性且具备冗余容错功能和网络接口的电量变送器问世。

发明内容

本发明所要解决的技术问题是：提供电量变送器，是一种基于FPGA现场可编程门阵列结合三模冗余技术的具备容错功能的电量变送器，克服了现有电量变送器在任意单相变送出错时将直接导致最终变送结果错误，以至引发系统开环或设备误动作，导致整个系统瘫痪的缺陷。

本发明解决该技术问题所采用的技术方案是：电量变送器，是一种基于FPGA现场可编程门阵列结合三模冗余技术的具备容错功能的电量变送器，包括三相信号采集模块、信号调理模块、A/D采样模块、频率测量模块、FPGA控制器模块、CAN总线通信模块和电源模块；其中，三相信号采集模块包括三相电压传感器和三相电流传感器，A/D采样模块包括采样通道、ADC芯片和外围电路，三相信号采集模块中的三相电压传感器和三相电流传感器的输出端与信号调理模块的输入端相连接，信号调理模块输出端与A/D采样模块的输入端及频率测量模块的输入端相连接，A/D采样模块中的ADC芯片由FPGA控制器模块中的A/D采样控制模块给予同步控制，指使A/D采样模块的采样通道分别对三相电压传感器的电压信号和三相电流传感器的电流信号进行同时采样，所得的采样数据以并行方式送入FPGA控制模块，频率测量模块的数据也输入FPGA控制器模块，FPGA控制器模块中的CAN总线通信控制模块对CAN总线通信模块进行控制，电源模块对信号调理模块、A/D采样模块、FPGA控制器模块和CAN总线通信模块提供电力。

上述电量变送器，所述FPGA控制器模块为FPGA现场可编程门阵列，包括锁相环模块、A/D采样控制模块、双口RAM模块、DFT变换模块、数据存储模块、参数计算模块、冗余容错模块和CAN总线输出控制模块。

上述电量变送器，所述三模冗余技术即三模冗余方法，是将三相电中每一相电视为一个冗余通道，在FPGA控制器模块内部分别对每相电的电压、电流、频率、有功功率、无功功率、视在功率和功率因数参量进行并行运算，运算结果以“三取二”投票表决方式对三相参数计算结果进行相互对比，以判断正误，具体方法是：

（1）电压、电流、有功功率、无功功率、视在功率和功率因数容错设计

A、B、C三相电压和电流有效值变送结果均以16位二进制数字量存储，该电压和电流允许测量最大值分别为U_max=120V、I_max=6A，标准值为U_s=100V、I_s=5A，三相允许互差值为10%U_s、10%I_s，则电压有效值变送结果的低11位为允许互差位,因此，“三取二”容错方法采取对三相电压、电流计算结果截取高5位进行从高至低逐位三相互比，根据三取二表决方式完成对单相或两相变送出错的错误屏蔽，并对出错相以输出错误代码形式给出提示，以U'_X、I'_X表示x相电压、电流的高5位值，U_X、I_X表示x相电压、电流有效值，P_X表示x相有功功率值，具体容错判断方法如下：

(1.1)三相变送均无错，即：

U'_A＝U'_B＝U'_C，I'_A＝I'_B＝I'_C，则

$U=\frac{U_A+U_B+U_C}{3},I=\frac{I_A+I_B+I_C}{3},$ P＝P_A+P_B+P_C，

S＝UI；

(1.2)单相变送出错，以A相变送出错为例，B、C同理，即

U'_A≠U'_B＝U'_C或I'_A≠I'_B=I'_C，则

$U=\frac{U_B+U_C}{2},I=\frac{I_B+I_C}{2},P=\frac{2(P_B+P_C)}{3},$

S＝UI，并输出错误代码；

(1.3)两相变送出错，以A、C相出错为例，其它情况同理

A相出错：U'_A≠U'_B＝U'_C或I'_A≠I'_B=I'_C，

且C相出错：U'_A=U'_B≠U'_C或I'_A=I'_B≠I'_C，则

U＝U_B，I＝I_B，P＝3P_B，S＝UI，并输出错误代码；

上述式子中，U、I、P、S、Q、分别表示最终输出的电压、电流、有功功率、无功功率、视在功率和功率因数。

（2）频率容错设计

A、B、C三相频率测量结果以16位数字量存储，“三取二”容错设计截取三相频率测量结果的高3位进行三相互比，完成对测量出错通道的屏蔽，并于出错相以输出错误代码形式给出提示，以f表示最终输出频率，f_x'表示x相频率值的高3位数值，f_X表示X相频率的检测值，容错方法如下：

(2.1)三相测量均无错，即当三相检测均无故障时，取三相运算结果的平均值作为最终输出，

f'_A＝f'_B＝f'_C，则 $f=\frac{f_A+f_B+f_C}{3};$

(2.2)当三相中某一相变送出错时，以另外两相的计算结果取平均值输出，以A相测量出错为例，B、C相同理，即：

f'_A≠f'_B＝f'_C,则并输出错误代码；

上述电量变送器，所述三模冗余方法中每相电的电压和电流有效值计算方法采用全波傅里叶算法，具体方法如下：

ADC芯片对A、B、C三相电进行同步采样得到被测量的三相电压和三相电流信号，由于三相电的每一相均为一个独立通道，下面仅描述A相的电参数计算方法，B和C相与之相同，

对A相进行同步采样得到N点电压序列{u(n)}和电流序列{i(n)}，由其构成一个复数序列：

x(n)＝u(n)+ji(n)(0≤n≤N-1)(1)

对序列进行DFT离散傅里叶变换为

$X\left(K\right)=\mathrm{DFT}\left[x\left(n\right)\right]=\underset{n=0}{\overset{N-1}{\mathrm{\Σ}}}\left[x\left(n\right)e^{-j(2\mathrm{\π}/N)\mathrm{nK}}\right]$

由（1）式得

$\left\{\begin{array}{c}u\left(n\right)=\frac{1}{2}[x\left(n\right)+x^{*}\left(n\right)]\\ i\left(n\right)=\frac{1}{2j}[x\left(n\right)-x^{*}\left(n\right)]\end{array}\right.---\left(2\right)$

对(2)式进行DFT变换，考虑其复共轭性质，可得到A相电压、电流的频谱为：

$\left\{\begin{array}{c}U\left(K\right)=\frac{1}{2}[X\left(K\right)+X^{*}\left(K\right)]\\ I\left(K\right)=\frac{1}{2j}[X\left(K\right)-X^{*}(N-K)]\end{array}\right.---\left(3\right)$

其中，N设定为8、32或64，u(n)、i(n)表示N个采样点组成的电压、电流信号瞬时值序列，X(K)和X^*(N-K)分别是x(n)和x^*(n)DFT变换后的序列，K表示第K次谐波，U(K)、I(K)分别表示K次谐波电压、电流的幅值。

在FPGA上采用verilogHDL语言及原理图设计方法设计DFT变换模块，完成对(1)式的DFT运算，将得到的变换结果带入(3)式，可得到电压和电流的频谱；

设U_k为电压的第K次谐波的向量表示，I_k为电流第K次谐波的向量表示，则电压、电流向量与频谱的关系为：

$\left\{\begin{array}{c}{U}_K=\frac{2j}{N}U\left(K\right)\\ I_K=\frac{2j}{N}I\left(K\right)\end{array}\right.$

因此，对每周期进行N点采样，可得到K次谐波的电压、电流有效值U_K、I_K及有功功率P_K为：

$U_K=\frac{1}{\sqrt{2}N}\sqrt{{[X_R\left(K\right)+X_R(N-K)]}^2+{[X_I\left(K\right)-X_I(N-K)]}^2},(1\≤K\≤\frac{N}{2}-1)$

$I_K=\frac{1}{\sqrt{2}N}\sqrt{{[X_R\left(K\right)+X_R(N-K)]}^2+{[X_I\left(K\right)-X_I(N-K)]}^2},(1\≤K\≤\frac{N}{2}-1)$

$P_K=\frac{1}{N^2}[X_R\left(K\right)\×X_I(N-K)+X_I\left(K\right)\×X_R(N-K)],(1\≤K\≤\frac{N}{2}-1)$

其中X_R(K)和X_I(K)分别为DFT变换结果X(K)的实部和虚部，由以上结果可得到A相电压、电流有效值及有功功率：

$U_A=\sqrt{\underset{K=1}{\overset{N/2-1}{\mathrm{\Σ}}}{U}_K^2}$

$I_A=\sqrt{\underset{K=1}{\overset{N/2-1}{\mathrm{\Σ}}}{I}_K^2}$

$P_A=\underset{K=1}{\overset{N/2-1}{\mathrm{\Σ}}}{P}_K$

同理可得B、C相电压、电流有效值及有功功率。

上述电量变送器，所述信号调理模块中包含采样电阻。

上述电量变送器，所述A/D采样模块中包含的ADC芯片为A/D7865采样芯片。

上述电量变送器，所述频率测量模块中包含电压过零比较器。

上述电量变送器，所述CAN总线输出控制模块是在FPGA控制器模块内采用verilogHDL硬件描述语言设计的，并实行对CAN总线通信的控制。

上述电量变送器，所述电源模块为DC/DC电源。

上述电量变送器，其输出为CAN总线方式输出。

上述电量变送器，所述三相信号采集模块、信号调理模块、A/D采样模块、频率测量模块、FPGA现场可编程门阵列、三相电压传感器、三相电流传感器、CAN总线输出控制模块和CAN总线方式输出均是本技术领域所公知的。

上述电量变送器，其构成所涉及的零部件均通过商购获得。

本发明的有益效果是：与现有技术相比，本发明的突出的实质性特点是：

（1）本发明电量变送器所用的三模冗余技术，是用三个相同的模块分别实现相同的功能，最后在冗余容错模块中对三相结果进行互比，屏蔽三个变送结果中与其它两个数值相差较大的结果，完成对正确变送结果的选择，以实现容错的目的。三个模块中只要不同时出现两个相同的错误，就能掩蔽掉故障模块的错误，保证系统正确的输出，由于三个模块是互相独立的，两个模块同时出现错误是极小概率事件，故可以大大提高系统的可信性。

（2）本发明电量变送器所用的FPGA控制器模块即FPGA现场可编程门阵列，具有静态可重复编程和动态在系统重构的特性，使得硬件的功能可以像软件一样通过编程来修改。大量的RAM和乘法累加器等功能单元，能胜任复杂的时序或组合逻辑，很好的解决系统时钟同步等问题。同一个触发脉冲下可同时进行多个乘法和加法运算，工作频率可达500MHz以上，数据并行高速处理能力强大。因此，在FPGA控制器模块上实现电信号的FFT处理可大大提高数据变送的时效性。

与现有技术相比，本发明的显著进步是：

（1）在本发明电量变送器单相变送出错的情况下仍可输出正确的结果，尤其在闭环控制系统中即使变送器单通道变送故障也能确保变送数据的正确性，避免系统开环和设备误动作，提高了系统的稳定性和可靠性。

（2）本发明电量变送器三相变送均无误时取三相计算结果的平均值作为输出，当其中一相变送出错时以另外两相的变送结果取平均值作为输出，减小了数据的变送误差，提高了电量变送器的精度。

（3）本发明电量变送器中FPGA控制器的选用，为三相电信号的同时采样提供了良好的硬件条件，满足了三模冗余设计的要求。此外，采用FPGA控制器以纯硬件方式完成对采样信号的计算和变送，响应时间更短，变送速度更快，相比现有的电量变送器的变送时效性更强。

（4）本发明电量变送器采用CAN总线的通信方式，传输距离相比传统RS485接口通讯传输距离更远，设备兼容性和抗干扰性更强。

附图说明

下面结合附图和实施例对本发明进一步说明。

图1是本发明电量变送器总体构成的示意框图。

图2是本发明电量变送器设计的三模冗余技术原理示意图。

图3是本发明电量变送器的FPGA控制器模块内部结构示意框图。

图4是本发明电量变送器的FPGA控制器模块中DFT变换模块的DFT变换方式示意图。

图5是本发明电量变送器的FPGA控制器模块中参数计算模块结构示意图。

图6是本发明电量变送器的FPGA控制器模块中冗余容错模块结构示意图。

具体实施方式

图1所示实施例表明，本发明电量变送器，包括三相信号采集模块、信号调理模块、A/D采样模块、频率测量模块、FPGA控制器模块、CAN总线通信模块和电源模块；其中，三相信号采集模块中的A相、B相、C相的电压传感器PT和电流传感器CT的输出与信号调理模块的输入端相连接，信号调理模块输出端与A/D采样模块的输入端及频率测量模块的输入端相连接，图中的表示A/D采样模块中的ADC芯片由FPGA控制器模块给予同步控制，使A/D采样模块的采样通道，分别对三相电压传感器的电压信号和三相电流传感器的电流信号进行同时采样，所得采样数据以并行方式送入FPGA控制模块，频率测量模块的数据也输入FPGA控制器模块，FPGA控制器模块对CAN总线通信模块进行控制，电源模块对信号调理模块、A/D采样模块、FPGA控制器模块和CAN总线通信模块提供电力。

图2所示实施例表明，本发明电量变送器设计的三模冗余技术主要原理是：是将A、B、C三相电中每一相电视为一个冗余通道，在FPGA控制器模块内部分别对每相电的电压、电流、频率、有功功率和无功功率参量进行并行运算，A相变送结果、B相变送结果和C相变送结果以“三取二”投票表决方式对三相参数计算结果进行相互对比输出，以判断正误。

图3所示实施例表明，本发明电量变送器FPGA控制器模块内部结构包括锁相环模块、A/D采样控制模块、双口RAM模块、DFT变换模块、数据存储模块、参数计算模块、冗余容错模块和CAN总线输出控制模块；锁相环模块用于实现同步等间隔的采样并完成各模块时钟信号的生成，双口RAM模块对A/D采样数据进行存储，DFT变换模块完成对三相采样数据的离散傅里叶变换，数据存储模块对DFT变换结果进行存储，参数计算模块根据DFT变换结果完成对三相电压、电流、有功功率、无功功率、视在功率和功率因数进行计算，冗余容错模块完成对三相结果的“三取二”容错选择并将结果取平均值输出，CAN总线输出控制模块完成对CAN总线的输出控制。FPGA控制器模块内部各个组成模块的连接方式是：锁相环模块中的时钟信号输出端分别与双口RAM模块和A/D采样控制模块的时钟信号输入端相连接，从A/D采样模块的A/D7865采样芯片传来的数据并行进入双口RAM模块中进行存储，双口RAM模块数据输出端与DFT变换模块的数据输入端相连，将64点数据传递给DFT变换模块进行DFT变换，DFT变换模块数据输出端与数据存储模块的数据输入端相连接，完成对DFT变换模块的变换结果的存储，数据存储模块的数据输出端与参数计算模块的数据输入端相连接，将数据传送给参数计算模块，完成各相电压、电流有效值以及有功功率的计算，参数计算模块的数据输出端与冗余容错模块的数据输入端相连接，完成对三相信号计算结果的容错判定，冗余容错模块的数据输出端与CAN总线输出控制模块的信号输入端相连接，完成变送结果的输出。

另外，A/D采样控制模块的输出端与A/D采样模块中的A/D7865采样芯片的控制端口相连接，以完成对A/D7865采样芯片的控制。

图4所示实施例表明，本发明电量变送器的FPGA控制器模块中DFT变换模块的DFT变换方式以调用altera公司的IP核实现，其调用方式为：每一相电压、电流的16位采样信号分别送入该相DFT模块的sinkreal[15..0]和sinkimag[15..0]信号端，对sink_valid、source_ready和inverse信号置高则启动DFT正变换，给DFT模块传送第一个数据时需给sink_sop一个正脉冲信号作为DFT序列开始信号，给DFT模块传送最后一个数据时需给sink_eop一个正脉冲信号作DFT序列结束信号，DFT变换结束时source_valid信号自动置高，作为下一个模块的使能触发信号。source_real[15..0]，source_real[15..0]为DFT变换结果的输出端，连接到下一个模块的数据输入端。

图5所示实施例表明，本发明电量变送器的FPGA控制器模块中参数计算模块结构是：参数计算模块的输入端XRk[63..0]、XIk[63..0]与存储器模块的数据输出端相连接，clk、reset_n信号分别为时钟信号和复位信号，与DFT模块的时钟信号和复位信号相连，U、I、P分别表示各相电压、电流有效值及有功功率的数值，内部结构包括采用verilogHDL语言描述的定点-浮点相互转换函数、altera开方IP核的调用以及64位加法、减法函数，按照上文所述算法实现对各相电压、电流有效值及有功功率的计算。图中，左上角P_C表示参数计算模块的模块名，左下角inst1为该模块的实例名。

图6所示实施例表明，本发明电量变送器的FPGA控制器模块中冗余容错模块结构是：fA、UA、IA、PA分别为A相电的频率、电压有效值、电流有效值和有功功率信号，B相和C相依次对应图中相应信号端，f、U、I、P、Q、S、PF分别为变送器最终输出的电网频率、电压有效值、电流有效值、有功功率、无功功率、视在功率和功率因数的数值，ero_code[5..0]输出变送出错时的错误代码，本模块按照上文所述容错设计方法完成对各电参数的三相互比及求平均值运算。

实施例1

本实施例的电量变送器，是一种基于FPGA现场可编程门阵列结合三模冗余技术的具备容错功能的电量变送器。如图1所示实施例，本实施例的电量变送器包括包括三相信号采集模块、信号调理模块、A/D采样模块、频率测量模块、FPGA控制器模块、CAN总线通信模块和电源模块；其中，三相信号采集模块包括三相电压传感器和三相电流传感器，A/D采样模块包括采样通道、ADC芯片和外围电路，三相信号采集模块中的三相电压传感器和三相电流传感器的输出端与信号调理模块的输入端相连接，信号调理模块输出端与A/D采样模块的输入端及频率测量模块的输入端相连接，A/D采样模块中的ADC芯片由FPGA控制器模块给予同步控制，指使A/D采样模块的采样通道分别对三相电压传感器的电压信号和三相电流传感器的电流信号进行同时采样，所得的采样数据以并行方式送入FPGA控制模块，频率测量模块的数据也输入FPGA控制器模块，FPGA控制器模块对CAN总线通信模块进行控制，电源模块对信号调理模块、A/D采样模块、FPGA控制器模块和CAN总线通信模块提供电力。

本实施例的电量变送器，所述FPGA控制器模块为FPGA现场可编程门阵列，如图3所示实施例，所述FPGA控制器模块包括锁相环模块、A/D采样控制模块、双口RAM模块、DFT变换模块、数据存储模块、参数计算模块、冗余容错模块和CAN总线输出控制模块；所述信号调理模块中包含采样电阻；所述A/D采样模块中包含A/D7865采样芯片及外围电路；所述A/D7865采样芯片的型号为A/D7865；所述频率测量模块中包含电压过零比较器；所述CAN总线输出控制模块是在FPGA控制器模块内采用verilogHDL硬件描述语言设计的，并实行对CAN总线通信的控制；所述电源模块为DC/DC电源；本实施例的电量变送器的输出为CAN总线方式输出。

本实施例的电量变送器的FPGA控制器模块中DFT变换模块的DFT变换方式如图4所示实施例；本实施例的电量变送器的FPGA控制器模块中参数计算模块结构如图5所示实施例；本实施例的电量变送器的FPGA控制器模块中冗余容错模块结构如图6所示实施例。

本实施例的电量变送器的三模冗余技术即三模冗余方法如图2所示实施例，是将三相电中每一相电视为一个冗余通道，在FPGA内部分别对每相电的电压、电流、频率、有功功率和无功功率参量进行并行运算，运算结果以“三取二”投票表决方式对三相参数计算结果进行相互对比，以判断正误，具体方法是：

（1）电压、电流、有功功率、无功功率、视在功率和功率因数容错设计

A、B、C三相电压和电流有效值变送结果均以16位二进制数字量存储，该电压和电流允许测量最大值分别为U_max=120v、I_max=6A，标准值为U_s=100v、I_s=5A，三相允许互差值为10%U_s、10%I_s，则电压有效值变送结果的低11位为允许互差位,因此，“三取二”容错方法采取对三相电压、电流计算结果截取高5位进行从高至低逐位三相互比，根据三取二表决方式完成对单相或两相变送出错的错误屏蔽，并对出错相以输出错误代码形式给出提示，以U'_X、I'_X表示x相电压、电流的高5位值，U_X、I_X表示x相电压、电流有效值，P_X表示x相有功功率值，具体容错判断方法如下：

(1.1)三相变送均无错，即：

U'_A＝U'_B＝U'_C，I'_A＝I'_B＝I'_C，则

$U=\frac{U_A+U_B+U_C}{3},I=\frac{I_A+I_B+I_C}{3},$ P＝P_A+P_B+P_C，

S＝UI；

(1.2)单相变送出错，以A相变送出错为例，B、C同理，即

U'_A≠U'_B＝U'_C或I'_A≠I'_B=I'_C，则

$U=\frac{U_B+U_C}{2},I=\frac{I_B+I_C}{2},P=\frac{2(P_B+P_C)}{3},$

S＝UI，并输出错误代码；

(1.3)两相变送出错，以A、C相出错为例，其它情况同理

A相出错：U'_A≠U'_B＝U'_C或I'_A≠I'_B=I'_C，

且C相出错：U'_A=U'_B≠U'_C或I'_A=I'_B≠I'_C，则

U＝U_B，I＝I_B，P＝3P_B，S＝UI，并输出错误代码；

上述式子中，U、I、P、S、Q、分别表示最终输出的电压、电流、有功功率、无功功率、视在功率和功率因数。

（2）频率容错设计

A、B、C三相频率测量结果以16位数字量存储，“三取二”容错设计截取三相频率测量结果的高3位进行三相互比，完成对测量出错通道的屏蔽，并于出错相以输出错误代码形式给出提示，以f表示最终输出频率，f_x'表示x相频率值的高3位数值，f_X表示X相频率的检测值，容错方法如下：

(2.1)三相测量均无错，即当三相检测均无故障时，取三相运算结果的平均值作为最终输出，

f'_A＝f'_B＝f'_C，则 $f=\frac{f_A+f_B+f_C}{3};$

(2.2)当三相中某一相变送出错时，以另外两相的计算结果取平均值输出，以A相测量出错为例，B、C相同理，即：

f'_A≠f'_B＝f'_C,则并输出错误代码；

本实施例的电量变送器的三模冗余方法中，每相电的电压和电流有效值计算方法为全波傅里叶算法，具体方法如下：

ADC芯片对A、B、C三相电进行同步采样得到被测量的三相电压和三相电流信号，由于三相电的每一相均为一个独立通道，下面仅描述A相的电参数计算方法，B和C相与之相同，

对A相进行同步采样得到N点电压序列{u(n)}和电流序列{i(n)}，由其构成一个复数序列：

x(n)＝u(n)+ji(n)(0≤n≤N-1)(4)

对序列进行DFT离散傅里叶变换为

$X\left(K\right)=\mathrm{DFT}\left[x\left(n\right)\right]=\underset{n=0}{\overset{N-1}{\mathrm{\Σ}}}\left[x\left(n\right)e^{-j(2\mathrm{\π}/N)\mathrm{nK}}\right]$

由（1）式得

$\left\{\begin{array}{c}u\left(n\right)=\frac{1}{2}[x\left(n\right)+x^{*}\left(n\right)]\\ i\left(n\right)=\frac{1}{2j}[x\left(n\right)-x^{*}\left(n\right)]\end{array}\right.---\left(5\right)$

对(2)式进行DFT变换，考虑其复共轭性质，可得到A相电压、电流的频谱为：

$\left\{\begin{array}{c}U\left(K\right)=\frac{1}{2}[X\left(K\right)+X^{*}\left(K\right)]\\ I\left(K\right)=\frac{1}{2j}[X\left(K\right)-X^{*}(N-K)]\end{array}\right.---\left(6\right)$

其中，N设定为8，u(n)、i(n)表示N个采样点组成的电压、电流信号瞬时值序列，X(K)和X^*(N-K)分别是x(n)和x^*(n)DFT变换后的序列，K表示第K次谐波，U(K)、I(K)分别表示K次谐波电压、电流的幅值。

在FPGA上采用verilogHDL语言及原理图设计方法设计DFT变换模块，完成对(1)式的DFT运算，将得到的变换结果带入(3)式，可得到电压和电流的频谱；

设U_k为电压的第K次谐波的向量表示，I_k为电流第K次谐波的向量表示，则电压、电流向量与频谱的关系为：

$\left\{\begin{array}{c}{U}_K=\frac{2j}{N}U\left(K\right)\\ I_K=\frac{2j}{N}I\left(K\right)\end{array}\right.$

因此，对每周期进行N点采样，可得到K次谐波的电压、电流有效值U_K,I_K为：

$U_K=\frac{1}{\sqrt{2}N}\sqrt{{[X_R\left(K\right)+X_R(N-K)]}^2+{[X_I\left(K\right)-X_I(N-K)]}^2},(1\≤K\≤\frac{N}{2}-1)$

$I_K=\frac{1}{\sqrt{2}N}\sqrt{{[X_R\left(K\right)+X_R(N-K)]}^2+{[X_I\left(K\right)-X_I(N-K)]}^2},(1\≤K\≤\frac{N}{2}-1)$

$P_K=\frac{1}{N^2}[X_R\left(K\right)\×X_I(N-K)+X_I\left(K\right)\×X_R(N-K)],(1\≤K\≤\frac{N}{2}-1)$

其中X_R(K)和X_I(K)分别为DFT变换结果X(K)的实部和虚部，由以上结果可得到A相电压、电流有效值及有功功率：

$U_A=\sqrt{\underset{K=1}{\overset{N/2-1}{\mathrm{\Σ}}}{U}_K^2}$

$I_A=\sqrt{\underset{K=1}{\overset{N/2-1}{\mathrm{\Σ}}}{I}_K^2}$

$P_A=\underset{K=1}{\overset{N/2-1}{\mathrm{\Σ}}}{P}_K$

同理可得B、C相电压、电流有效值及有功功率。

本实施例的电量变送器中的三相信号采集模块、信号调理模块、A/D采样模块、频率测量模块、FPGA现场可编程门阵列、三相电压传感器、三相电流传感器、CAN总线输出控制模块和CAN总线方式输出均是本技术领域所公知的。

实施例2

除N设定32之外，其他同实施例1。

实施例3

除N设定为64之外，其他同实施例1。

上述实施例的电量变送器的构成所涉及的零部件均通过商购获得。

Claims (2)

1.电量变送器，其特征在于：是一种基于FPGA现场可编程门阵列结合三模冗余技术的具备容错功能的电量变送器，包括三相信号采集模块、信号调理模块、A/D采样模块、频率测量模块、FPGA控制器模块、CAN总线通信模块和电源模块；其中，三相信号采集模块包括三相电压传感器和三相电流传感器，A/D采样模块包括采样通道、ADC芯片和外围电路，三相信号采集模块中的三相电压传感器和三相电流传感器的输出端与信号调理模块的输入端相连接，信号调理模块输出端与A/D采样模块的输入端及频率测量模块的输入端相连接，A/D采样模块中的ADC芯片由FPGA控制器模块中的A/D采样控制模块给予同步控制，指使A/D采样模块的采样通道分别对三相电压传感器的电压信号和三相电流传感器的电流信号进行同时采样，所得的采样数据以并行方式送入FPGA控制模块，频率测量模块的数据也输入FPGA控制器模块，FPGA控制器模块中的CAN总线通信控制模块对CAN总线通信模块进行控制，电源模块对信号调理模块、A/D采样模块、FPGA控制器模块和CAN总线通信模块提供电力；上述FPGA控制器模块为FPGA现场可编程门阵列，包括锁相环模块、A/D采样控制模块、双口RAM模块、DFT变换模块、数据存储模块、参数计算模块、冗余容错模块和CAN总线输出控制模块；上述三模冗余技术即三模冗余方法，是将三相电中每一相电视为一个冗余通道，在FPGA控制器模块内部分别对每相电的电压、电流、频率、有功功率、无功功率、视在功率和功率因数参量进行并行运算，运算结果以“三取二”投票表决方式对三相参数计算结果进行相互对比，以判断正误，具体方法是：

(1)电压、电流、有功功率、无功功率、视在功率和功率因数容错设计：

A、B、C三相电压和电流有效值变送结果均以16位二进制数字量存储，该电压和电流允许测量最大值分别为U_max＝120v、I_max＝6A，标准值为U_s＝100v、I_s＝5A，三相允许互差值为10％U_s、10％I_s，则电压有效值变送结果的低11位为允许互差位,因此，“三取二”容错方法采取对三相电压、电流计算结果截取高5位进行从高至低逐位三相互比，根据三取二表决方式完成对单相或两相变送出错的错误屏蔽，并对出错相以输出错误代码形式给出提示，以U'_X、I'_X表示x相电压、电流的高5位值，U_X、I_X表示x相电压、电流有效值，P_X表示x相有功功率值，具体容错判断方法如下：

(1.1)三相变送均无错，即：

U'_A＝U'_B＝U'_C，I'_A＝I'_B＝I'_C，则

$U=\frac{U_A+U_B+U_C}{3},I=\frac{I_A+I_B+I_C}{3},$ P＝P_A+P_B+P_C，

S＝UI； $Q=\sqrt{S^2-P^2},$

(1.2)单相变送出错，以A相变送出错为例，B、C同理，即：

U'_A≠U'_B＝U'_C或I'_A≠I'_B＝I'_C，则

$U=\frac{U_B+U_C}{2},I=\frac{I_B+I_C}{2},P=\frac{2(P_B+P_C)}{3},$

S＝UI， $Q=\sqrt{S^2-P^2},$ 并输出错误代码；

(1.3)两相变送出错，以A、C相出错为例，其它情况同理：

A相出错：U'_A≠U'_B＝U'_C或I'_A≠I'_B＝I'_C，

且C相出错：U'_A＝U'_B≠U'_C或I'_A＝I'_B≠I'_C，则

U＝U_B，I＝I_B，P＝3P_B，S＝UI， 并输出错误代码，

上述式子中，U、I、P、S、Q、分别表示最终输出的电压、电流、有功功率、无功功率、视在功率和功率因数；

(2)频率容错设计：

A、B、C三相频率测量结果以16位数字量存储，“三取二”容错设计截取三相频率测量结果的高3位进行三相互比，完成对测量出错通道的屏蔽，并于出错相以输出错误代码形式给出提示，以f表示最终输出频率，f′_x表示x相频率值的高3位数值，f_X表示X相频率的检测值，容错方法如下：

(2.1)三相测量均无错，即当三相检测均无故障时，取三相运算结果的平均值作为最终输出，

f′_A＝f′_B＝f′_C，则 $f=\frac{f_A+f_B+f_C}{3};$

(2.2)当三相中某一相变送出错时，以另外两相的计算结果取平均值输出，以A相测量出错为例，B、C相同理，即：

f′_A≠f′_B＝f′_C,则并输出错误代码。

2.根据权利要求1所述电量变送器，其特征在于：所述三模冗余方法中每相电的电压和电流有效值计算方法采用全波傅里叶算法，具体方法如下：

ADC芯片对A、B、C三相电进行同步采样得到被测量的三相电压和三相电流信号，由于三相电的每一相均为一个独立通道，下面仅描述A相的电参数计算方法，B和C相与之相同，

对A相进行同步采样得到N点电压序列{u(n)}和电流序列{i(n)}，由其构成一个复数序列：

x(n)＝u(n)+ji(n)(0≤n≤N-1)(1)

对序列进行DFT离散傅里叶变换为

$X\left(K\right)=DFT\[x\left(n\right)\]=\underset{n=0}{\overset{N-1}{\Σ}}\[x\left(n\right)e^{-j(2\mathrm{\π}/N)nK}\]$

由(1)式得

$\left\{\begin{array}{c}u\left(n\right)=\frac{1}{2}\[x\left(n\right)+x^{*}\left(n\right)\]\\ i\left(n\right)=\frac{1}{2j}\[x\left(n\right)-x^{*}\left(n\right)\]\end{array}\right.---\left(2\right)$

对(2)式进行DFT变换，考虑其复共轭性质，可得到A相电压、电流的频谱为：

$\left\{\begin{array}{c}U\left(K\right)=\frac{1}{2}\[X\left(K\right)+X^{*}\left(K\right)\]\\ I\left(K\right)=\frac{1}{2j}\[X\left(K\right)-X^{*}(N-K)\]\end{array}\right.---\left(3\right)$

其中，N设定为8、32或64，u(n)、i(n)表示N个采样点组成的电压、电流信号瞬时值序列，X(K)和X^*(N-K)分别是x(n)和x^*(n)DFT变换后的序列，K表示第K次谐波，U(K)、I(K)分别表示K次谐波电压、电流的幅值；

在FPGA上采用verilogHDL语言及原理图设计方法设计DFT变换模块，完成对(1)式的DFT运算，将得到的变换结果带入(3)式，可得到电压和电流的频谱；

设U_k为电压的第K次谐波的向量表示，I_k为电流第K次谐波的向量表示，则电压、电流向量与频谱的关系为：

$\left\{\begin{array}{c}{U}_K=\frac{2j}{N}U\left(K\right)\\ I_K=\frac{2j}{N}I\left(K\right)\end{array}\right.$

因此，对每周期进行N点采样，可得到1～N/2-1次谐波的电压、电流有效值U_K,I_K为：

$U_K=\frac{1}{\sqrt{2}N}\sqrt{{\[X_R\left(K\right)+X_R(N-K)\]}^2+{\[X_I\left(K\right)-X_I(N-K)\]}^2},(1\≤K\≤\frac{N}{2}-1)$

$I_K=\frac{1}{\sqrt{2}N}\sqrt{{\[X_R\left(K\right)-X_R(N-K)\]}^2+{\[X_I\left(K\right)+X_I(N-K)\]}^2},(1\≤K\≤\frac{N}{2}-1)$

$P_K=\frac{1}{N^2}\[X_R\left(K\right)\×X_I(N-K)+X_I\left(K\right)\×X_R(N-K)\],(1\≤K\≤\frac{N}{2}-1)$

其中X_R(K)和X_I(K)分别为DFT变换结果X(K)的实部和虚部，由以上结果可得到A相电压、电流有效值及有功功率：

$U_A=\sqrt{\underset{K=1}{\overset{N/2-1}{\Σ}}{U}_K^2}$

$I_A=\sqrt{\underset{K=1}{\overset{N/2-1}{\Σ}}{I}_K^2}$

$P_A=\underset{K=1}{\overset{N/2-1}{\Σ}}{P}_K$

同理可得B、C相电压、电流有效值及有功功率。