CN103828048A - 单独和并行地选择eprom的电路 - Google Patents

单独和并行地选择eprom的电路 Download PDF

Info

Publication number
CN103828048A
CN103828048A CN201180073738.5A CN201180073738A CN103828048A CN 103828048 A CN103828048 A CN 103828048A CN 201180073738 A CN201180073738 A CN 201180073738A CN 103828048 A CN103828048 A CN 103828048A
Authority
CN
China
Prior art keywords
eprom
programming resistors
state
programming
resistors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201180073738.5A
Other languages
English (en)
Other versions
CN103828048B (zh
Inventor
N.葛
P.I.米库兰
B.L.裴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hewlett Packard Development Co LP
Original Assignee
Hewlett Packard Development Co LP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Development Co LP filed Critical Hewlett Packard Development Co LP
Publication of CN103828048A publication Critical patent/CN103828048A/zh
Application granted granted Critical
Publication of CN103828048B publication Critical patent/CN103828048B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/015—Ink jet characterised by the jet generation process
    • B41J2/04—Ink jet characterised by the jet generation process generating single droplets or particles on demand
    • B41J2/045—Ink jet characterised by the jet generation process generating single droplets or particles on demand by pressure, e.g. electromechanical transducers
    • B41J2/04501—Control methods or devices therefor, e.g. driver circuits, control circuits
    • B41J2/04541—Specific driving circuit
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/015—Ink jet characterised by the jet generation process
    • B41J2/04—Ink jet characterised by the jet generation process generating single droplets or particles on demand
    • B41J2/045—Ink jet characterised by the jet generation process generating single droplets or particles on demand by pressure, e.g. electromechanical transducers
    • B41J2/04501—Control methods or devices therefor, e.g. driver circuits, control circuits
    • B41J2/04581—Control methods or devices therefor, e.g. driver circuits, control circuits controlling heads based on piezoelectric elements
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/015—Ink jet characterised by the jet generation process
    • B41J2/04—Ink jet characterised by the jet generation process generating single droplets or particles on demand
    • B41J2/045—Ink jet characterised by the jet generation process generating single droplets or particles on demand by pressure, e.g. electromechanical transducers
    • B41J2/04501—Control methods or devices therefor, e.g. driver circuits, control circuits
    • B41J2/04586—Control methods or devices therefor, e.g. driver circuits, control circuits controlling heads of a type not covered by groups B41J2/04575 - B41J2/04585, or of an undefined type
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0433—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and one or more separate select transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0441—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing multiple floating gate devices, e.g. separate read-and-write FAMOS transistors with connected floating gates
    • G11C16/0458—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing multiple floating gate devices, e.g. separate read-and-write FAMOS transistors with connected floating gates comprising two or more independent floating gates which store independent data
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7887—Programmable transistors with more than two possible different levels of programmation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

一种集成电路包括第一EPROM、第二EPROM和电路。所述第一EPROM被配置为提供第一状态和第二状态。所述第二EPROM被配置为提供第三状态和第四状态。所述电路被配置为单独以及互相并行地选择所述第一EPROM和所述第二EPROM。

Description

单独和并行地选择EPROM的电路
背景技术
在喷墨打印头中，熔丝技术已用于N沟道金属氧化物半导体（NMOS）芯片中。在这些NMOS芯片中，选择性地熔断熔丝来对比特进行编程。然而，熔丝技术和以这种方式对熔丝进行编程具有缺点。熔丝相对较大，并且熔丝可能是不可靠的。此外，熔断熔丝可能在编程期间损坏喷墨打印机的喷嘴层，并且在熔丝烧断以后，来自熔丝的金属碎屑可能被吸入墨水中并引起喷墨笔堵塞，从而导致打印质量不佳。
近年来，已经开发出了可擦除可编程只读存储器（EPROM）器件。这些EPROM器件包括行和列的导电栅格，而没有熔丝。取而代之的是，存储器单元位于每个行/列的交叉处。每个存储器单元包括晶体管结构以及两个栅极，这两个栅极由薄的介电层将它们彼此隔开。这些栅极中的一个的是浮置栅极，而另一个是控制栅极或输入栅极。在未编程的存储器单元中，浮置栅极没有电荷，这导致阈值电压低。在经编程的存储器单元中，用电子对浮置栅极进行了充电，并且阈值电压较高。为了对存储器单元进行编程，向控制栅极和漏极施加编程电压（例如，10到16伏）。该编程电压吸引激发的电子到浮置栅极，从而增加了阈值电压。具有较低阈值电压的存储器单元是一个逻辑值，而具有较高阈值电压的存储器单元是另一个逻辑值。
附图说明
图1是示出了EPROM单元的一个示例的图。
图2是示出了EPROM芯片中的层的一个示例的图。
图3是示出使用图2的EPROM芯片的层的EPROM单元的一个示例的图。
图4是示出包括EPROM存储器和相关联的电路的系统的一个示例的图。
图5是示出了EPROM存储器中的EPROM比特的一个示例的图。
图6是示出了具有沟道宽度W的EPROM单元的一个示例的顶视图。
图7是示出了EPROM存储器中的EPROM比特的一个示例的图。
图8是示出了EPROM存储器中的EPROM比特的多级EPROM编码的一个示例的流程图。
图9是示出了包括图4的系统的喷墨打印系统的一个示例的图。
具体实施方式
在下面的详细描述中参考了附图，附图形成了该详细描述的一部分，并且在附图中通过说明的方式示出了在其中可以实践本发明的具体的实施例。就此方面，方向术语，例如“顶部”、“底部”、“前”、“后”、“引导”、“尾随”等，参考附图被描述的定向来使用。因为实施例的组件可以被置于多个不同的定向上，所以是出于说明的目的而绝非限制性的目的来使用方向术语。应当理解的是：可以在不脱离本发明的范围的情况下使用其它实施例并进行结构或逻辑上的变化。因此，下面的详细描述不应被视为具有限制意义，并且本发明的范围由所附的权利要求限定。应当理解的是：除非特别另外指出，否则本文中描述的各个实施例的特征可以互相组合。
EPROM可以在喷墨打印头中用于存储身份（ID）信息。随着智能特征添加到打印机以及随着安全性需求的增加，需要更多的EPROM单元来存储相关信息。该ID信息可以包括：产品类型、序列号、墨滴重量和客户忠诚度/认证信息。然而，增加打印头集成电路管芯上的EPROM单元的数量减少了打印头管芯上可用于其它功能的基板面（real estate）的量或者其导致增加了打印头管芯的尺寸或两者兼而有之，这增加了打印头的成本。出于这些原因以及其它原因，存在对本文中描述的发明的需要。
图1是示出了不包括熔丝并且相对于熔断比特提供了多个优点的EPROM单元20的一个示例的图。诸如EPROM单元20的EPROM单元可以用于消除诸如喷墨打印头系统的系统中的熔丝。
EPROM单元20包括具有源极24、漏极26和沟道28的半导体衬底22，其中沟道28位于源极24和漏极26之间。浮置栅极30位于沟道28上方，并且也被称为控制栅极32的输入栅极32位于浮置栅极30上方。源极24包括N+掺杂区，并且漏极26包括N+掺杂区。沟道28是位于源极24和漏极26的N+掺杂区之间的p掺杂区。
控制栅极32经由位于控制栅极32和浮置栅极30之间的介电材料34电容性耦合到浮置栅极30。控制栅极32处的电压耦合到浮置栅极30。另一层介电材料36布置于沟道28上方的浮置栅极30和衬底22之间。
为了对EPROM单元20进行编程，向漏极26施加高电压偏置。漏极26上的该高电压偏置生成高能“热”载流子或电子。控制栅极32和漏极26之间的正电压偏置将这些热电子中的一些拉到浮置栅极30上。随着电子被拉到浮置栅极30上，EPROM单元20的阈值电压增加，该阈值电压即使得沟道28传导电流所需的电压。如果足够的电子被拉到浮置栅极30上，则阈值电压增加到指定的阈值电压以上的电平，并且EPROM单元20在该指定的阈值电压电平处基本阻挡了电流，这使得EPROM单元20的逻辑状态从一个逻辑值变化到另一个逻辑值。因此，经由热载流子向浮置栅极30上的注入对EPROM单元20进行了编程。在正常的操作中，传感器（未示出）用于检测EPROM单元20的状态。
图2是示出了EPROM芯片70中的层的一个示例的图。在一个示例中，EPROM芯片70包括诸如图1的EPROM单元20的EPROM单元。在一个示例中，EPROM芯片70用于喷墨打印头中。在一个示例中，EPROM芯片70是包括EPROM的喷墨控制芯片。在一个示例中，EPROM芯片70是包括EPROM的喷墨打印头管芯。
EPROM芯片70包括：半导体衬底72、氧化物层74、多晶硅层76、第一介电层78、金属1层80、第二介电层82和金属2层84。氧化物层74布置于衬底72上，在衬底72和多晶硅层76之间。第一介电层78布置于多晶硅层76上，在多晶硅层76和金属1层80之间。第二介电层82布置于金属1层80上，并且将金属1层80与金属2层84分隔开。金属1层80和金属2层84提供诸如行线和列线的地址线，以及EPROM芯片70中的其它连接。在一个示例中，氧化物层74是二氧化硅（Si02）。在一个示例中，第二介电层82包括氮化硅。在一个示例中，第二介电层82包括碳化硅。在一个示例中，第二介电层82包括氮化硅和碳化硅。
图3是示出使用图2的EPROM芯片70的层的EPROM单元90的一个示例的图。在一个示例中，图1的EPROM单元20与EPROM单元90类似。在一个示例中，EPROM单元90用于喷墨打印头系统中。在一个示例中，EPROM单元90用于喷墨控制芯片中。在一个示例中，EPROM单元90用于喷墨打印头管芯中。在其它示例中，EPROM单元90是使用不同工艺的层创建的。
EPROM单元90包括衬底72，衬底72具有：N+源极区92和94、N+漏极区96以及包括p沟道区98a和98b的p沟道98。漏极区96包括：顶表面100、底部102以及顶表面100和底部102之间的侧部104。包括沟道区98a和98b的沟道98围绕漏极区96的侧部104包围漏极区96。沟道98位于源极区92和漏极区96之间，并且位于源极区94和漏极区96之间。在一个示例中，源极区92和94连接，并且是包围沟道98的一个连续的源极区的部分。
沟道98包括围绕漏极区96的闭合曲线结构，其中曲线被定义为类似于直线的对象，但不需要是直的，这使得直线是曲线的特例，即具有零曲率的曲线。另外，闭合曲线被定义为连接起来并且没有端点的曲线。在一个示例中，沟道98包括围绕漏极区96的圆形闭合曲线结构，其中，圆形闭合曲线是具有至少一个圆角或弓形角或者没有角的闭合曲线，从而其不具有锐角或尖角。在一个示例中，包括沟道区98a和98b的沟道98是围绕漏极区96的矩形形状的沟道。在一个示例中，包括沟道区98a和98b的沟道98是围绕漏极区96的椭圆形状的沟道。在一个示例中，包括沟道区98a和98b的沟道98是围绕漏极区96的环形形状的沟道。在一个示例中，包括沟道区98a和98b的沟道98具有多个直边和至少一个圆角以形成围绕漏极区96的圆形闭合曲线沟道。在一个示例中，包括沟道区98a和98b的沟道98具有至少一个圆外角以形成围绕漏极区96的圆形闭合曲线沟道。在一个示例中，包括沟道区98a和98b的沟道98具有至少一个圆外角和至少一个矩形内角以形成围绕漏极区96的圆形闭合曲线沟道。
相对于矩形沟道来说，圆形闭合曲线结构增加了沟道长度在整个沟道宽度上的均匀性。增加沟道长度的均匀性增加了热载流子生成的均匀性并且提升了EPROM单元的编程效率。一个示例沟道包括在整个沟道宽度上基本均匀的沟道长度。
EPROM单元90包括金属1层80和金属2层84之间的电容性耦合，其中，金属1层80和金属2层84形成平行相对的电容器板106和108。一个电容器板106在金属1层80中形成，而另一个电容器板108在金属2层84中形成。在金属2层84中形成的电容器板108是EPROM单元90的控制栅极108。输入电压Vin施加到控制栅极108并且电容性耦合到电容器板106。在一个示例中，控制栅极108与控制栅极32（图1中示出的）类似。
平行浮置栅极110在多晶硅层76中形成，其中浮置栅极110包括分别位于沟道区98a和98b上方的多晶硅浮置栅极区76a和76b。包括浮置栅极区76a和76b的浮置栅极100形成闭合曲线浮置栅极，从而使得浮置栅极110和沟道98包括闭合曲线结构。在一个示例中，包括浮置栅极区76a和76b的浮置栅极110是与包括沟道区98a和98b的沟道98相同的形状。
介电层78中的断裂或孔允许金属1层80中的电容器板106电耦合到包括浮置栅极区76a和76b的浮置栅极110。浮置栅极110通过介电层74与衬底72分隔开。在一个示例中，介电层74是沟道98和浮置栅极110之间的二氧化硅层。
包括浮置栅极区76a和76b的浮置栅极110包括闭合曲线结构，其中曲线被定义为类似于直线的对象，但不需要是直的，这使得直线是曲线的特例，即具有零曲率的曲线。另外，闭合曲线被定义为连接起来并且没有端点的曲线。在一个示例中，包括浮置栅极区76a和76b的浮置栅极110包括圆形闭合曲线结构，其中，圆形闭合曲线是具有至少一个圆角或弓形角或者没有角的闭合曲线，从而其不具有锐角或尖角。在一个示例中，浮置栅极110是矩形形状的浮置栅极。在一个示例中，浮置栅极110是椭圆形形状的浮置栅极。在一个示例中，浮置栅极110是环形形状的浮置栅极。在一个示例中，浮置栅极110具有多个直边和至少一个圆角以形成圆形闭合曲线浮置栅极。在一个示例中，浮置栅极110具有至少一个圆外角以形成圆形闭合曲线浮置栅极。在一个示例中，浮置栅极110具有至少一个圆外角和至少一个矩形内角以形成圆形闭合曲线浮置栅极。
相对于矩形浮置栅极来说，圆形闭合曲线结构增加了浮置栅极长度在整个浮置栅极宽度上的均匀性。增加浮置栅极长度的均匀性增加了热载流子生成的均匀性并且提升了EPROM单元的编程效率。一个示例浮置栅极包括在整个浮置栅极宽度上基本均匀的浮置栅极长度。
为了对EPROM单元90进行编程，高输入电压脉冲施加到控制栅极108和漏极区96，跨漏极区96到源极区92和94。这生成了高能“热”载流子或电子。控制栅极108和漏极区96之间的正电压偏置将这些热电子中的一些拉到浮置栅极110上。随着电子被拉到浮置栅极110上，EPROM单元90的阈值电压增加，该阈值电压即使得沟道98传导电流所需的电压。如果足够的电子被拉到浮置栅极110上，则阈值电压增加到指定的阈值电压以上的电平，并且EPROM单元90在该指定的阈值电压电平处基本阻挡了电流，这使得EPROM单元90的逻辑状态从一个逻辑值变化到另一个逻辑值。因此，经由热载流子向浮置栅极110上的注入对EPROM单元90进行了编程。
为了读取或感测EPROM单元90的状态，使用传感器（未示出）来检测阈值电压和/或对导通电阻进行测量。读取或感测EPROM单元90的状态可以通过设置栅极/漏极电压并测量相应的电流,或者通过设置电流并测量电压来完成。测得的EPROM单元90的导通电阻从未编程状态到已编程状态变化了大约2倍。
图4是示出了包括EPROM存储器122和相关联的电路124的系统120的一个示例的图。EPROM存储器122经由存储器路径126通信地耦合到电路124。在一个示例中，EPROM存储器122经由存储器路径126电耦合到电路124。在一个示例中，系统120是喷墨打印头系统的一部分。在一个示例中，系统120是喷墨控制芯片的部分。在一个示例中，系统120是喷墨打印头管芯的部分。
EPROM存储器122包括EPROM单元，可以单独选择和编程并单独选择和读取这些EPROM单元，以及以这些EPROM单元的并行组合来选择和编程并选择和读取这些EPROM单元。在一个示例中，EPROM单元中的每一个EPROM单元存储未编程状态和已编程状态中的一个。在一个示例中，EPROM存储器122包括与图1的EPROM单元20类似的EPROM单元。在一个示例中，EPROM存储器122包括与图3的EPROM单元90类似的EPROM单元。在一个示例中，EPROM存储器122包括使用图2的EPROM芯片70的层制造的一种类型的EPROM单元，其中，一个晶体管是EPROM晶体管，而另一个晶体管作为该EPROM晶体管的控制栅极而操作。在一个示例中，EPROM存储器122包括使用另一种工艺和与图2的EPROM芯片70的层不同的层制造的一种类型的EPROM单元。
电路124经由存储器路径126单独地或以EPROM单元的并行组合来选择EPROM存储器122中的EPROM单元，以对这些EPROM单元进行编程和读取。电路124包括：编程电路128、测量电路130和电压源132。为了对EPROM存储器122中的EPROM单元进行编程，电路124选择这些EPROM单元中的一个，并且编程电路128控制电压源132来向所选择的EPROM单元提供编程电压。为了读取EPROM存储器122，电路124单独地选择这些EPROM单元中的一个或者选择EPROM单元的并行组合，并且测量电路130控制电压源132来测量所选择的EPROM单元的或者所选择的EPROM单元的并行组合的导通电阻。电路124向测得的电阻值指派相应的状态。
图5是示出了EPROM存储器122中的EPROM比特140的一个示例的图。EPROM比特140包括第一EPROM 142和第二EPROM 144。第一EPROM 142和第二EPROM 144中的每一个具有未编程状态和已编程状态，其中第一EPROM 142和第二EPROM 144的每一个状态具有与另外三种状态不同的导通电阻值。电路124（图4中示出的）单独或并行地选择第一EPROM 142和第二EPROM 144来编程，并且从EPROM比特140读取多达8个不同的状态。在一个方面中，EPROM比特140是多个电平（多电平）的EPROM比特140。在另一个示例中，第一EPROM 142和第二EPROM 144中的每一个具有两个以上的状态，其中，第一EPROM 142和第二EPROM 144的每一个状态具有与第一EPROM 142和第二EPROM 144的其它状态不同的导通电阻值，并且电路124单独或并行地选择第一EPROM 142和第二EPROM 144来编程，并且从EPROM比特140读取多达8个以上的状态。在其它示例中，EPROM比特140包括两个以上的EPROM，其中，该两个以上的EPROM的每个状态具有与该两个以上的EPROM的其它状态不同的导通电阻值，并且电路124单独或并行地选择该两个以上的EPROM来编程，并且从EPROM比特140读取多达8个以上的不同状态。
EPROM比特140包括：第一电阻器146、第二电阻器148、第一EPROM 142、第二EPROM 144、第一选择晶体管150、第二选择晶体管152、和比特地址晶体管154。第一电阻器146的一端经由电压源路径156电耦合到电压源132，并且第一电阻器146的另一端电耦合到第一EPROM 142的漏极。第一EPROM 142的栅极经由电压源路径156电耦合到电压源132，并且第一EPROM 142的源极电耦合到第一选择晶体管150的漏极。第一选择晶体管150的源极经由漏极路径158电耦合到比特地址晶体管154的漏极。比特地址晶体管154的源极电耦合到160处的参考电位，诸如地。第二电阻器148的一端经由电压源路径156电耦合到电压源132，并且第二电阻器148的另一端电耦合到第二EPROM 144的漏极。第二EPROM 144的栅极经由电压源路径156电耦合到电压源132，并且第二EPROM 144的源极电耦合到第二选择晶体管152的漏极。第二选择晶体管152的源极经由漏极路径158电耦合到比特地址晶体管154的漏极。
第一EPROM 142和第二EPROM 144中的每一个具有未编程状态和已编程状态，并且第一EPROM 142和第二EPROM 144的每一个状态具有与第一EPROM 142和第二EPROM 144的另外三种状态不同的导通电阻。第一EPROM 142具有第一未编程电阻和第一已编程电阻，而第二EPROM 144具有第二未编程电阻和第二已编程电阻，其中，第一未编程电阻、第一已编程电阻、第二未编程电阻和第二已编程电阻中的每一个电阻是与其它三个电阻中的每一个不同的电阻值。在一个示例中，第一EPROM 142具有第一沟道宽度，并且第二EPROM 144具有与第一沟道宽度不同的第二沟道宽度，以提供不同的电阻值。在一个示例中，第一EPROM 142是第一类型的EPROM，而第二EPROM 144是第二类型的EPROM，以提供不同的电阻值，其中，不同类型的EPROM包括：图3的EPROM单元90；使用图2的EPROM芯片70的层制造的EPROM，其中，一个晶体管是EPROM晶体管，而另一个晶体管作为该EPROM晶体管的控制栅极而操作；以及使用另一种工艺和与图2的EPROM芯片70的层不同的层制造的EPROM。
电路124（图4中示出的）单独或并行地选择第一EPROM 142和第二EPROM 144来编程，并且读取EPROM比特140的状态。为了仅选择第一EPROM 142，电路124同时提供在162处的高选择信号SELA、在164处的低选择信号SELB以及在166处的高比特地址信号BIT_ADDR。为了仅选择第二EPROM 144，电路124同时提供在162处的低选择信号SELA、在164处的高选择信号SELB以及在166处的高比特地址信号BIT_ADDR。为了选择第一EPROM 142和第二EPROM 144的并行组合，电路124同时提供在162处的高选择信号SELA、在164处的高选择信号SELB以及在166处的高比特地址信号BIT_ADDR。在一个示例中，电路124对行和列地址进行组合以在166处提供比特地址信号BIT_ADDR。
电路124对第一EPROM 142和第二EPROM 144单独进行编程。为了对第一EPROM 142进行编程，电路124仅选择第一EPROM 142，并且编程电路128控制电压源132以便在156处向第一EPROM 142提供编程电压V。电流流过第一电阻器146、第一EPROM 142、第一选择晶体管150和比特地址晶体管154到达160处的参考电位。为了对第二EPROM 144进行编程，电路124仅选择第二EPROM 144，并且编程电路128控制电压源132以便在156处向第二EPROM 144提供编程电压V。电流流过第二电阻器148、第二EPROM 144、第二选择晶体管152和比特地址晶体管154到达160处的参考电位。比特地址晶体管154经由漏极路径158传导来自第一EPROM 142和第二EPROM 144中的每一个EPROM的电流。在其它示例中，电路124可以并行地对第一EPROM 142和第二EPROM 144进行编程。
电路124通过单独或并行地选择和读取第一EPROM 142和第二EPROM 144来读取EPROM比特140。电路124选择下列各项中的一个：第一EPROM 142、第二EPROM 144、以及第一EPROM 142和第二EPROM 144的并行组合，并且测量电路130控制电压源132以便在156处提供电压V。测量电路130对通过下列各项中所选择的一个的导通电阻进行测量：第一EPROM、第二EPROM、以及第一EPROM和第二EPROM的并行组合。电路124向测得的电阻值指派相应的状态。
如同表1中所示，EPROM比特140使用第一EPROM 142和第二EPROM 144来存储多达8个不同的状态。
表1
第一EPROM 第二EPROM 测得的电阻 状态 电阻值（Ohm）
Ra X 仅Ra 0 3K
Ra' X 仅Ra' 1 6K
X Rb 仅Rb 2 4.5K
X Rb' 仅Rb' 3 8K
Ra Rb Ra//Rb 4 1.8K
Ra Rb' Ra//Rb' 5 2181.8
Ra' Rb Ra'//Rb 6 2571.4
Ra' Rb' Ra'//Rb' 7 3428.6
在操作中，电路124将第一EPROM 142设置为第一未编程电阻Ra和第一已编程电阻Ra'中的一个，并且将第二EPROM 144设置为第二未编程电阻Rb和第二已编程电阻Rb'中的一个，其中，第一未编程电阻Ra、第一已编程电阻Ra'、第二未编程电阻Rb和第二已编程电阻Rb'中的每一个电阻不同于其它三个电阻中的每一个电阻。
状态0和1仅由第一EPROM 142提供。对于状态0来说，第一EPROM 142被设置为第一未编程电阻Ra，而第二EPROM 144被设置为第二未编程电阻Rb或第二已编程电阻Rb'。对于状态1来说，第一EPROM 142被设置为第一已编程电阻Ra'，而第二EPROM 144被设置为第二未编程电阻Rb或第二已编程电阻Rb'。
状态2和3仅由第二EPROM 144提供。对于状态2来说，第二EPROM 144被设置为第二未编程电阻Rb，而第一EPROM 142被设置为第一未编程电阻Ra或第一已编程电阻Ra'。对于状态3来说，第二EPROM 144被设置为第二已编程电阻Rb'，而第一EPROM 142被设置为第一未编程电阻Ra或第一已编程电阻Ra'。
状态4到7由第一EPROM 142和第二EPROM 144的并行组合来提供。对于状态4来说，第一EPROM 142被设置为第一未编程电阻Ra，而第二EPROM 144被设置为第二未编程电阻Rb。对于状态5来说，第一EPROM 142被设置为第一未编程电阻Ra，而第二EPROM 144被设置为第二已编程电阻Rb'。对于状态6来说，第一EPROM 142被设置为第一已编程电阻Ra'，而第二EPROM 144被设置为第二未编程电阻Rb。对于状态7来说，第一EPROM 142被设置为第一已编程电阻Ra'，而第二EPROM 144被设置为第二已编程电阻Rb'。
为了针对状态0和1仅读取第一EPROM 142，电路124仅选择第一EPROM 142，并且测量电路130控制电压源132以便向EPROM比特140提供电压V。电流流过第一电阻器146、第一EPROM 142、第一选择晶体管150和比特地址晶体管154到达160处的参考电位。测量电路130测量通过第一EPROM 142的导通电阻。测得的导通电阻与状态0和1中的一个状态相对应。状态0和1的电阻值取决于设计和工艺的变化。在表1所示的示例中，状态0为3000 Ohm而状态1为6000 Ohm。在其它示例中，状态0和1为不同的电阻值。
为了针对状态2和3仅读取第二EPROM 144，电路124仅选择第二EPROM 144，并且测量电路130控制电压源132以便向EPROM比特140提供电压V。电流流过第二电阻器148、第二EPROM 144、第二选择晶体管152和比特地址晶体管154到达160处的参考电位。测量电路130测量通过第二EPROM 144的导通电阻。测得的导通电阻与状态2和3中的一个状态相对应。状态2和3的电阻值取决于设计和工艺的变化。在表1所示的示例中，状态2为4500 Ohm而状态3为8000 Ohm。在其它示例中，状态2和3为不同的电阻值。
为了读取第一EPROM和第二EPROM的并行组合，电路124选择第一EPROM 142和第二EPROM 144的并行组合，并且测量电路130控制电压源132以便向EPROM比特140提供电压V。电流流过第一电阻器146、第一EPROM 142、第一选择晶体管150和比特地址晶体管154到达160处的参考电位，并且电流流过第二电阻器148、第二EPROM 144、第二选择晶体管152和比特地址晶体管154到达160处的参考电位。测得的导通电阻与状态4到7中的一个状态相对应。状态4到7的电阻值取决于设计和工艺的变化。在表1所示的示例中，状态4为1800 Ohm、状态5为2181.8 Ohm、状态6为2571.4 Ohm、并且状态7为3428.6 Ohm。在其它示例中，状态4到7为不同的电阻值。
为了读取EPROM比特140的不同状态，用户必须知道或获得指示是仅选择第一EPROM 142还是仅选择第二EPROM 144或是选择第一EPROM 142和第二EPROM 144的并行组合的信息。该信息被称为编码方案。在一个示例中，编码方案的至少一部分是固定的并且是用户已知的，从而使得EPROM存储器122的固定部分中的每一比特通过仅选择第一EPROM或仅选择第二EPROM或仅选择EPROM的并行组合来读取。在一个示例中，编码方案的至少一部分存储在另一个EPROM存储器中或者存储在另一个集成电路管芯中。在一个示例中，编码方案的至少一部分存储在可以通过互联网访问的中央服务器上。在一个示例中，编码方案的至少一部分存储在EPROM存储器122中,诸如在仅选择的EPROM存储器122的并行组合部分中。
图6是示出EPROM单元180的一个示例的顶视图，EPROM单元180具有沟道宽度W以及漏极到源极的导通电阻，该导通电阻与沟道宽度W成反比，并且与沟道宽度W除以沟道长度Lc成反比。在EPROM单元180中，在其它条件相等的情况下，较长的沟道宽度W提供较小的导通电阻，而较短的沟道宽度W提供较大的导通电阻。此外，在EPROM单元180中，漏极到源极的导通电阻与沟道宽度W之间的关系是非线性的。
EPROM单元180包括：具有多个直边182a-182d和圆角182e-182h的浮置栅极182、以及具有多个直边184a-184d和圆角184e-184h的沟道184。沟道184位于浮置栅极182下方，并且由虚线指示。此外，为了清楚，EPROM单元180的层中的一些层，诸如金属层，没有示出。EPROM单元180与图3的EPROM单元90类似。在一个示例中，EPROM单元180沿着线A-A截取的横截面类似于图3的EPROM单元90的横截面。
EPROM单元180包括：浮置栅极182、沟道184、漏极186和源极188。沟道184位于浮置栅极182的下方。沟道184包围漏极186，并且位于漏极186和源极188之间。源极188包围沟道184。在一个示例中，浮置栅极182是多晶硅，沟道184是p沟道区、漏极186是N+区，并且源极188是N+区。
浮置栅极182具有4个直边182a-182d和4个圆角182e-182h。浮置栅极182包括具有圆角182e-182h的圆形闭合曲线结构，从而其不具有锐角或尖角。浮置栅极182具有浮置栅极长度Lfg，其是从浮置栅极182的外侧190到浮置栅极182的内侧192的距离。浮置栅极182的宽度是在浮置栅极长度Lfg的中点处测得的围绕浮置栅极182的距离。在其它示例中，浮置栅极182可以具有不同数量的直边，诸如两个或三个直边，或者四个以上的直边，以及不同数量的圆角，诸如两个或三个圆角，或者四个以上的圆角。
沟道184具有4个直边184a-184d和4个圆角184e-184h。沟道184包括具有圆角184e-184h的圆形闭合曲线结构，从而其不具有锐角或尖角。沟道184具有沟道长度Lc，其是从沟道184的外侧194到沟道184的内侧196的距离。沟道184的宽度W是在沟道长度Lc的中点处测得的围绕沟道184的距离。在其它示例中，沟道184可以具有不同数量的直边，诸如两个或三个直边，或者四个以上的直边，以及不同数量的圆角，诸如两个或三个圆角，或者四个以上的圆角。
在一个示例中，第一EPROM 142与EPROM单元180类似，并且具有沟道宽度W1，并且第二EPROM 144与EPROM单元180类似，并且具有沟道宽度W2，其中，沟道宽度W1比沟道宽度W2更长，并且第一EPROM 142的导通电阻小于第二EPROM 144的导通电阻。在一个示例中，第一EPROM 142与EPROM单元180类似，并且具有沟道宽度W1，并且第二EPROM 144与EPROM单元180类似，并且具有沟道宽度W2，其中，沟道宽度W1比沟道宽度W2更长，并且第一EPROM 142具有3000 Ohm的未编程导通电阻和6000 Ohm的已编程导通电阻，而第二EPROM 144具有4500 Ohm的未编程导通电阻和8000 Ohm的已编程导通电阻。
在其它示例中，第一EPROM 142和第二EPROM 144中的每一个与不具有封闭漏极结构的金属氧化物半导体场效应晶体管（MOSFET）类似，其中，第一EPROM 142具有沟道宽度W1而第二EPROM 144具有比沟道宽度W1更短的沟道宽度W2，并且每个MOSFET的漏极到源极的导通电阻与沟道宽度成反比，并且与沟道宽度除以沟道长度成反比，从而第一EPROM 142的导通电阻小于第二EPROM 144的导通电阻。
图7是示出包括第一EPROM 202、第二EPROM 204和第三EPROM 206的EPROM存储器122中的EPROM比特200的一个示例的图。第一EPROM 202和第二EPROM 204和第三EPROM 206中的每一个具有未编程状态和已编程状态，其中第一EPROM 202和第二EPROM 204和第三EPROM 206的每一个状态具有与另外五种状态不同的导通电阻值。电路124（图4中示出的）单独或并行地选择第一EPROM 202和第二EPROM 204和第三EPROM 206来编程，并且从EPROM比特200读取多达26个不同的状态。在一个方面中，EPROM比特200是多电平的EPROM比特200。在另一个示例中，第一EPROM 202和第二EPROM 204和第三EPROM 206中的每一个具有两个以上的状态，其中，第一EPROM 202和第二EPROM 204和第三EPROM 206的每一个状态具有与第一EPROM 202和第二EPROM 204和第三EPROM 206的其它状态不同的导通电阻值，并且电路124单独或并行地选择第一EPROM 202和第二EPROM 204和第三EPROM 206来编程，并且从EPROM比特200读取多达26个以上的状态。在其它示例中，EPROM比特200包括三个以上的EPROM，其中，该三个以上的EPROM的每个状态具有与该三个以上的EPROM的其它状态不同的导通电阻值，并且电路124单独或并行地选择该三个以上的EPROM来编程，并且从EPROM比特200读取多达26个以上的不同状态。
EPROM比特200包括：第一电阻器208、第二电阻器210、第三电阻器212、第一EPROM 202、第二EPROM 204、第三EPROM 206、第一选择晶体管214、第二选择晶体管216、第三选择晶体管218、和比特地址晶体管220。第一电阻器208的一端经由电压源路径222电耦合到电压源132，并且第一电阻器208的另一端电耦合到第一EPROM 202的漏极。第一EPROM 202的栅极经由电压源路径222电耦合到电压源132，并且第一EPROM 202的源极电耦合到第一选择晶体管214的漏极。第一选择晶体管214的源极经由漏极路径224电耦合到比特地址晶体管220的漏极。比特地址晶体管220的源极电耦合到226处的参考电位，诸如地。第二电阻器210的一端经由电压源路径222电耦合到电压源132，并且第二电阻器210的另一端电耦合到第二EPROM 204的漏极。第二EPROM 204的栅极经由电压源路径222电耦合到电压源132，并且第二EPROM 204的源极电耦合到第二选择晶体管216的漏极。第二选择晶体管216的源极经由漏极路径224电耦合到比特地址晶体管220的漏极。第三电阻器212的一端经由电压源路径222电耦合到电压源132，并且第三电阻器212的另一端电耦合到第三EPROM 206的漏极。第三EPROM 206的栅极经由电压源路径222电耦合到电压源132，并且第三EPROM 206的源极电耦合到第三选择晶体管218的漏极。第三选择晶体管218的源极经由漏极路径224电耦合到比特地址晶体管220的漏极。
第一EPROM 202和第二EPROM 204和第三EPROM 206中的每一个具有未编程状态和已编程状态，并且第一EPROM 202和第二EPROM 204和第三EPROM 206的每一个状态具有与第一EPROM 202和第二EPROM 204和第三EPROM 206的另外五种状态不同的导通电阻。第一EPROM 202具有第一未编程电阻和第一已编程电阻，并且第二EPROM 204具有第二未编程电阻和第二已编程电阻，并且第三EPROM 206具有第三未编程电阻和第三已编程电阻，其中，第一未编程电阻、第一已编程电阻、第二未编程电阻、第二已编程电阻、第三未编程电阻和第三已编程电阻中的每一个电阻是与其它五个电阻中的每一个不同的电阻值。在一个示例中，第一EPROM 202具有第一沟道宽度，并且第二EPROM 204具有第二沟道宽度，并且第三EPROM 206具有第三沟道宽度，其中，第一沟道宽度和第二沟道宽度以及第三沟道宽度中的每一个沟道宽度不同于另外两个沟道宽度以提供不同电阻值。在一个示例中，第一EPROM 202和第二EPROM 204和第三EPROM 206中的至少一个是第一类型的EPROM，并且第一EPROM 202和第二EPROM 204和第三EPROM 206中的至少一个是第二类型的EPROM以提供不同电阻值，其中，不同类型的EPROM包括：图3的EPROM单元90；使用图2的EPROM芯片70的层制造的EPROM，其中，一个晶体管是EPROM晶体管，而另一个晶体管作为该EPROM晶体管的控制栅极而操作；以及使用另一种工艺和与图2的EPROM芯片70的层不同的层制造的EPROM。
电路124（图4中示出的）单独或并行地选择第一EPROM 202和第二EPROM 204和第三EPROM 206来编程，并且读取EPROM比特200的状态。为了仅选择第一EPROM 202，电路124同时提供在228处的高选择信号SELA、在230处的低选择信号SELB、在232处的低选择信号SELC以及在234处的高比特地址信号BIT_ADDR。为了仅选择第二EPROM 204，电路124同时提供在228处的低选择信号SELA、在230处的高选择信号SELB、在232处的低选择信号SELC以及在234处的高比特地址信号BIT_ADDR。为了仅选择第三EPROM 204，电路124同时提供在228处的低选择信号SELA、在230处的低选择信号SELB、在232处的高选择信号SELC以及在234处的高比特地址信号BIT_ADDR。为了选择第一EPROM 202和第二EPROM 204的并行组合，电路124同时提供在228处的高选择信号SELA、在230处的高选择信号SELB、在232处的低选择信号SELC以及在234处的高比特地址信号BIT_ADDR。为了选择第一EPROM 202和第三EPROM 206的并行组合，电路124同时提供在228处的高选择信号SELA、在230处的低选择信号SELB、在232处的高选择信号SELC以及在234处的高比特地址信号BIT_ADDR。为了选择第二EPROM 204和第三EPROM 206的并行组合，电路124同时提供在228处的低选择信号SELA、在230处的高选择信号SELB、在232处的高选择信号SELC以及在234处的高比特地址信号BIT_ADDR。为了选择第一EPROM 202、第二EPROM 204和第三EPROM 206的并行组合，电路124同时提供在228处的高选择信号SELA、在230处的高选择信号SELB、在232处的高选择信号SELC以及在234处的高比特地址信号BIT_ADDR。在一个示例中，电路124对行和列地址进行组合以在234处提供比特地址信号BIT_ADDR。
电路124对第一EPROM 202和第二EPROM 204和第三EPROM 206单独进行编程。为了对第一EPROM 202进行编程，电路124仅选择第一EPROM 202，并且编程电路128控制电压源132以便在222处向第一EPROM 202提供编程电压V。电流流过第一电阻器208、第一EPROM 202、第一选择晶体管214和比特地址晶体管220到达226处的参考电位。为了对第二EPROM 204进行编程，电路124仅选择第二EPROM 204，并且编程电路128控制电压源132以便在222处向第二EPROM 204提供编程电压V。电流流过第二电阻器210、第二EPROM 204、第二选择晶体管216和比特地址晶体管220到达226处的参考电位。为了对第三EPROM 206进行编程，电路124仅选择第三EPROM 206，并且编程电路128控制电压源132以便在222处向第三EPROM 206提供编程电压V。电流流过第三电阻器212、第三EPROM 206、第三选择晶体管218和比特地址晶体管220到达226处的参考电位。比特地址晶体管220经由漏极路径224传导来自第一EPROM 202和第二EPROM 204和第三EPROM 206中的每一个的电流。在其它示例中，电路124可以对第一EPROM 202和第二EPROM 204和第三EPROM 206的并行组合进行编程。
电路124通过单独或并行地选择和读取第一EPROM 202和第二EPROM 204和第三EPROM 206来读取EPROM比特200。电路124选择第一EPROM 202、第二EPROM 204和第三EPROM 206中的一个，或者第一EPROM 202和第二EPROM 204和第三EPROM 206的并行组合中的一个。测量电路130控制电压源132以便在222处提供电压V，并且对通过所选择的第一EPROM 202、第二EPROM 204和第三EPROM 206中的一个，或者第一EPROM 202和第二EPROM 204和第三EPROM 206的并行组合中的一个的导通电阻进行测量。电路124向测得的电阻值指派相应的状态。EPROM比特200使用第一EPROM 202和第二EPROM 204和第三EPROM 206来存储多达26个不同的状态。
为了读取EPROM比特200的不同状态，用户必须知道或获得指示是仅选择第一EPROM 202还是仅选择第二EPROM 204或是仅选择第三EPROM 206还是选择第一EPROM 202和第二EPROM 204和第三EPROM 206的并行组合中的一个的编码方案。在一个示例中，编码方案的至少一部分是固定的并且是用户已知的，从而使得EPROM存储器122的固定部分中的每一个比特通过仅选择第一EPROM或仅选择第二EPROM或仅选择第三EPROM或仅选择这些EPROM的并行组合中的一个来读取。在一个示例中，编码方案的至少一部分存储在另一个EPROM存储器中或者存储在另一个集成电路管芯中。在一个示例中，编码方案的至少一部分存储在可以通过互联网访问的中央服务器上。在一个示例中，编码方案的至少一部分存储在EPROM存储器122中，诸如在EPROM存储器122的所有三个EPROM的仅选择的并行组合部分中。
在其它示例中，EPROM存储器122中的一个或多个EPROM比特包括三个以上的EPROM，诸如四个或更多个EPROM。
图8是示出了EPROM存储器122（图4中示出的）中的EPROM比特的多级EPROM编码的一个示例的流程图。EPROM比特包括两个或更多个并行的EPROM，诸如在图5的EPROM比特140中以及图7的EPROM比特200中。
在250处，这些EPROM中的每一个EPROM被设置为未编程电阻和已编程电阻中的一个，其中，每一个电阻与其他电阻不同。接下来，在252处，单独选择这些EPROM中的一个或者选择这些EPROM的一个并行组合。接下来，在254处，测量通过这些EPROM中的所选择的一个或者这些EPROM的所选择的并行组合的导通电阻。
图9是示出了包括图4的系统120的喷墨打印系统300的一个示例的图。在一个示例中，喷墨打印系统300仅包括EPROM存储器122。在一个示例中，喷墨打印系统300仅包括电路124。
喷墨打印系统300构成流体喷射系统的一个示例，其包括：诸如喷墨打印头组件302的流体喷射设备，以及诸如墨水供应组件304的流体供应组件。喷墨打印系统300还包括：安装组件306、介质传输组件308和电子控制器310。至少一个电源312向喷墨打印系统300的各个电组件提供电力。
在一个示例中，喷墨打印头组件302包括：通过多个孔口或喷嘴316朝打印介质318喷射墨水滴以便打印到打印介质318上的至少一个打印头或打印头管芯314。打印头314是流体喷射设备的一个示例。打印介质318可以是任何类型的合适的片状材料，诸如纸、卡片材料、透明胶片、聚酯薄膜、织物等。通常，喷嘴316被安排成一个或多个列或阵列，从而使得当喷墨打印头组件302和打印介质318相对于彼此运动时，来自喷嘴316的适当排序的墨水喷射使得字符、符号和/或其它图形或图像打印到打印介质318上。虽然下面的描述涉及墨水从打印头组件302的喷射，但应该理解的是：可以从打印头组件302喷射其它液体、流体或可流动材料，包括清澈流体。在一个示例中，至少一个打印头314包括系统120。在一个示例中，至少一个打印头314包括电路124。在一个示例中，至少一个打印头314包括EPROM存储器122。
墨水供应组件304作为流体供应组件的一个示例向打印头组件302提供墨水，并且包括用于存储墨水的储液器320。从而，墨水从储液器320流到喷墨打印头组件302。墨水供应组件304和喷墨打印头组件302可以形成单向墨水传送系统或循环墨水传送系统。在单向墨水传送系统中，在打印过程中消耗了提供给喷墨打印头组件302的基本上所有墨水。在循环墨水传送系统中，在打印过程中仅消耗了提供给打印头组件302的墨水中的一部分。从而，打印过程中没有被消耗的墨水返回到墨水供应组件304。
在一个示例中，喷墨打印头组件302和墨水供应组件304在喷墨盒或喷墨笔中被容纳在一起。喷墨盒或喷墨笔是流体喷射设备的一个示例。在另一个示例中，墨水供应组件304与喷墨打印头组件302分隔开，并且通过诸如供应管（未示出）的接口连接向喷墨打印头组件302提供墨水。在任何一个示例中，墨水供应组件304的储液器320可以移除、替换和/或重新灌注。在一个示例中，在喷墨打印头组件302和墨水供应组件304在喷墨盒中被容纳在一起的情况下，储液器320包括位于盒中的本地储液器，并且还可以包括与盒分隔放置的较大的储液器。从而，单独的较大储液器用来对本地储液器进行重新灌注。相应地，单独的较大储液器和/或本地储液器可以移除、替换和/或重新灌注。
安装组件306相对于介质传输组件308来定位喷墨打印头组件302，并且介质传输组件308相对于喷墨打印头组件302来定位打印介质318。因此，打印区域322被限定为在喷墨打印头组件302和打印介质318之间的区域中邻近喷嘴316。在一个示例中，喷墨打印头组件302是扫描型打印头组件。从而，安装组件306包括用于相对于介质传输组件308移动喷墨打印头组件302以便扫描打印介质318的滑动架（未示出）。在另一个示例中，喷墨打印头组件302是非扫描型打印头组件。从而，安装组件306将喷墨打印头组件302固定在相对于介质传输组件308的规定的位置。因此，介质传输组件308相对于喷墨打印头组件302来定位打印介质318。
电子控制器或打印机控制器310通常包括：用于与喷墨打印头组件302、安装组件306和介质传输组件308通信并且控制它们的处理器、固件和其它电子器件、或它们的任意组合。电子控制器310从诸如计算机的主机系统接收数据324，并且通常包括用于暂时存储数据324的存储器。通常，数据324沿电子、红外线、光学或其它信息传输路径发送到喷墨打印系统300。例如，数据324代表要打印的文档和/或文件。从而，数据324形成喷墨打印系统300的打印工作，并且包括一个或多个打印工作命令和/或命令参数。在一个示例中，电子控制器310包括系统120。在一个示例中，电子控制器310包括电路124。在一个示例中，电子控制器310包括EPROM存储器122。
在一个示例中，电子控制器310控制用于从喷嘴316喷射墨滴的喷墨打印头组件302。从而，电子控制器310定义在打印介质318上形成字符、符号和/或其它图形或图像的喷射的墨滴的模式。喷射的墨滴的模式是由打印工作命令和/或命令参数确定的。
在一个示例中，喷墨打印头组件302包括一个打印头314。在另一个示例中，喷墨打印头组件302是宽阵列或多头打印头组件。在一个宽阵列示例中，喷墨打印头组件302包括托架，其承载打印头管芯314，提供打印头管芯314与电子控制器310之间的电通信，并且提供打印头管芯314与墨水供应组件304之间的流体通信。
虽然在本文中示出和描述了具体的实施例，但本领域的普通技术人员将明白的是，在不脱离本发明的范围的情况下，各种替代和/或等价实现方式可以代替示出和描述的这些具体的实施例。本申请旨在涵盖本文中所讨论的具体实施例的任何改变或变型。因此，意图是本发明仅由权利要求及其等价物限定。

Claims (15)

1. 一种集成电路，包括：
第一EPROM，其被配置为提供第一状态和第二状态；
第二EPROM，其被配置为提供第三状态和第四状态；以及
电路，其被配置为：单独以及互相并行地选择所述第一EPROM和所述第二EPROM。
2. 根据权利要求1所述的集成电路，其中，所述第一EPROM具有第一沟道宽度，并且所述第二EPROM具有与所述第一沟道宽度不同的第二沟道宽度。
3. 根据权利要求1所述的集成电路，其中，所述第一EPROM是第一类型的EPROM，并且所述第二EPROM是与所述第一类型的EPROM不同的第二类型的EPROM。
4. 根据权利要求1所述的集成电路，其中，所述第一状态与第一未编程电阻相对应，所述第二状态与第一已编程电阻相对应，所述第三状态与第二未编程电阻相对应，并且所述第四状态与第二已编程电阻相对应，其中，所述第一未编程电阻、所述第一已编程电阻、所述第二未编程电阻和所述第二已编程电阻中的每一个电阻是与其它三个电阻中的每一个不同的电阻值。
5. 根据权利要求4所述的集成电路，包括：
第三EPROM，其被配置为提供第五状态和第六状态，其中，所述第五状态与第三未编程电阻相对应，并且所述第六状态与第三已编程电阻相对应，并且所述第一未编程电阻、所述第一已编程电阻、所述第二未编程电阻、所述第二已编程电阻、所述第三未编程电阻和所述第三已编程电阻中的每一个电阻是与其它五个电阻中的每一个不同的电阻值。
6. 根据权利要求1所述的集成电路，包括：
第三EPROM，其被配置为提供第五状态和第六状态，其中，所述电路被配置为单独和与其它EPROM中的任意一个或多个并行地选择所述第一EPROM和所述第二EPROM和所述第三EPROM中的每一个。
7. 一种打印头，包括：
第一EPROM，其被配置为提供第一未编程电阻和第一已编程电阻；
第二EPROM，其被配置为提供第二未编程电阻和第二已编程电阻；以及
晶体管，其被配置为传导来自所述第一EPROM和所述第二EPROM中的每一个的电流，其中，所述第一未编程电阻、所述第一已编程电阻、所述第二未编程电阻和所述第二已编程电阻中的每一个电阻与其它三个电阻中的每一个不同。
8. 根据权利要求7所述的打印头，包括：
被配置为单独以及并行地选择所述第一EPROM和所述第二EPROM的电路。
9. 根据权利要求7所述的打印头，包括：
被配置为单独以及并行地选择所述第一EPROM和所述第二EPROM以便测量多达八个不同电阻值的电路。
10. 根据权利要求7所述的打印头，包括：
第三EPROM，其被配置为提供第三未编程电阻和第三已编程电阻，其中，所述晶体管被配置为传导来自所述第一EPROM和所述第二EPROM以及所述第三EPROM中的每一个的电流。
11. 根据权利要求10所述的打印头，其中，所述第一未编程电阻、所述第一已编程电阻、所述第二未编程电阻、所述第二已编程电阻、所述第三未编程电阻和所述第三已编程电阻中的每一个电阻与其它五个电阻中的每一个不同。
12. 根据权利要求10所述的打印头，包括：
被配置为单独以及与其它EPROM中的任意一个或多个并行地选择所述第一EPROM和所述第二EPROM以及所述第三EPROM以便测量多达二十六个不同电阻值的电路。
13. 一种多级EPROM编码方法，包括：
提供第一EPROM和第二EPROM；
选择所述第一EPROM、所述第二EPROM、以及所述第一EPROM和所述第二EPROM的并行组合中的一个；以及
测量通过所述第一EPROM、所述第二EPROM、以及所述第一EPROM和所述第二EPROM的并行组合中的所选择的一个的电阻。
14. 根据权利要求13所述的方法，包括：
将所述第一EPROM设置为第一未编程电阻和第一已编程电阻中的一个；以及
将所述第二EPROM设置为第二未编程电阻和第二已编程电阻中的一个，其中，所述第一未编程电阻、所述第一已编程电阻、所述第二未编程电阻和所述第二已编程电阻中的每一个电阻与其它三个电阻中的每一个不同。
15. 根据权利要求13所述的方法，包括：
提供第三EPROM；
选择下列各项中的一个：所述第一EPROM、所述第二EPROM、所述第三EPROM、以及所述第一EPROM和所述第二EPROM和所述第三EPROM中的两个或更多个的每一种并行组合；以及
测量通过下列各项中所选择的一个的电阻：所述第一EPROM、所述第二EPROM、所述第三EPROM、以及所述第一EPROM和所述第二EPROM和所述第三EPROM中的两个或更多个的每一种并行组合。
CN201180073738.5A 2011-09-27 2011-09-27 单独和并行地选择eprom的电路 Expired - Fee Related CN103828048B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2011/053488 WO2013048376A1 (en) 2011-09-27 2011-09-27 Circuit that selects eproms individually and in parallel

Publications (2)

Publication Number Publication Date
CN103828048A true CN103828048A (zh) 2014-05-28
CN103828048B CN103828048B (zh) 2017-03-01

Family

ID=47996123

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180073738.5A Expired - Fee Related CN103828048B (zh) 2011-09-27 2011-09-27 单独和并行地选择eprom的电路

Country Status (4)

Country Link
US (2) US9592664B2 (zh)
EP (1) EP2761656A4 (zh)
CN (1) CN103828048B (zh)
WO (1) WO2013048376A1 (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2814669B1 (en) 2012-04-19 2020-10-21 Hewlett-Packard Development Company, L.P. Detecting a drive bubble formation and collapse
EP2815431B1 (en) * 2012-04-30 2020-01-15 Hewlett-Packard Development Company, L.P. Device including active floating gate region area that is smaller than channel area
US9919517B2 (en) * 2014-01-17 2018-03-20 Hewlett-Packard Development Company, L.P. Addressing an EPROM on a printhead
WO2015137960A1 (en) * 2014-03-14 2015-09-17 Hewlett-Packard Development Company, L.P. Eprom cell with modified floating gate
US20180022103A1 (en) * 2015-04-10 2018-01-25 Hewlett-Packard Development Company, L.P. Printheads with eprom cells having etched multi-metal floating gates
WO2016167763A1 (en) * 2015-04-15 2016-10-20 Hewlett-Packard Development Company, L.P. Printheads with high dielectric eprom cells
US10556445B2 (en) 2016-07-15 2020-02-11 Hewlett-Packard Development Company, L.P. Printhead assemblies
WO2019009903A1 (en) 2017-07-06 2019-01-10 Hewlett-Packard Development Company, L.P. DATA LINES FOR FLUID EJECTION DEVICES
WO2019009902A1 (en) 2017-07-06 2019-01-10 Hewlett-Packard Development Company, L.P. DECODERS FOR MEMORY OF FLUID EJECTION DEVICES
CN108215513B (zh) * 2018-02-05 2019-06-21 杭州旗捷科技有限公司 可变阈值的反馈电路、耗材芯片、耗材
CA3126912C (en) 2019-02-06 2023-12-19 Hewlett-Packard Development Company, L.P. Memories of fluidic dies
KR20210103576A (ko) 2019-02-06 2021-08-23 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피. 통신하는 인쇄 컴포넌트
BR112021015023A2 (pt) 2019-02-06 2021-10-05 Hewlett-Packard Development Company, L.P. Múltiplos circuitos acoplados a uma interface
WO2020162972A1 (en) 2019-02-06 2020-08-13 Hewlett-Packard Development Company, L.P. Print component with memory circuit
US11787173B2 (en) 2019-02-06 2023-10-17 Hewlett-Packard Development Company, L.P. Print component with memory circuit

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1755934A (zh) * 2004-09-29 2006-04-05 株式会社瑞萨科技 一种半导体器件
CN1941381A (zh) * 2005-09-28 2007-04-04 中芯国际集成电路制造(上海)有限公司 用于嵌入式eeprom中的一次可编程存储器器件的结构与方法
WO2007053219A1 (en) * 2005-10-31 2007-05-10 Hewlett-Packard Development Company, L.P. Eprom cell with double-layer floating gate
CN101390196A (zh) * 2006-02-23 2009-03-18 惠普开发有限公司 用于打印头的栅耦合电可编程只读存储器单元
CN101901809A (zh) * 2009-03-03 2010-12-01 旺宏电子股份有限公司 用于fn隧穿编程及擦除的三维存储器阵列
US20100301404A1 (en) * 2009-06-02 2010-12-02 Renesas Electronics Corporation Semiconductor device and production method thereof

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5172338B1 (en) 1989-04-13 1997-07-08 Sandisk Corp Multi-state eeprom read and write circuits and techniques
US6005806A (en) 1996-03-14 1999-12-21 Altera Corporation Nonvolatile configuration cells and cell arrays
US6056455A (en) 1998-04-17 2000-05-02 Hewlett-Packard Company Programmable print head and multi-level encoding of print head data
JP4314702B2 (ja) 1998-11-26 2009-08-19 セイコーエプソン株式会社 印刷装置、書込方法およびプリンタ
TW436794B (en) 1998-12-03 2001-05-28 Winbond Electronics Corp Multilevel encoding method for flash memory
US6275119B1 (en) 1999-08-25 2001-08-14 Micron Technology, Inc. Method to find a value within a range using weighted subranges
US6325483B1 (en) 2000-07-19 2001-12-04 Hewlett-Packard Company Techniques for increasing ink-jet pen identification information in an interconnect limited environment
US7684227B2 (en) * 2007-05-31 2010-03-23 Micron Technology, Inc. Resistive memory architectures with multiple memory cells per access device
US7522072B1 (en) 2007-11-05 2009-04-21 Sharp Laboratories Of America, Inc. Systems and methods for multi-level embedded coding and decoding
US8460947B2 (en) * 2008-09-24 2013-06-11 Hewlett-Packard Development Company, L.P. Fluid ejection device and method
WO2010077408A1 (en) 2008-12-31 2010-07-08 Rambus Inc. Pattern-sensitive coding of data for storage in multi-level memory cells
US8864260B1 (en) * 2013-04-25 2014-10-21 Hewlett-Packard Development Company, L.P. EPROM structure using thermal ink jet fire lines on a printhead

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1755934A (zh) * 2004-09-29 2006-04-05 株式会社瑞萨科技 一种半导体器件
CN1941381A (zh) * 2005-09-28 2007-04-04 中芯国际集成电路制造(上海)有限公司 用于嵌入式eeprom中的一次可编程存储器器件的结构与方法
WO2007053219A1 (en) * 2005-10-31 2007-05-10 Hewlett-Packard Development Company, L.P. Eprom cell with double-layer floating gate
CN101390196A (zh) * 2006-02-23 2009-03-18 惠普开发有限公司 用于打印头的栅耦合电可编程只读存储器单元
CN101901809A (zh) * 2009-03-03 2010-12-01 旺宏电子股份有限公司 用于fn隧穿编程及擦除的三维存储器阵列
US20100301404A1 (en) * 2009-06-02 2010-12-02 Renesas Electronics Corporation Semiconductor device and production method thereof

Also Published As

Publication number Publication date
US20140218436A1 (en) 2014-08-07
US9864524B2 (en) 2018-01-09
US20170147212A1 (en) 2017-05-25
US9592664B2 (en) 2017-03-14
EP2761656A1 (en) 2014-08-06
WO2013048376A1 (en) 2013-04-04
EP2761656A4 (en) 2015-06-24
CN103828048B (zh) 2017-03-01

Similar Documents

Publication Publication Date Title
CN103828048A (zh) 单独和并行地选择eprom的电路
CN101390196B (zh) 用于打印头的栅耦合电可编程只读存储器单元
US7673973B2 (en) Micro-fluid ejecting device having embedded memory devices
CN100547689C (zh) 精确记忆读取操作用的选择电路
CN104067392B (zh) 包括小于沟道面积的活跃浮栅区面积的器件
US8460947B2 (en) Fluid ejection device and method
US7815287B2 (en) Fluid ejection device and method
US20220126576A1 (en) Recording element substrate, liquid ejection head and recording apparatus
US11613117B2 (en) Multiple circuits coupled to an interface
US11351775B2 (en) Integrated circuits including customization bits

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170301

CF01 Termination of patent right due to non-payment of annual fee