CN103793208B - 矢量dsp处理器和协处理器协同运作的数据处理系统 - Google Patents

矢量dsp处理器和协处理器协同运作的数据处理系统 Download PDF

Info

Publication number
CN103793208B
CN103793208B CN201410029998.8A CN201410029998A CN103793208B CN 103793208 B CN103793208 B CN 103793208B CN 201410029998 A CN201410029998 A CN 201410029998A CN 103793208 B CN103793208 B CN 103793208B
Authority
CN
China
Prior art keywords
coprocessor
vector
dsp processor
instruction
processor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410029998.8A
Other languages
English (en)
Other versions
CN103793208A (zh
Inventor
彭正宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Core holdings limited company
Xinyuan Microelectronics (Shanghai) Co., Ltd.
VeriSilicon Microelectronics Beijing Co Ltd
VeriSilicon Microelectronics Chengdu Co Ltd
Original Assignee
VERISILICON HOLDINGS CO Ltd
VeriSilicon Microelectronics Shanghai Co Ltd
VeriSilicon Microelectronics Beijing Co Ltd
VeriSilicon Microelectronics Chengdu Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by VERISILICON HOLDINGS CO Ltd, VeriSilicon Microelectronics Shanghai Co Ltd, VeriSilicon Microelectronics Beijing Co Ltd, VeriSilicon Microelectronics Chengdu Co Ltd filed Critical VERISILICON HOLDINGS CO Ltd
Priority to CN201410029998.8A priority Critical patent/CN103793208B/zh
Publication of CN103793208A publication Critical patent/CN103793208A/zh
Application granted granted Critical
Publication of CN103793208B publication Critical patent/CN103793208B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Advance Control (AREA)

Abstract

本发明提供一种矢量DSP处理器与协处理器协同运作的数据处理系统,包括:作为主处理器的矢量DSP处理器、若干协处理器、指令内存和数据内存;其中,所述协处理器与所述矢量DSP处理器中的矢量运算器耦合在一起;所述协处理器包括紧耦合和松耦合两种工作模式。本发明的矢量DSP处理器与协处理器协同运作的数据处理系统将协处理器指令分为三大类别,统一并入主处理器指令集;把协处理器与高性能矢量DSP的各个矢量运算器一一耦合,使得各个协处理器能够获得与对应矢量运算器同等的数据资源;提出了紧耦合和松耦合两种协处理器工作模式,适应不同的协处理器操作特点;通过外接仲裁器和主处理器矢量运算器个数来形成外挂矩阵式协处理器群,满足不同应用需求。

Description

矢量DSP处理器和协处理器协同运作的数据处理系统
技术领域
本发明涉及数字信号处理领域的处理器设计技术,特别涉及一种矢量DSP处理器和协处理器协同运作的数据处理系统。
背景技术
在数字信号处理器(DigitalSignalProcessor,DSP)系统设计中,协处理器一般用来帮助主数字信号处理器完成一些特定用途的操作,从而弥补主数字信号处理器在针对某些特定领域应用时自身指令集的不足,一般来说以完成计算性的指令操作为主。比如说,主数字信号处理器一般只支持定点数操作,当需要完成浮点数操作时,可以在不改变自身指令集和架构的前提下,耦合专用的浮点计算协处理器,从而使得在主数字信号处理器上运行的程序可以获得强大的浮点运算性能。
在现有的包含主数字信号处理器和协处理器的运作系统中,往往存在两套指令集,主处理器和协处理器之间的接口带宽有限,协处理器指令和主处理器指令之间有严重的数据依赖副作用等问题,从而使得包含协处理器指令的软件程序的运行性能大打折扣,没有完全达到原有的用协处理器对特定用途操作进行加速的初衷。
另外,当数字信号处理器设计技术发展到矢量信号并行运算的时代,原有的问题在高性能矢量DSP和协处理器的协同运作的系统中就更为突出。根本原因在于:随着数据处理的精度和并行度越来越高时,主处理器和协处理器之间的接口带宽要求也越来越高,而且也需要新的架构来解决主处理器和协处理器之间的流水线数据依赖问题,和不同应用场景的数据交互问题。
发明内容
鉴于以上所述现有技术的缺点,本发明的目的在于提供一种矢量DSP处理器和协处理器协同运作的数据处理系统,解决现有主协处理器协同运作系统中存在的指令集不兼容、通信接口带宽小、主处理器指令和协处理器指令之间的数据依赖副作用以及主协处理器之间数据交互方式单一的问题。
为实现上述目的及其他相关目的,本发明提供一种DSP处理器和协处理器协同运作的数据处理系统,至少包括:作为主处理器的矢量DSP处理器、若干协处理器、指令内存和数据内存;其中,所述矢量DSP处理器包括指令预取器、指令解码及发射器、流水线控制器、矢量寄存器阵列和标量寄存器阵列、数据载入和写回单元以及若干矢量运算器;所述协处理器与所述矢量运算器耦合在一起;所述协处理器的操作指令包括三种类别,每种类别的协处理器操作指令由所述矢量DSP处理器的指令集进行固定编码,从而使得主协处理器使用同一套指令集;根据源数据访问方式和结果数据返回方式的不同,所述协处理器包括紧耦合和松耦合两种工作模式;当所述协处理器工作在紧耦合模式时,协处理器的源数据由所述矢量DSP处理器提供,结果数据由所述协处理器在期望时序内直接返回给所述主处理器;当所述协处理器工作在松耦合模式时,所述矢量DSP处理器只是发送命令给协处理器,源数据由所述协处理器自己去所述数据内存去获取,完成指定的协处理器指令操作后,所述协处理器发出中断信号给所述矢量DSP处理器,所述矢量DSP处理器再调用中断响应程序来获取所述协处理器的处理结果。
根据上述的矢量DSP处理器与协处理器协同运作的数据处理系统,其中:当所述协处理器工作在紧耦合模式时,若所述协处理器不能在期望时序内返回结果数据时,所述协处理器发出回档信号来停止主处理器流水线,直到所述协处理器能够返回结果数据,所述主处理器流水线再继续以期望时序运行。
根据上述的矢量DSP处理器与协处理器协同运作的数据处理系统,其中:所述矢量运算器通过仲裁器与所述协处理器一一对应地进行耦合。
根据上述的矢量DSP处理器与协处理器协同运作的数据处理系统,其中:所述矢量运算器通过仲裁器耦合到多个所述协处理器上。
根据上述的矢量DSP处理器与协处理器协同运作的数据处理系统,其中:所述协处理器的操作指令包括的三种类别分别为VCPOUT、VCPIN和VCPCOM;所述VCPOUT是指所述矢量DSP处理器给所述协处理器只发送命令字和源操作数;所述VCPIN是指所述矢量DSP处理器给所述协处理器只发送命令字,并接收所述协处理器返回的结果操作数;所述VCPCOM是指所述矢量DSP处理器给所述协处理器发送命令字和源操作数,并接收所述协处理器返回的结果操作数。
根据上述的矢量DSP处理器与协处理器协同运作的数据处理系统,其中:所述协处理器中运算器与所述矢量DSP处理器中运算器处于相同的矢量DSP处理器的流水线阶段上。
根据上述的矢量DSP处理器与协处理器协同运作的数据处理系统,其中:所述协处理器协处理器能够实现16比特定点数和8比特定点数之间的转换。
如上所述,本发明的矢量DSP处理器和协处理器协同运作的数据处理系统,具有以下有益效果:
(1)本发明将协处理器可能需要执行的操作指令按照与主处理器数据交互的关系分为三种类别,每种类别用主处理器的指令集进行固定编码,从而使得主协处理器使用同一套指令集。在每一类别的协处理器操作指令中,包含指令控制区域,源操作数区域和结果操作数区域。协处理器将根据指令控制区域的信息进行预先设定的不同的特定用途的操作,操作数来自于前述源操作数区域,操作结果将在操作完成后返回给主处理器。主处理器事先记住结果操作数区域,从而可以把协处理器操作结果写入结果操作数区域。
(2)本发明将主协处理器的接口概念扩展到主处理器中的若干运算器和协处理器中的若干运算器之间的点对点直接耦合,使得主协处理器之间的通信接口带宽大大提升。同时,在本发明中,站在主处理器的角度,协处理器中的某个运算器其实是主处理器中对应运算器的备份运算器。即协处理器中的运算器可以获得和主处理器中对应运算器同等的数据资源。主处理器中的控制单元只需要识别送往自己的某运算器的指令是否是协处理器指令,如果不是,则把数据资源送给主处理器运算器;如果是,则把同等数据资源送给对应的协处理器运算器。这样,主协处理器之间的数据通信带宽将大大提高。这种方式特别适合高性能矢量DSP和协处理器之间的大数据量通信。
(3)为解决主协处理器之间的流水线数据依赖问题,本发明将协处理器中运算器的运算时序放在和对应的主处理器中的运算器相同的主处理器流水线阶段上。当主处理器的控制单元发送协处理器指令时,它对于协处理器的完成时序的期待将和主处理器相同。因此,主处理器的控制单元可以采用正常的主处理器内流水线优化策略来优化与协处理器指令相关的数据依赖周期。当然,协处理器中的运算器时序在某些情况下还是和主处理器中对应运算器时序不同。当出现这种情况时,本发明中的主协处理器通信接口会停止主处理器中流水线,直到协处理器的指令操作完成,主处理器可以再继续按照事先期待的流水线时序运行流水线。
(4)为解决主协处理器之间数据交互方式单一的问题,本发明提出了两种协处理器工作模式:紧耦合和松耦合模式。当协处理器工作在紧耦合模式下时,协处理器指令操作源数据将由主处理器从其内存中获取处理后再发送给对应的协处理器,协处理器指令操作结果数据由协处理器直接返回给主处理器;当协处理器工作在松耦合模式下时,主处理器通过协处理器指令发送控制信息给协处理器,协处理器自己去主处理器内存获取源操作数,当处理完成后,协处理器发送中断给主处理器,主处理器可以按照事先约定从内存中获取结果或者再发送协处理器指令来获取前述结果。
(5)本发明提出的通信接口可以通过外加仲裁器的方式耦合多个协处理器,从而使得一个主处理器可以耦合多个协处理器,以完成不同的应用功能和系统设计需要。
(6)在本发明的一种具体实施例中,与高性能矢量DSP耦合的协处理器能够实现16比特定点数和8比特定点数之间的转换,包括寄存器配置、移位、舍入、截位、拼装操作。这种协处理器对于最小处理精度只有16比特定点数的DSP来说十分有意义,因为使用该协处理器指令在某些应用场景下能大大降低信号处理结果的存储位宽,从存储16比特定点数到存储8比特定点数,大大降低了系统内存需求。
附图说明
图1显示为本发明的矢量DSP处理器与协处理器协同运作的数据处理系统的结构示意图;
图2显示为本发明的矢量DSP处理器与协处理器协同运作的流水线时序图。
元件标号说明
1矢量DSP处理器
11指令预取器
12指令解码及发射器
13流水线控制器
14矢量寄存器阵列和标量寄存器阵列
15数据载入和写回单元
160矢量运算器0
161矢量运算器1
16N矢量运算器N
20协处理器0
21协处理器1
2N协处理器N
3指令内存
4数据内存
具体实施方式
以下通过特定的具体实例说明本发明的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本发明的精神下进行各种修饰或改变。
需要说明的是,本实施例中所提供的图示仅以示意方式说明本发明的基本构想,遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制,其实际实施时各组件的型态、数量及比例可为一种随意的改变,且其组件布局型态也可能更为复杂。
参照图1,本发明的矢量DSP处理器与协处理器协同运作的数据处理系统包括作为主处理器的矢量DSP处理器1、若干协处理器(20、21……2N)、指令内存3和数据内存4。
具体地,矢量DSP处理器1为高性能矢量DSP处理器,其包括指令预取器11、指令解码及发射器12、流水线控制器13、矢量寄存器阵列和标量寄存器阵列14、数据载入和写回单元15以及若干矢量运算器(160、161、……16N)。其中,指令预取器11负责抓取存取在指令内存3中的程序指令,并发送给指令解码及发射器12。指令解码及发射器12拿到指令后,先做解码,然后根据内核流水线特点做各种数据依赖检查,最后把满足条件的指令组发射到内核流水线中去并行执行。一般来说,高性能矢量DSP的指令集包括数据载入与写回指令和各种运算指令。数据载入与写回指令由数据载入和写回单元15执行;各种运算指令若干个矢量运算器(160、161、……16N)执行。数据载入和写回单元15和若干矢量运算器(160、161、……16N)根据内核流水线设计的不同往往处于内核流水线的不同阶段。但若干矢量运算器一般都是处于内核流水线的相同阶段,只是在相同流水线阶段的横向扩展而已。不管是什么指令,都有指令控制码,源操作数区域和结果操作数区域。矢量寄存器阵列和标量寄存器阵列14中存储的就是各种指令运算所需的源操作数和结果操作数。一般来说,数据载入指令会把初始数据从数据内存4中装载到矢量寄存器阵列和标量寄存器阵列14中;各种运算指令会读取源操作数进行各种运算操作然后把结果操作数写回到矢量寄存器阵列和标量寄存器阵列14,最后数据写回指令会把运算指令操作结果写回到数据内存4中。流水线控制器13是用来设置各种模式寄存器、定时器,并响应多个外部中断,从而控制内核流水线的运行。
若干个协处理器(20、21……2N)与若干个矢量运算器(160、161、……16N)通过仲裁器一一对应地耦合在一起。当然,也可以根据应用需要通过仲裁器把一个矢量运算器耦合多个协处理器上。
指令内存3用于存储程序指令,与指令预取器11相连。
数据内存4用于存储操作数据,与协处理器和数据载入和写回单元15相连,由主协处理器共享。
根据源数据访问方式和结果数据返回方式的不同,将协处理器工作模式分为紧耦合和松耦合两种模式。
当协处理器工作在紧耦合模式时,协处理器的源数据由矢量DSP处理器提供,结果数据由协处理器在期望时序内直接返回给矢量DSP处理器。当协处理器不能在期望时序内返回结果数据时,协处理器接口可以让耦合的协处理器发出回档信号来停止矢量DSP处理器流水线,直到协处理器能够返回结果数据,从而让矢量DSP处理器流水线继续以期望时序运行。
当协处理器工作在松耦合模式时,矢量DSP处理器只是发送命令给协处理器,源数据由协处理器自己去数据内存去获取。完成指定的协处理器指令操作后,协处理器发出中断信号给矢量DSP处理器,矢量DSP处理器再调用中断响应程序来获取协处理器的处理结果。图1所示的虚线部分即表明了松耦合模式下的协处理器工作方式。
图2所示为本发明的矢量DSP处理器和协处理器协同运作的流水线时序图。下面结合图2详细论述本发明的矢量DSP处理器与协处理器协同运作的数据处理方法。
本发明中,将协处理器可能需要执行的操作指令按照与矢量DSP处理器数据交互的关系分为三种类别,分别为VCPOUT、VCPIN和VCPCOM。每种类别的协处理器操作指令由矢量DSP处理器的指令集进行固定编码,从而使得主协处理器使用同一套指令集。其中,VCPOUT是指矢量DSP处理器给协处理器只发送命令字和源操作数;VCPIN是指矢量DSP处理器给协处理器只发送命令字,并接收协处理器返回的结果操作数;VCPCOM是指矢量DSP处理器给协处理器发送命令字和源操作数,并接收协处理器返回的结果操作数。按照发送和接收的数据宽度,每个类别里又包括不同的细分指令。在每一类别的协处理器操作指令中,包含指令控制区域,源操作数区域和结果操作数区域。协处理器将根据指令控制区域的信息进行预先设定的不同的特定用途的操作,操作数来自于源操作数区域,操作结果将在操作完成后返回给主处理器。主处理器事先记住结果操作数区域,从而可以把协处理器操作结果写入结果操作数区域。
在本发明的一种具体实施例中,协处理器操作指令采取32比特的指令字,在主矢量DSP处理器的指令集里作为一个类别统一编码。其中,包含8位操作码以识别是哪条指令;包含0到3个源操作数索引,0到1个结果操作数索引;根据操作数的多少包含8到24位的立即数。因此,协处理器指令在矢量DSP处理器的指令集里有固定的编码,同时在识别了协处理器指令类别的基础上,用户指定的8到24位立即数也对事先指定的各种指令操作进行了二次编码。协处理器内核会根据这些立即数进行约定的各种指令操作,同时根据协处理器指令的类别与矢量DSP处理器进行数据交互,从而实现了主协处理器用同一套指令集的目的。
在本发明的一种具体实施方式中,通过在汇编程序里加引导符的方式,告诉矢量DSP处理器的编译器哪条协处理器指令送给哪个矢量运算器,这样编译器会按照用户的意图来产生指令代码。矢量DSP处理器的指令解码及发射单元完成解码后,会把各个协处理器指令发往对应的矢量运算器流水线。
以某个矢量运算器流水线为例,当该流水线进入到取源操作数阶段时,该矢量运算器的解码逻辑会识别出是否为协处理器指令。如果不是,则继续进入该矢量运算器的流水逻辑里进行处理;如果是,向协处理器发出指令请求,同时把8位操作码压缩为3位命令字,连同8-24位立即数发给绑定的协处理器。此外,根据解码得到的源操作数索引码,向对应的矢量寄存器阵列和标量寄存器阵列发出读取请求,同时把发出的协处理器的期望结果的配套信息传送到流水线下一级。当该流水线进入到一级运算阶段时,读取的源操作数已经返回,这时,该矢量运算器会把返回的源操作数数据信息发给绑定的协处理器。因此,本发明实现了矢量DSP与协处理器之间的高通信带宽,其原理就是每个绑定的协处理器可以看到与之对应的矢量运算器等同的数据资源。
如图2所示,主协处理器之间源操作数的物理接口有4组,分别是矢量128比特,矢量160比特,矢量320比特和标量40比特。矢量运算器将根据具体指令的不同把不同的源操作数索引返回值映射到这四组物理接口上。之所以设这四组的原因是矢量计算器内部可以拿到这么多的源操作数数据资源,所以就把这些信息都暴露给协处理器。协处理器只需要根据具体指令需求去获取有用的信息即可。当协处理器收到必要的源操作数信息后,结合从上一级流下来的命令字和立即数,即可开始实现约定的指令操作。
主处理器的流水线只有两级运算阶段,对于紧耦合模式,如果协处理器不能在两个周期内完成约定的指令操作,则可以选择在一级运算阶段或二级运算阶段通过回档信号停止主处理器流水线。当该流水线进入到二级运算阶段时,协处理器会把得到的运算结果返回给主处理器。在图2中,这个物理接口的位宽是320比特,主要用来返回高精度的矢量数据。主处理器的矢量运算器根据把流水线上流下来的配套目的操作数索引,发起对目的矢量寄存器的写回请求,并在该流水线的结果写回阶段把协处理器指令结果写入到目的矢量寄存器中。
这样,就完成了一次主协处理器的紧耦合模式下的数据交互过程。对于主协处理器之间的数据依赖问题,因为协处理器与主矢量运算器处于同样的流水线阶段,对于程序而言实际上是透明的,协处理器实际是主矢量运算器的“备份运算器”,只要协处理器的期望时序和主矢量运算器一致,所有用于主矢量运算器的数据依赖优化策略都同样应用于绑定的协处理器。
而在松耦合模式下,在取源操作数阶段时,主处理器一样发送命令字和立即数;但在一级运算阶段,主处理器就不发送源操作数或者只利用标量接口发送少量的配置信息;在二级运算阶段,主处理器并不期望协处理器会返回任何结果数据,因此主处理器会继续自己的指令流水。如前所述,协处理器收到命令字和立即数后,会自己去共享的数据内存抓取源操作数,完成约定运算操作后,发出中断给主处理器。主处理器则调用对应的中断服务程序,利用新的协处理器VCPIN类指令去协处理器中获取之前的结果操作数。这种模式特别适合那些运算过程复杂,执行时间较长的协处理器操作。
一个矢量运算器可以绑定多个协处理器核,每次主协处理器操作通过外接仲裁器来选择不同的协处理器核,仲裁依据为立即数的部分定义位宽。每个矢量运算器都可绑定自己的若干协处理器,这样图2所示的流水线将会根据矢量运算器的个数而并行复制,形成一个矩阵式的协处理器群。这对于高性能矢量DSP而言,将会是针对特定应用的强大处理能力的补充。
下面将简要介绍基于本发明原理的一种具体实施例,其实现了一种功能为进行16比特定点数和8比特定点数之间的转换的协处理器,该协处理器通过耦合ZSP981高性能矢量DSP实现了本发明提出的高效协同运作的数据处理系统。
该协处理器工作在紧耦合模式,支持的指令操作和定义有如下几种:
1、写配置寄存器
该协处理器寄存器内包含一个配置寄存器,可用来定义移位位宽、移位方向、是否做舍入、是否做交织式拼装。
指令定义为:vcpcomvz,vz,ry,IMM16
其中,ry为16比特标量寄存器,包含要配置的具体16位信息。
vz为无用占位信息,只是匹配vcpcom的格式要求。
IMM16为辅助指令立即数识别码。
2、读配置寄存器,用于便于主处理器读取已配置信息。
指令定义为:vcpinvz,IMM16
vz为结果操作数,其最低16位将存储返回的配置信息。
IMM16为辅助指令立即数识别码。
3、移位和拼装。
即把矢量中的各个40比特标量右移或左移可编程位数,并支持舍入、截位和饱和操作,产生16比特标量,然后拼装成以16比特为标量的矢量。至于是右移还是左移,是否做舍入由当前的配置寄存器信息决定。
指令定义为:vcpcom40vZf,vXf,vYf,IMM8
vZf为结果操作数矢量,包含8个16比特标量;
vXf为源操作数矢量1,包含4个40比特标量;
vYf为源操作数矢量2,包含4个40比特标量;
IMM8为辅助指令立即数识别码。
4、把16比特标量组成的矢量改装成8比特标量组成的矢量。即把多个16比特标量的高8位提出,拼装成以8比特为标量的矢量结果。
指令定义为:vcpcom.dvZe,vXe,vYe,IMM8
vZe为结果操作数矢量,包含32个8比特标量;
vXe为源操作数矢量1,包含16个16比特标量;
vYe为源操作数矢量2,包含16个16比特标量;
IMM8为辅助指令立即数识别码。
上述指令都是在规定的两个运算周期内完成,因此不存在紧耦合模式下的回档情况。可以看出,通过上述用户定义的协处理器指令,可以把ZSP981矢量DSP产生的高精度40比特定点数,通过右移、舍入、饱和和截位的方式得到16比特定点数,然后把16比特标量组成的矢量改装成8比特标量组成的矢量,这样ZSP981处理的结果可以以8比特精度的方式写回到数据内存中。当需要后续运算时,可以先通过ZSP981自带的填位指令把8比特标量扩展到40比特,然后用协处理器的左移指令,从前扩展的40比特中获取恢复出来的16比特定点数作为结果返回,再继续参与主处理器的后续运算。这样,中间结果的内存需求从16比特为单位降低到8比特为单位,大大节省了片上内存,对于精度可接受的应用来说十分实用。
综上所述,本发明的矢量DSP处理器与协处理器协同运作的数据处理系统及方法解决了现有主协处理器协同运作系统中存在的指令集不兼容、通信接口带宽小、主处理器指令和协处理器指令之间的数据依赖副作用、主协处理器之间数据交互方式单一这些问题。在高性能矢量DSP和协处理器协同运作这一新兴领域,创新性地提出针对性的技术方案。该方案可概括为:根据主协处理器数据交互特点把协处理器指令分为三大类别,统一并入主处理器指令集;提出了“备份运算器”理念,把协处理器与高性能矢量DSP的各个矢量运算器一一耦合,使得各个协处理器能够获得与对应矢量运算器同等的数据资源;提出了紧耦合和松耦合两种协处理器工作模式,适应不同的协处理器操作特点;通过外接仲裁器和主处理器矢量运算器个数来形成外挂矩阵式协处理器群,满足不同应用需求。所以,本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效,而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下,对上述实施例进行修饰或改变。因此,举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变,仍应由本发明的权利要求所涵盖。

Claims (7)

1.一种矢量DSP处理器与协处理器协同运作的数据处理系统,其特征在于,至少包括:作为主处理器的矢量DSP处理器、若干协处理器、指令内存和数据内存;
其中,所述矢量DSP处理器包括指令预取器、指令解码及发射器、流水线控制器、矢量寄存器阵列和标量寄存器阵列、数据载入和写回单元以及若干矢量运算器;
所述协处理器与所述矢量运算器耦合在一起;
所述协处理器的操作指令包括三种类别,每种类别的协处理器操作指令由所述矢量DSP处理器的指令集进行固定编码,从而使得主协处理器使用同一套指令集;
根据源数据访问方式和结果数据返回方式的不同,所述协处理器包括紧耦合和松耦合两种工作模式;
当所述协处理器工作在紧耦合模式时,协处理器的源数据由所述矢量DSP处理器提供,结果数据由所述协处理器在期望时序内直接返回给所述主处理器;
当所述协处理器工作在松耦合模式时,所述矢量DSP处理器只是发送命令给协处理器,源数据由所述协处理器自己去所述数据内存去获取,完成指定的协处理器指令操作后,所述协处理器发出中断信号给所述矢量DSP处理器,所述矢量DSP处理器再调用中断响应程序来获取所述协处理器的处理结果。
2.根据权利要求1所述的矢量DSP处理器与协处理器协同运作的数据处理系统,其特征在于:当所述协处理器工作在紧耦合模式时,若所述协处理器不能在期望时序内返回结果数据时,所述协处理器发出回档信号来停止主处理器流水线,直到所述协处理器能够返回结果数据,所述主处理器流水线再继续以期望时序运行。
3.根据权利要求1所述的矢量DSP处理器与协处理器协同运作的数据处理系统,其特征在于:所述矢量运算器通过仲裁器与所述协处理器一一对应地进行耦合。
4.根据权利要求1所述的矢量DSP处理器与协处理器协同运作的数据处理系统,其特征在于:所述矢量运算器通过仲裁器耦合到多个所述协处理器上。
5.根据权利要求1所述的矢量DSP处理器与协处理器协同运作的数据处理系统,其特征在于:所述协处理器的操作指令包括的三种类别分别为VCPOUT、VCPIN和VCPCOM;所述VCPOUT是指所述矢量DSP处理器给所述协处理器只发送命令字和源操作数;所述VCPIN是指所述矢量DSP处理器给所述协处理器只发送命令字,并接收所述协处理器返回的结果操作数;所述VCPCOM是指所述矢量DSP处理器给所述协处理器发送命令字和源操作数,并接收所述协处理器返回的结果操作数。
6.根据权利要求1所述的矢量DSP处理器与协处理器协同运作的数据处理系统,其特征在于:所述协处理器中运算器与所述矢量DSP处理器中运算器处于相同的矢量DSP处理器的流水线阶段上。
7.根据权利要求1所述的矢量DSP处理器与协处理器协同运作的数据处理系统,其特征在于:所述协处理器能够实现16比特定点数和8比特定点数之间的转换。
CN201410029998.8A 2014-01-22 2014-01-22 矢量dsp处理器和协处理器协同运作的数据处理系统 Active CN103793208B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410029998.8A CN103793208B (zh) 2014-01-22 2014-01-22 矢量dsp处理器和协处理器协同运作的数据处理系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410029998.8A CN103793208B (zh) 2014-01-22 2014-01-22 矢量dsp处理器和协处理器协同运作的数据处理系统

Publications (2)

Publication Number Publication Date
CN103793208A CN103793208A (zh) 2014-05-14
CN103793208B true CN103793208B (zh) 2016-07-06

Family

ID=50668928

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410029998.8A Active CN103793208B (zh) 2014-01-22 2014-01-22 矢量dsp处理器和协处理器协同运作的数据处理系统

Country Status (1)

Country Link
CN (1) CN103793208B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112306558A (zh) * 2019-08-01 2021-02-02 杭州中天微系统有限公司 处理单元、处理器、处理系统、电子设备和处理方法
CN110750304B (zh) * 2019-09-30 2022-04-12 百富计算机技术(深圳)有限公司 提升任务切换效率的方法及终端设备
CN112256330B (zh) * 2020-11-03 2021-11-09 中国人民解放军军事科学院国防科技创新研究院 用于加速数字信号处理的risc-v指令集扩展方法
CN115955733A (zh) * 2022-12-30 2023-04-11 中国科学院计算技术研究所 一种通信基带处理器
CN115904510B (zh) * 2023-02-15 2023-05-09 南京砺算科技有限公司 多操作数指令的处理方法、图形处理器及存储介质
CN116541336B (zh) * 2023-07-04 2024-06-11 南方电网数字电网研究院有限公司 多核芯片、协处理器的软件运行方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1749955A (zh) * 2004-07-06 2006-03-22 松下电器产业株式会社 控制处理器和协处理器间的数据传输的运算处理装置
CN101523345A (zh) * 2006-09-29 2009-09-02 联发科技股份有限公司 在主处理器和协处理器之间进行接口连接的方法和装置
CN101980149A (zh) * 2010-10-15 2011-02-23 无锡中星微电子有限公司 主处理器与协处理器通信系统及通信方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001063434A1 (en) * 2000-02-24 2001-08-30 Bops, Incorporated Methods and apparatus for dual-use coprocessing/debug interface
US9383994B2 (en) * 2011-02-15 2016-07-05 Nec Corporation Co-processor for complex arithmetic processing, and processor system

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1749955A (zh) * 2004-07-06 2006-03-22 松下电器产业株式会社 控制处理器和协处理器间的数据传输的运算处理装置
CN101523345A (zh) * 2006-09-29 2009-09-02 联发科技股份有限公司 在主处理器和协处理器之间进行接口连接的方法和装置
CN101980149A (zh) * 2010-10-15 2011-02-23 无锡中星微电子有限公司 主处理器与协处理器通信系统及通信方法

Also Published As

Publication number Publication date
CN103793208A (zh) 2014-05-14

Similar Documents

Publication Publication Date Title
CN103793208B (zh) 矢量dsp处理器和协处理器协同运作的数据处理系统
US10915471B2 (en) Apparatuses, methods, and systems for memory interface circuit allocation in a configurable spatial accelerator
US10417175B2 (en) Apparatus, methods, and systems for memory consistency in a configurable spatial accelerator
US10469397B2 (en) Processors and methods with configurable network-based dataflow operator circuits
US10515046B2 (en) Processors, methods, and systems with a configurable spatial accelerator
US10387319B2 (en) Processors, methods, and systems for a configurable spatial accelerator with memory system performance, power reduction, and atomics support features
US10558575B2 (en) Processors, methods, and systems with a configurable spatial accelerator
KR101817397B1 (ko) 하나의 아키텍처의 코드 모듈이 다른 아키텍처의 라이브러리 모듈을 사용할 수 있게 하는 아키텍처 간 호환성 모듈
CN105051680B (zh) 用于在处理器内部的硬件并行执行道上处理指令的处理器及方法
CN107347253B (zh) 用于专用处理器的硬件指令生成单元
US20190004945A1 (en) Processors, methods, and systems for a configurable spatial accelerator with transactional and replay features
US20190095383A1 (en) Processors, methods, and systems for debugging a configurable spatial accelerator
EP3776229A1 (en) Apparatuses, methods, and systems for remote memory access in a configurable spatial accelerator
WO2019190687A1 (en) Apparatus, methods, and systems for integrated performance monitoring in a configurable spatial accelerator
CN116150564A (zh) 用于片矩阵乘法和累加的系统、方法和装置
CN117724763A (zh) 用于矩阵操作加速器的指令的装置、方法和系统
US20180157531A1 (en) Technologies for dynamic acceleration of general-purpose code using hardware accelerators
JP2014501009A (ja) データを移動させるための方法及び装置
CN1983167A (zh) 将一个处理器与一个协处理器相接口的方法
CN112579159A (zh) 用于矩阵操作加速器的指令的装置、方法和系统
US20220100680A1 (en) Apparatuses, methods, and systems for a configurable accelerator having dataflow execution circuits
US11037050B2 (en) Apparatuses, methods, and systems for memory interface circuit arbitration in a configurable spatial accelerator
CN110427337B (zh) 基于现场可编程门阵列的处理器内核及其运行方法
CN105074657B (zh) 并行管道中的发散分支的硬件和软件解决方案
CN110909882A (zh) 用于执行水平铺块操作的系统和方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
PE01 Entry into force of the registration of the contract for pledge of patent right

Denomination of invention: Data processing system for collaborative operation of vector DSP and coprocessors

Effective date of registration: 20170929

Granted publication date: 20160706

Pledgee: National integrated circuit industry investment fund, Limited by Share Ltd

Pledgor: VeriSilicon Holdings Co., Ltd.|VeriSilicon Microelectronics (Shanghai) Co., Ltd.|VERISILICON MICROELECTRONICS (CHENGDU) CO., LTD.|VeriSilicon Microelectronics (Beijing) Co., Ltd.

Registration number: 2017990000922

PE01 Entry into force of the registration of the contract for pledge of patent right
PC01 Cancellation of the registration of the contract for pledge of patent right

Date of cancellation: 20190415

Granted publication date: 20160706

Pledgee: National integrated circuit industry investment fund, Limited by Share Ltd

Pledgor: VeriSilicon Holdings Co., Ltd.|VeriSilicon Microelectronics (Shanghai) Co., Ltd.|VERISILICON MICROELECTRONICS (CHENGDU) CO., LTD.|VeriSilicon Microelectronics (Beijing) Co., Ltd.

Registration number: 2017990000922

PC01 Cancellation of the registration of the contract for pledge of patent right
CP03 Change of name, title or address

Address after: 201203 China (Shanghai) Free Trade Pilot Zone 20A, Zhangjiang Building, 289 Chunxiao Road

Co-patentee after: Core holdings limited company

Patentee after: Xinyuan Microelectronics (Shanghai) Co., Ltd.

Co-patentee after: VeriSilicon Microelectronics (Beijing) Co., Ltd.

Co-patentee after: VERISILICON MICROELECTRONICS (CHENGDU) CO., LTD.

Address before: 201203 Zhangjiang Building 20A, 560 Songtao Road, Zhangjiang High-tech Park, Pudong New Area, Shanghai

Co-patentee before: VeriSilicon Holdings Co., Ltd.

Patentee before: VeriSilicon Microelectronics (Shanghai) Co., Ltd.

Co-patentee before: VeriSilicon Microelectronics (Beijing) Co., Ltd.

Co-patentee before: VERISILICON MICROELECTRONICS (CHENGDU) CO., LTD.

CP03 Change of name, title or address