CN103779374B - 发光整流芯片 - Google Patents
发光整流芯片 Download PDFInfo
- Publication number
- CN103779374B CN103779374B CN201410047205.5A CN201410047205A CN103779374B CN 103779374 B CN103779374 B CN 103779374B CN 201410047205 A CN201410047205 A CN 201410047205A CN 103779374 B CN103779374 B CN 103779374B
- Authority
- CN
- China
- Prior art keywords
- chip
- unit
- chipset
- series
- series unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Abstract
一种发光整流芯片，包括：衬底；直流电流输出端正、负极；第一至第N对交流电流的输入端，N≥1；发光薄膜，包括依次形成在衬底上的第一类型导电层、发光层、第二类型导电层；透明导电层；透明绝缘层。对应于每一对输入的交流电流，发光薄膜被分割成互相隔离的4组串联单元芯片组；对应于第N对交流电流，串联单元芯片组为串联单元芯片组(4N‑3)、串联单元芯片组(4N‑2)、串联单元芯片组(4N‑1)、串联单元芯片组4N；对应于N对输入的交流电流，共有4x N个串联单元芯片组。直流电流输出端正、负极、第一至第N对交流电流输入端、4xN个串联单元芯片组互相电连接，使得输入的N个交流电流分别经过整流，叠加，输出一个直流总电流，提高芯片发光面积利用率，降低频闪，提高效率。
Description
技术领域
本发明涉及应用于照明的降低交流频闪的LED和OLED发光整流芯片。
背景技术
降低LED和OLED照明灯具成本的方法之一是采用交流电流驱动。在芯片层级，提出的交流LED芯片方案包括：
1.III-N技术公司的交流LED芯片方案(美国专利申请：11/109602)：在一个LED芯片上，形成两串串联的直流LED单元芯片，然后反向并联；交流电流的正半周沿一串串联的直流LED单元芯片流动，只有一串LED单元芯片发光，交流电流的负半周沿另一串串联的直流LED单元芯片流动，另一串LED单元芯片发光。芯片的发光面积利用率为50％。
2.工研院和晶元公司(中国专利：ZL200820178947.1)的交流LED芯片方案：在一个LED芯片上，形成多个单元芯片，多个LED单元芯片分别串联成为五串，四串LED单元芯片组成一个整流桥，一串单元芯片作为负载；整流桥的两端分别联接交流电流源，整流桥的另两端联接作为负载的第五串LED单元芯片。交流电流的正半周沿一条通路流动，3串LED单元芯片发光，交流电流的负半周沿另一条通路流动，3串LED单元芯片发光。芯片的发光面积利用率为60-75％。
上述两个方案的优势是，可以将预定数目的交流LED芯片直接电连接到外界交流电源上，而无需外接变压器和整流器，降低成本。两个方案的共同的特点是：每一个交流LED芯片同时具有整流功能和发光功能。
上述两个方案的共同不足之处是：
(1)在把交流LED芯片应用于灯具时，多个交流LED芯片无论是并联还是串联使用，都会造成整流功能的重复，即，浪费了芯片的发光面积。多个上述交流LED芯片组成的灯具的整体的LED芯片的发光面积的利用率低，约50％至75％；(2)存在频闪；(3)在驱动的交流电流的电压低于交流LED芯片的临界电压时，交流LED芯片不发光，效率较低；(4)在驱动的直流电流的电压低于交流LED芯片的作为负载的一串单元芯片的临界电压时，交流LED芯片的作为负载的一串单元芯片不发光，效率较低。
需要一种芯片层级的解决方案以便提高芯片发光面积利用率、减轻频闪问题、提高效率。
发明内容
本发明的目的是在芯片层级，提供一种提高采用LED芯片和/或OLED芯片组成的灯具的芯片发光面积的利用率、解决频闪问题、提高效率的芯片方案。本方案适用于交流LED芯片和交流OLED芯片。
本发明提供一种发光整流芯片，与工研院和晶元公司的交流LED芯片方案不同的是：(1)把作为负载的一串LED单元芯片去掉，以便增加采用发光整流芯片组成的灯具的整体的芯片发光面积利用率；(2)在一个发光整流芯片上设置多对交流电流输入端，输出不同相位的脉动直流电流，互相叠加后，输出一个直流总电流，驱动同一个发光单元，使得灯具整体的芯片发光面积利用率提高，输出的直流总电流的电压高于发光单元的临界电压，没有亮度等于零的瞬间，降低频闪，提高效率。
发光整流芯片的一个实施实例，包括：(1)衬底。(2)直流电流输出端负极，直流电流输出端正极。(3)N对交流电流输入端，其中，N≥1的整数；第N交流电流从第N对交流电流输入端输入，第N对交流电流输入端包括，第N对交流电流的第一输入端，标记为：交流电流输入端(2N-1)，第N对交流电流的第二输入端，标记为：交流电流输入端2N。(4)发光薄膜，包括依次形成在衬底上的第一类型导电层、发光层、第二类型导电层；对应于每一对交流电流，发光薄膜被分割成互相隔离的4组串联单元芯片组；对应于第N对交流电流，4组串联单元芯片组为：串联单元芯片组(4N-3)、串联单元芯片组(4N-2)、串联单元芯片组(4N-1)、串联单元芯片组4N；对应于N对交流电流，共有4x N组串联单元芯片组；串联单元芯片组(4N-3)包括互相串联连接的第一至第PN单元芯片，串联单元芯片组(4N-2)包括互相串联连接的第一至第QN单元芯片，串联单元芯片组(4N-1)包括互相串联连接的第一至第RN单元芯片，串联单元芯片组4N包括互相串联连接的第一至第SN单元芯片，其中，PN，QN，RN，SN都是≥1的整数。(5)透明导电层，形成在每个单元芯片的第二类型导电层上；在预定位置处，透明导电层、第二类型导电层、发光层开有第一窗口，使得部分第一类型导电层在第一窗口中暴露。(6)透明绝缘层；透明绝缘层覆盖每个单元芯片的透明导电层，覆盖4组串联单元芯片组中的每个单元芯片的侧面，覆盖第一窗口的侧面；透明绝缘层在第一窗口的上方形成窗口，使得第一窗口中的部分或全部第一类型导电层暴露。在预定位置处，每个单元芯片的透明绝缘层开有第二窗口，使得部分透明导电层暴露。
其中，串联单元芯片组(4N-3)的第一单元芯片的透明导电层与直流电流输出端负极电连接，串联单元芯片组(4N-3)的第PN单元芯片的第一类型导电层与所述第N对交流电流输入端(2N-1)电连接；串联单元芯片组(4N-2)的第一单元芯片的透明导电层与直流电流输出端负极电连接，串联单元芯片组(4N-2)的第QN单元芯片的第一类型导电层与第N对交流电流输入端2N电连接；串联单元芯片组(4N-1)的第一单元芯片的透明导电层与第N对交流电流输入端(2N-1)电连接，串联单元芯片组(4N-1)的第RN单元芯片的第一类型导电层与直流电流输出端正极电连接；串联单元芯片组4N的第一单元芯片的透明导电层与第N对交流电流输入端2N电连接，串联单元芯片组4N的第SN单元芯片的第一类型导电层与直流电流输出端正极电连接；
使得输入的N个交流电流分别经过整流、叠加，输出一个直流总电流。
下面的表1展示输入的交流电流的个数(N)与第N对交流电流的第一和第二输入端的标记、对第N对交流电流起整流作用的串联单元芯片组1，串联单元芯片组2，串联单元芯片组3，串联单元芯片组4的标记。
表1
一个实施实例：对于第一个输入的交流电流，N＝1，从表1看出：该交流电流的一个输入端标记为：(2N-1)＝1，即交流电流输入端1；该交流电流的另一个输入端标记为：2N＝2，即交流电流输入端2。对第一个交流电流进行整流的4个串联单元芯片组分别标记为：(4N-3)＝1，即串联单元芯片组1；(4N-2)＝2，即串联单元芯片组2；(4N-1)＝3，即串联单元芯片组3；4N＝4，即串联单元芯片组4。
对于第二个输入的交流电流，N＝2，从表1看出：第二交流电流的一个输入端标记为：(2N-1)＝3，即交流电流输入端3；第二交流电流的另一个输入端标记为：2N＝4，即交流电流输入端4，交流电流输入端3和交流电流输入端4构成第二对交流电流输入端。对第二个交流电流进行整流的4个串联单元芯片组分别标记为：(4N-3)＝5，即串联单元芯片组5；(4N-2)＝6，即串联单元芯片组6；(4N-1)＝7，即串联单元芯片组；4N＝8，即串联单7元芯片组8。
对于第三个输入的交流电流，N＝3，从表1看出：第三交流电流的一个输入端标记为：(2N-1)＝5，即交流电流输入端5；第三交流电流的另一个输入端标记为：2N＝6，即交流电流输入端6，交流电流输入端5和6构成第三对交流电流输入端。对第三个交流电流进行整流的4个串联单元芯片组分别标记为：(4N-3)＝9，即串联单元芯片组9；(4N-2)＝10，即串联单元芯片组10；(4N-1)＝11，即串联单元芯片组11；4N＝12，即串联单元芯片组12。对于更多的交流电流输入，依此类推。
发光整流芯片包括：LED发光整流芯片和OLED发光整流芯片。LED发光整流芯片包括，GaN基LED发光整流芯片，GaAs基LED发光整流芯片，GaP基LED发光整流芯片，ZnO基LED发光整流芯片。在芯片工艺中，把众所周知的GaN基LED发光芯片，GaAs基LED发光芯片，GaP基LED发光芯片，ZnO基LED发光芯片分别制造成为本发明的LED发光整流芯片。OLED发光整流芯片包括，荧光发光材料基OLED发光整流芯片，磷光发光材料基OLED发光整流芯片。在芯片工艺中，把众所周知的荧光发光材料基OLED发光芯片和磷光发光材料基OLED发光芯片分别制造成为本发明的OLED发光整流芯片。
LED发光整流芯片的衬底是从一组众所周知的衬底中选出，该组衬底包括，蓝宝石衬底，碳化硅衬底，硅衬底，氮化镓衬底，氧化锌衬底，GaAs衬底，InP衬底、GaP衬底，石墨衬底，玻璃衬底。OLED发光整流芯片的衬底是从一组众所周知的衬底中选出，该组衬底包括，玻璃衬底，PC衬底(polNcarbonate)，PET衬底，PEN衬底(polNethNlene naphthalate)，PES衬底(polNethersul fone)，金属箔衬底，纸衬底。
一个优化实施实例：对于相同的N，串联单元芯片组(4N-3)、串联单元芯片组(4N-2)、串联单元芯片组(4N-1)、串联单元芯片组4N中的单元芯片的数目相同，即，PN＝QN＝RN＝SN。例如，对于N＝1，串联单元芯片组1、串联单元芯片组2、串联单元芯片组3、串联单元芯片组4中的单元芯片的数目相同，即，P1＝Q1＝R1＝S1。
一个实施实例：对于不相同的N，即，N＝1，2，…，N，不同的串联单元芯片组1，串联单元芯片组5，…，串联单元芯片组(4N-3)中的单元芯片的数目相同：P1＝P2…＝PN；不同的串联单元芯片组2，串联单元芯片组6，…，串联单元芯片组(4N-2)中的单元芯片的数目相同：Q1＝Q2…＝QN；不同的串联单元芯片组3，串联单元芯片组7，…，串联单元芯片组(4N-1)中的单元芯片的数目相同：R1＝R2…＝RN；不同的串联单元芯片组4，串联单元芯片组8，…，串联单元芯片组4N中的单元芯片的数目相同：S1＝S2…＝SN。
一个实施实例(图9a)：直流电流输出端负极的一部分设置在串联单元芯片组(4N-3)的第一单元芯片和串联单元芯片组(4N-2)的第一单元芯片之间的衬底上，一部分设置在串联单元芯片组(4N-3)的第一单元芯片的部分透明绝缘层上和串联单元芯片组(4N-2)的部分透明绝缘层上，一部分设置在串联单元芯片组(4N-3)的第一单元芯片的透明导电层上，一部分设置在串联单元芯片组(4N-2)的第一单元芯片的透明导电层上；直流电流输出端正极的一部分设置在第RN单元芯片和第SN单元芯片之间的衬底上，一部分设置在第RN单元芯片的部分透明绝缘层上，一部分设置在第SN单元芯片的部分透明绝缘层上，一部分设置在第RN单元芯片的第一类型导电层上，一部分设置在第SN单元芯片的第一类型导电层上；交流电流输入端(2N-1)的一部分设置在第PN单元芯片和串联单元芯片组(4N-1)的第一单元芯片之间的衬底上，一部分设置在第PN单元芯片的透明绝缘层上，一部分设置在串联单元芯片组(4N-1)的第一单元芯片的透明绝缘层上，一部分设置在串联单元芯片组(4N-1)的第一单元芯片的透明导电层上，一部分设置在第PN单元芯片的第一类型导电层上；交流电流输入端2N的一部分设置在第QN单元芯片和第4N串联单元芯片组的第一单元芯片之间的衬底上，一部分设置在第QN单元芯片的透明绝缘层上，一部分设置在第4N串联单元芯片组的第一单元芯片的透明绝缘层上，一部分设置在第4N串联单元芯片组的第一单元芯片的透明导电层上，一部分设置在第QN单元芯片的第一类型导电层上。
一个实施实例：透明绝缘层设置在衬底与直流电流输出端负极的一部分之间，透明绝缘层设置在衬底与直流电流输出端正极的一部分之间，透明绝缘层设置在衬底与交流电流输入端(2N-1)的一部分之间，透明绝缘层设置在衬底与交流电流输入端2N的一部分之间。
采用本发明提供的发光整流芯片的灯具，在一个发光整流芯片的直流电流输出端正极和直流电流输出端负极之间，连接直流驱动的发光单元。一个实施实例：发光单元由串联的10个电压为12伏、功率为1瓦、尺寸为1毫米x1毫米的高压LED芯片组成，发光单元和发光整流芯片作为一个灯具整体的芯片发光面积利用率达到95％。
本发明的目的和能达到的各项效果如下：(1)提高灯具整体的芯片发光面积利用率。(2)发光整流芯片的结构适用于LED和OLED芯片。(3)对于两个以及两个以上的输入的交流电流，适当设置输入的交流电流的相位，可以降低频闪。(4)发光整流芯片输出的直流总电流的最低电压高于发光单元的启动电压，因此，没有不发光的瞬间，提高效率。
下述的描述和定义适用于本发明的所有实施实例：(1)各个串联单元芯片组对相位的影响相同，因此，忽略串联单元芯片组对相位的影响。(2)一个串联单元芯片组包括一个或者多个串联单元芯片，在图1、图5、图6中，采用一个图形(例如，第一串联单元芯片组1)表示一组串联单元芯片组。因此，当使用词组“串联单元芯片组的透明导电层”时，代表在该串联单元芯片组的第一个单元芯片上的透明导电层，例如，图8a中的第一个单元芯片911的透明导电层；当使用词组“串联单元芯片组的第一类型导电层”时，代表在该串联单元芯片组的最后一个单元芯片上的第一类型导电层，例如，图8a中的最后一个单元芯片9XY的第一类型导电层。在一个串联单元芯片组只包括一个串联单元芯片时，当使用词组“串联单元芯片组的透明导电层”时，代表在该串联单元芯片组的一个单元芯片上的透明导电层；当使用词组“串联单元芯片组的第一类型导电层”时，代表在该串联单元芯片组的同一个单元芯片上的第一类型导电层。
附图说明
图1展示本发明的发光整流芯片的一个实施实例的示意图。
图2a和图2b展示图1的发光整流芯片的实施实例的A-A截面示意图。
图3a和图3b展示图1的发光整流芯片的实施实例的B-B截面示意图。
图4a和图4b展示图1的发光整流芯片的实施实例的C-C截面示意图。
图5展示发光整流芯片的一个实施实例的示意图。
图6展示发光整流芯片的一个实施实例的示意图。
图7a至图7d分别展示发光整流芯片的实施实例的输出波形的示意图。
图8a和图8b分别展示串联单元芯片组的实施实例的示意图。
图9a和图9b分别展示发光整流芯片的实施实例的示意图和截面图。
图中的标记符号说明如下：
100表示一个发光整流芯片，
1、2、3、4、5、6、7、8、9、10、11、12分别表示串联单元芯片组1、串联单元芯片组2、串联单元芯片组3、串联单元芯片组4、串联单元芯片组5、串联单元芯片组6、串联单元芯片组7、串联单元芯片组8、串联单元芯片组9、串联单元芯片组10、串联单元芯片组11、串联单元芯片组12，
11和1P1分别表示串联单元芯片组1的第一个和第P1个单元芯片，
11P表示串联单元芯片组1的第一个单元芯片和第P1个单元芯片之间有(P1-2)个单元芯片，
21和2Q1分别表示串联单元芯片组2的第一个和第Q1个单元芯片，
21Q表示串联单元芯片组2的第一个单元芯片和第Q1个单元芯片之间有(Q1-2)个单元芯片，
31和3R1分别表示串联单元芯片组3的第一个和第R1个单元芯片，
31R表示串联单元芯片组3的第一个单元芯片和第R1个单元芯片之间有(R1-2)个单元芯片，
41和4S1分别表示串联单元芯片组4的第一个和第S1个单元芯片，
41R表示串联单元芯片组4的第一个单元芯片和第S1个单元芯片之间有(S1-2)个单元芯片，
121、121a和122、122a分别表示第一交流电流的两个交流电流输入端，
221和222分别表示第二交流电流的两个交流电流输入端，
321和322分别表示第三交流电流的两个交流电流输入端，
251、251a和252、252a分别表示直流电流输出端正极和负极，
511和512分别表示串联单元芯片组1的单元芯片的第一和第二窗口，
521表示串联单元芯片组2的单元芯片的第一窗口，
531和532分别表示串联单元芯片组3的单元芯片的第一和第二窗口，
541和542分别表示串联单元芯片组4的单元芯片的第一和第二窗口，
5P表示串联单元芯片组1的第P1个单元芯片的第一窗口，
5Q表示串联单元芯片组2的第Q1个单元芯片的第一窗口，
5R表示串联单元芯片组3的第R1个单元芯片的第一窗口，
5S表示串联单元芯片组4的第S1个单元芯片的第一窗口，
611表示串联单元芯片组1的单元芯片的第一窗口511中的电极，
621表示串联单元芯片组2的单元芯片的第一窗口521中的电极，
631表示串联单元芯片组3的单元芯片的第一窗口531中的电极，
641表示串联单元芯片组4的单元芯片的第一窗口541中的电极，
612表示串联单元芯片组1的单元芯片的第二窗口512中的电极，
622表示串联单元芯片组2的单元芯片的第二窗口中的电极，
632表示串联单元芯片组3的单元芯片的第二窗口532中的电极，
642表示串联单元芯片组4的单元芯片的第二窗口542中的电极，
101表示一个发光整流芯片的衬底，
105表示透明绝缘层，
112表示串联单元芯片组1的单元芯片的第一类型导电层，
132表示串联单元芯片组3的单元芯片的第一类型导电层，
142表示串联单元芯片组4的单元芯片的第一类型导电层，
113表示串联单元芯片组1的单元芯片的第二类型导电层，
133表示串联单元芯片组3的单元芯片的第二类型导电层，
114表示串联单元芯片组1的单元芯片的透明导电层，
134表示串联单元芯片组3的单元芯片的透明导电层，
144表示串联单元芯片组4的单元芯片的透明导电层，
91和9T分别表示一个排列成线性的串联单元芯片组的第一个和第T个单元芯片，T代表PN、QN、RN、SN，
911、91Y、99X1、9XY分别表示一个排列成X行Y列的串联单元芯片组的第一行第一个、第一行第Y个、第X行第一个、第X行第Y个单元芯片，
912代表排列成线性的串联单元芯片组和排列成X行Y列的串联单元芯片组的第一个单元芯片的形成在透明导电层上的第二窗口中的电极，
913代表排列成线性的串联单元芯片组和排列成X行Y列的串联单元芯片组的最后一个单元芯片的形成在第一类型导电层上的第一窗口，
914代表排列成线性的串联单元芯片组和排列成X行Y列的串联单元芯片组的最后一个单元芯片的形成在第一类型导电层上的第一窗口中的电极。
具体实施方式
为使本发明的实施实例的目的、技术方案和优点更加清楚，下面将结合本发明的实施实例中的附图，对本发明的实施实例中的技术方案进行清楚、完整地描述，显然，所描述的实施实例是本发明的一部分实施实例，而不是全部的实施实例。基于本发明中的实施实例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施实例，都属于本发明保护的范围。
图1展示本发明的发光整流芯片的一个实施实例的示意图。发光整流芯片100包括：(1)衬底101。(2)交流电流个数N＝1，只有一对交流电流输入端，即，交流电流输入端121，交流电流输入端122。(3)发光薄膜，对应于N＝1，发光薄膜被分割成互相隔离的4组串联单元芯片组：串联单元芯片组(4N-3)称为串联单元芯片组1，包括P1个串联的单元芯片；串联单元芯片组(4N-2)称为串联单元芯片组2，包括Q1个串联的单元芯片；串联单元芯片组(4N-1)称为串联单元芯片组3，包括R1个串联的单元芯片；串联单元芯片组4N称为串联单元芯片组4，包括S1个串联的单元芯片；其中，串联单元芯片组1、串联单元芯片组2、串联单元芯片组3、串联单元芯片组4中的单元芯片互相隔离。(4)透明导电层(将在图2a，2b，3a，3b，4a，4b中展示)。(5)透明绝缘层(将在图2a，2b，3a，3b，4a，4b中展示)。(6)直流电流输出端负极252，直流电流输出端正极251。串联单元芯片组1的透明导电层和串联单元芯片组2的透明导电层分别通过电极612和电极622与直流电流输出端负极252电连接。串联单元芯片组1的第一类型导电层在第一窗口511中暴露的部分通过电极611与交流电流输入端121电连接。串联单元芯片组2的第一类型导电层在第一窗口521中暴露的部分通过电极621与交流电流输入端122电连接。串联单元芯片组3的透明导电层通过电极632与交流电流输入端121电连接。串联单元芯片组3的第一类型导电层在第一窗531中暴露的部分通过电极631与直流电流输出端正极251电连接。串联单元芯片组4的透明导电层通过电极642与交流电流输入端122电连接。串联单元芯片组4的第一类型导电层在第一窗口541中暴露的部分通过电极641与直流电流输出端正极251电连接。
一个优选的实施实例：串联单元芯片组1、串联单元芯片组2、串联单元芯片组3、串联单元芯片组4中的每一组包括的单元芯片的数目相同，即，P1＝Q1＝R1＝S1。
注：图1中，N＝1。对于N大于1的情况，每个串联单元芯片组中的单元芯片的串联方式分别包括图8a或者图8b的串联连接方式。
在图2a、图2b、图3a、图3b、图4a、图4b中，为了简化画图，只考虑串联单元芯片组包括一个单元芯片的情况；对于包括多个单元芯片，透明导电层指设置在串联单元芯片组的第一个单元芯片上的，第一类型导电层指设置在该串联单元芯片组的最后一个单元芯片上的。
图2a和图2b展示图1展示的实施实例的A-A截面图。发光薄膜形成在衬底101上。发光薄膜包括依次形成在衬底101上的第一类型导电层、发光层、第二类型导电层。发光薄膜包括：第一类型导电层112和132、发光层、第二类型导电层113和133，发光薄膜被分割成互相隔离的4组串联单元芯片组。透明导电层114和134分别形成在第二类型导电层113和133上；其中，在预定位置处，透明导电层114和134、第二类型导电层113和133、发光层上开有第一窗口511和531，使得部分第一类型导电层112和132分别在第一窗口511和531中暴露。透明绝缘层105覆盖透明导电层114和134、覆盖4组串联单元芯片组中的每个单元芯片的侧面、覆盖第一窗口511和531的侧面。透明绝缘层105在第一窗口511和531的上方形成窗口，使得第一窗口511和531中的第一类型导电层112和132暴露。电极611和631分别通过第一窗口511和531形成在第一类型导电层112和132上。在预定位置处，所述透明绝缘层开有第二窗口512和532，使得透明导电层114和134暴露；电极612和632分别通过第二窗口512和532形成在透明导电层114和134上。
图3a和图3b展示图1展示的实施实例的B-B截面示意图。发光薄膜形成在衬底101上。发光薄膜被分割成互相隔离的4组串联单元芯片组。透明导电层134和144分别形成在第二类型导电层上。在预定位置处，透明绝缘层开有第二窗口532和542，使得透明导电层134和144暴露；电极632和642分别通过第二窗口532和542形成在透明导电层134和144上，并分别延伸到与第一交流电流输入端121和第二交流电流输入端122电连接。其中，交流电流输入端121直接形成在衬底101上；交流电流输入端122设置在衬底101上方的透明绝缘层105上。
注：交流电流输入端121、交流电流输入端122输入端、直流电流输出端负极252、直流电流输出端正极251可以直接设置在衬底101上，也可以设置在衬底101上方的透明绝缘层105上。
图4a和图4b展示图1展示的实施实例的C-C截面图。发光薄膜形成在衬底101上。发光薄膜包括依次形成在衬底101上的第一类型导电层、发光层、第二类型导电层。透明导电层形成在第二类型导电层上。发光薄膜包括：第一类型导电层132和142、发光层。发光薄膜被分割成互相隔离的4组串联单元芯片组。在预定位置处，透明导电层、第二类型导电层、发光层开有第一窗口531和541，使得第一类型导电层132和142分别在第一窗口531和541中暴露。透明绝缘层105在第一窗口531和541的上方形成窗口，使得第一窗口531和541中的部分第一类型导电层132和142暴露。电极631和641分别通过第一窗口531和541形成在第一类型导电层132和142上并且形成电连接。
图5展示发光整流芯片的一个实施实例的示意图。图5展示的实施实例与图1展示的实施实例基本相同。不同之处在于：交流电流输入端121和122分别设置在串联单元芯片组3和串联单元芯片组4的透明导电层上；直流电流输出端负极252和直流电流输出端正极251分别设置在串联单元芯片组1的透明导电层和串联单元芯片组4的第一类型导电层541上。
一个实施实例：直流电流输出端负极252a(虚线)设置在串联单元芯片组2的透明导电层上；直流电流输出端正极251a(虚线)设置在串联单元芯片组3的第一窗口531中暴露的第一类型导电层上；交流电流输入端121a(虚线)设置在串联单元芯片组1的第一窗口511中暴露的第一类型导电层上；交流电流输入端122a(虚线)设置在串联单元芯片组2的第一窗口521中暴露的第一类型导电层上。
图6展示发光整流芯片的一个实施实例的示意图。发光整流芯片包括：与第一交流电流(N＝1)相对应的串联单元芯片组1、串联单元芯片组2、串联单元芯片组3、串联单元芯片组4，与第二交流电流(N＝2)相对应的串联单元芯片组5、串联单元芯片组6、串联单元芯片组7、串联单元芯片组8，与第三交流电流(N＝3)相对应的串联单元芯片组9、串联单元芯片组10、串联单元芯片组11、串联单元芯片组12。第一交流电流的第一和第二交流电流输入端121和122；第二对交流电流的第一和第二交流电流输入端221和222；第三对交流电流的第一和第二交流电流输入端321和322。直流电流输出端正极251和直流电流输出端负极252。其中，直流电流输出端负极252分别与串联单元芯片组1、串联单元芯片组2、串联单元芯片组5、串联单元芯片组6、串联单元芯片组9、串联单元芯片组10的透明导电层电连接；直流电流输出端正极251分别与串联单元芯片组3、串联单元芯片组4、串联单元芯片组7、串联单元芯片组8、串联单元芯片组11、串联单元芯片组12的第一类型导电层电连接；第一对交流电流的交流电流输入端121和122分别与串联单元芯片组3和串联单元芯片组4的透明导电层以及串联单元芯片组1和串联单元芯片组2的第一类型导电层电连接；第二对交流电流的交流电流输入端221和222分别与串联单元芯片组7和串联单元芯片组8的透明导电层以及串联单元芯片组5和串联单元芯片组6的第一类型导电层电连接；第三对交流电流的交流电流输入端321和322分别与串联单元芯片组11和串联单元芯片组12的透明导电层以及串联单元芯片组9和串联单元芯片组10的第一类型导电层电连接。
使得三个不同相位的第一、第二、第三交流电流分别从第一对、第二对、第三对交流电流输入端的第一和第二交流电流输入端121和122以及221和222以及321和322输入，分别流经串联单元芯片组1、串联单元芯片组2、串联单元芯片组3、串联单元芯片组4以及串联单元芯片组5、串联单元芯片组6、串联单元芯片组7、串联单元芯片组8以及串联单元芯片组9、串联单元芯片组10、串联单元芯片组11、串联单元芯片组12，形成第一、第二、第三脉动直流电流。第一脉动直流电流、第二脉动直流电流、第三脉动直流电流的相位不同，叠加后，形成一个直流总电流，直流总电流的变化幅度降低、频率增加、总电压高于发光单元的临界电压、降低频闪。脉动直流总电流从直流电流输出端正极251输出，经过负载、直流电流输出端负极252流回。
图7a至图7d分别展示串联单元芯片组的实施实例的输出波形的示意图。图7a展示输入的第一对交流电流整流后的第一脉动直流电流的相位。图7b展示输入的第二对交流电流整流后的第二脉动直流电流的相位。图7c展示输入的第三对交流电流整流后的第三脉动直流电流的相位。图7d展示第一、第二、第三直流电流叠加后的直流总电流。为了清楚的看出本发明导致的频闪的降低，作为比较，在图7d中画出当第一、第二、第三脉冲直流电流的相位相同时，1叠加后，归一化的输出波形，在图7d中以菱形标记(◇)。
一个实施实例：第二脉动直流电流的相位比第一脉动直流电流的相位滞后60°，第三脉动直流电流的相位比第一脉动直流电流的相位滞后120°。叠加后，以没有相位差时的第一、第二、第三脉动直流电流叠加的直流总电流为基准进行归一化，则得到图中以矩形(□)表示的直流总电流，其纹波的振幅降低，振荡频率增加，因此，频闪效应降低。直流总电流的电压总是大于负载的临界电压，没有电压为零的瞬间，提高效率。
图8a和图8b分别展示一个串联单元芯片组的实施实例的示意图。一个串联单元芯片组包括X行Y列的串联的单元芯片911、91Y、9X1、9XY。当使用词组“串联单元芯片组的透明导电层”时，指的是：串联单元芯片组的第一单元芯片911的透明导电层；当使用词组“串联单元芯片组的第一类型导电层”时，指的是：串联单元芯片组的最后一个单元芯片9XY的第一类型导电层913。图8b展示一个串联单元芯片组的第一单元芯片91至第T单元芯片9T成线性排列。当使用词组“串联单元芯片组的透明导电层上的电极”时，指的是：串联单元芯片组的第一单元芯片91的透明导电层上的电极912；当使用词组“串联单元芯片组的第一类型导电层上的电极”时，指的是：串联单元芯片组的最后一个单元芯片9T的第一类型导电层913上的电极914。
图9a和图9b分别展示发光整流芯片的实施实例的示意图和截面图。发光整流芯片100包括：发光整流芯片100包括：(1)衬底101。(2)交流电流个数N＝1，即，只有一对交流电流输入端，包括：交流电流输入端121，交流电流输入端122。(3)发光薄膜，发光薄膜被分割成互相隔离的4组串联单元芯片组，串联单元芯片组(4N-3)称为串联单元芯片组1，包括P1个串联的单元芯片11至1P1；串联单元芯片组(4N-2)称为串联单元芯片组2，包括Q1个串联的单元芯片21至2Q1；串联单元芯片组(4N-1)称为串联单元芯片组3，包括R1个串联的单元芯片31至3R1；串联单元芯片组4N称为串联单元芯片组4，包括S1个串联的单元芯片41至4S1；其中，串联单元芯片组1、串联单元芯片组2、串联单元芯片组3、串联单元芯片组4中的单元芯片互相隔离。(4)直流电流输出端负极252，直流电流输出端正极251。串联单元芯片组1的第一单元芯片11的透明导电层和串联单元芯片组2的第一单元芯片21的透明导电层分别与直流电流输出端负极252电连接。串联单元芯片组3的单元芯片3R1的第一类型导电层5R和串联单元芯片组4的单元芯片4S1的第一类型导电层5S分别与直流电流输出端正极251电连接。串联单元芯片组1的单元芯片1P1的第一类型导电层5P和串联单元芯片组3的第一单元芯片31的透明导电层分别与第一交流电流输入端121电连接。串联单元芯片组2的单元芯片2Q1的第一类型导电层5Q和串联单元芯片组4的单元芯片41的透明导电层分别与交流电流输入端122电连接。
其中，虚线11P、虚线21Q、虚线31R、虚线41S表示在单元芯片11和1P1之间、在单元芯片21和2Q1之间、在单元芯片31和3R1之间、在单元芯片41和4S1之间分别存在(P1-2)个、(Q1-2)个、(R1-2)个、(S1-2)个单元芯片，其串联的方式可以是如图8a或图8b所示。
交流电流输入端121的一部分设置在衬底101上面的透明绝缘层105上，一部分设置在透明导电层上面的透明绝缘层105上，一部分设置在第一窗口中与第一类型导电层112电连接，一部分设置在第二窗口中与透明导电层134电连接。
一个优选的实施实例：串联单元芯片组1、串联单元芯片组2、串联单元芯片组3、串联单元芯片组4中的每一组包括的单元芯片的数目相同，即，P1＝Q1＝R1＝S1。
最后应说明的是：以上实施实例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施实例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述实施实例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或替换，并不使相应技术方案的本质脱离本发明各实施实例技术方案的精神和范围。
Claims (10)
1.一种发光整流芯片，包括：(1) 衬底；(2) 直流电流输出端负极和正极；(3) 第一至第N 对交流电流输入端，第N对交流电流从所述第N 对交流电流输入端输入，其中，N ≥1的整数；所述第N 对交流电流输入端包括，交流电流输入端(2N-1)，交流电流输入端2N ；(4) 发光薄膜，包括依次形成在所述衬底上的第一类型导电层、发光层、第二类型导电层；对应于每一对所述交流电流，发光薄膜被分割成互相隔离的4 组串联单元芯片组；对应于第N 对交流电流，4 组串联单元芯片组为：串联单元芯片组(4N-3)、串联单元芯片组(4N-2)、串联单元芯片组(4N-1)、串联单元芯片组4N ；对应于N 对所述交流电流，共有4XN 组串联单元芯片组；所述串联单元芯片组(4N-3) 包括互相串联连接的第一至第PN 单元芯片，所述串联单元芯片组(4N-2) 包括互相串联连接的第一至第QN 单元芯片，所述串联单元芯片组(4N-1) 包括互相串联连接的第一至第RN 单元芯片，所述串联单元芯片组4N 包括互相串联连接的第一至第SN 单元芯片，其中，P，Q，R，S都是≥1 的整数；(5) 透明导电层，所述透明导电层形成在所述第二类型导电层上；在所述透明导电层、所述第二类型导电层、所述发光层的预定位置处形成第一窗口，使得部分所述第一类型导电层在所述第一窗口中暴露；(6) 透明绝缘层，所述透明绝缘层覆盖所述透明导电层、覆盖所述4XN 组串联单元芯片组中的每个单元芯片的侧面、覆盖所述第一窗口的侧面；所述透明绝缘层在所述第一窗口的上方形成窗口，使得所述第一窗口中的部分或全部所述第一类型导电层暴露；在所述透明绝缘层的预定位置处开有第二窗口，使得部分所述透明导电层暴露；其中，所述串联单元芯片组(4N-3) 的第一单元芯片的所述透明导电层与所述直流电流输出端负极电连接，所述第PN 单元芯片的第一类型导电层与所述交流电流输入端(2N-1)电连接；所述串联单元芯片组(4N-2) 的第一单元芯片的所述透明导电层与所述直流电流输出端负极电连接，所述第QN 单元芯片的第一类型导电层与所述交流电流输入端2N 电连接；所述串联单元芯片组(4N-1) 的第一单元芯片的所述透明导电层与所述交流电流输入端(2N-1) 电连接，所述第RN 单元芯片的第一类型导电层与所述直流电流输出端正极电连接；所述串联单元芯片组4N 的第一单元芯片的所述透明导电层与所述交流电流输入端2N电连接，所述第SN 单元芯片的第一类型导电层与所述直流电流输出端正极电连接。
2.根据权利要求1 的发光整流芯片，其特征在于，对于同一组串联单元芯片组：所述串联单元芯片组(4N-3)、串联单元芯片组(4N-2)、串联单元芯片组(4N-1)、串联单元芯片组4N中的单元芯片的数目相同，即，P＝Q＝R＝S。
3.根据权利要求1 的发光整流芯片，其特征在于，对于不同组的串联单元芯片组：所述不同组的串联单元芯片组(4N-3) 中的单元芯片的数目相同：P1 ＝P2…＝PN ；所述不同组的串联单元芯片组(4N-2) 中的单元芯片的数目相同：Q1 ＝Q2…＝QN ；所述不同组的串联单元芯片组(4N-1) 中的单元芯片的数目相同：R1 ＝R2…＝RN ；所述不同组的串联单元芯片组4N 中的单元芯片的数目相同：S1 ＝S2…＝SN。
4.根据权利要求1 的发光整流芯片，其特征在于，所述直流电流输出端负极、所述直流电流输出端正极、所述交流电流输入端(2N-1)、所述交流电流输入端2N 全部设置在所述衬底上。
5.根据权利要求4 的发光整流芯片，其特征在于，在所述直流电流输出端负极与所述衬底之间、所述直流电流输出端正极与所述衬底之间、所述交流电流输入端(2N-1) 与所述衬底之间、所述交流电流输入端2N 与所述衬底之间，分别设置所述透明绝缘层。
6.根据权利要求1 的发光整流芯片，其特征在于，所述直流电流输出端负极设置在至少一个所述串联单元芯片组(4N-3) 的第一单元芯片的所述透明导电层上或者设置在至少一个所述串联单元芯片组(4N-2) 的第一单元芯片的所述透明导电层上；所述直流电流输出端正极设置在至少一个所述串联单元芯片组4N 的所述第SN 单元芯片的所述第一类型导电层上或者设置在至少一个所述串联单元芯片组(4N-1) 的第RN 单元芯片的所述第一类型导电层上；所述交流电流输入端(2N-1) 设置在所述串联单元芯片组(4N-1) 的第一单元芯片的所述透明导电层上或者设置在所述串联单元芯片组(4N-3) 的第PN 单元芯片的所述第一类型导电层上；所述交流电流输入端2N 设置在所述串联单元芯片组4N 的第一单元芯片的所述透明导电层上或者设置在所述串联单元芯片组(4N-2) 的第QN 单元芯片的所述第一类型导电层上。
7.根据权利要求1 的发光整流芯片，其特征在于，所述直流电流输出端负极的一部分设置在至少一个所述串联单元芯片组(4N-3) 的第一单元芯片与相邻的所述串联单元芯片组(4N-2) 的第一单元芯片之间的所述衬底上，一部分设置在所述串联单元芯片组(4N-3)的第一单元芯片的部分透明绝缘层上和所述串联单元芯片组(4N-2) 的第一单元芯片的部分透明绝缘层上，一部分设置在所述串联单元芯片组(4N-3) 的第一单元芯片的所述透明导电层上，一部分设置在所述串联单元芯片组(4N-2) 的第一单元芯片的所述透明导电层上；所述直流电流输出端正极的一部分设置在至少一个第RN 单元芯片和相邻的所述第SN单元芯片之间的所述衬底上，一部分设置在所述第RN 单元芯片的部分透明绝缘层上，一部分设置在所述第SN 单元芯片的部分透明绝缘层上，一部分设置在所述第RN 单元芯片的所述第一类型导电层上，一部分设置在所述第SN 单元芯片的所述第一类型导电层上；所述交流电流输入端(2N-1) 的一部分设置在所述第PN 单元芯片与相邻的所述串联单元芯片组(4N-1)的第一单元芯片之间的所述衬底上，一部分设置在所述第PN 单元芯片的透明绝缘层上，一部分设置在所述串联单元芯片组(4N-1) 的第一单元芯片的透明绝缘层上，一部分设置在所述串联单元芯片组(4N-1) 的第一单元芯片的所述透明导电层上，一部分设置在所述第PN单元芯片的所述第一类型导电层上；所述交流电流输入端2N 的一部分设置在所述第QN 单元芯片与相邻的所述串联单元芯片组4N 的第一单元芯片之间的所述衬底上，一部分设置在所述第QN 单元芯片的透明绝缘层上，一部分设置在所述串联单元芯片组4N 的第一单元芯片的透明绝缘层上，一部分设置在所述串联单元芯片组4N 的第一单元芯片的所述透明导电层上，一部分设置在所述第QN 单元芯片的所述第一类型导电层上。
8.根据权利要求7 的发光整流芯片，其特征在于，所述透明绝缘层设置在所述衬底与所述直流电流输出端负极的一部分之间，所述透明绝缘层设置在所述衬底与所述直流电流输出端正极的一部分之间，所述透明绝缘层设置在所述衬底与所述交流电流输入端(2N-1)的一部分之间，所述透明绝缘层设置在所述衬底与所述交流电流输入端2N 的一部分之间。
9.根据权利要求1 的发光整流芯片，其特征在于，所述发光整流芯片包括,GaN 基LED发光整流芯片，GaAs 基LED 发光整流芯片，GaP 基LED 发光整流芯片，ZnO 基LED 发光整流芯片，荧光发光材料基OLED 发光整流芯片，磷光发光材料基OLED 发光整流芯片。
10.根据权利要求1 的发光整流芯片，其特征在于，所述发光整流芯片的衬底包括，蓝宝石衬底，碳化硅衬底，硅衬底，氮化镓衬底，氧化锌衬底，GaAs 衬底，InP 衬底、GaP 衬底，石墨衬底，玻璃衬底，PC 衬底(polNcarbonate)，PET 衬底，PEN 衬底(polNethNlenenaphthalate)，PES 衬底(polNethersul fone)，金属箔衬底，纸衬底。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410047205.5A CN103779374B (zh) | 2014-01-29 | 2014-01-29 | 发光整流芯片 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410047205.5A CN103779374B (zh) | 2014-01-29 | 2014-01-29 | 发光整流芯片 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103779374A CN103779374A (zh) | 2014-05-07 |
| CN103779374B true CN103779374B (zh) | 2019-01-15 |
Family
ID=50571439
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410047205.5A Expired - Fee Related CN103779374B (zh) | 2014-01-29 | 2014-01-29 | 发光整流芯片 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103779374B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101672436A (zh) * | 2005-06-28 | 2010-03-17 | 首尔Opto仪器股份有限公司 | 用于交流电力操作的发光装置 |
| US20100308348A1 (en) * | 2009-06-08 | 2010-12-09 | Chung-Ying Chang | Light-emitting device and the manufacturing method thereof |
| CN102097562A (zh) * | 2010-12-14 | 2011-06-15 | 金木子 | 交流表面贴片式垂直结构半导体发光二极管 |
| CN103337582A (zh) * | 2013-06-19 | 2013-10-02 | 深圳市源磊科技有限公司 | Led光源及其制造方法 |
-
2014
- 2014-01-29 CN CN201410047205.5A patent/CN103779374B/zh not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101672436A (zh) * | 2005-06-28 | 2010-03-17 | 首尔Opto仪器股份有限公司 | 用于交流电力操作的发光装置 |
| US20100308348A1 (en) * | 2009-06-08 | 2010-12-09 | Chung-Ying Chang | Light-emitting device and the manufacturing method thereof |
| CN102097562A (zh) * | 2010-12-14 | 2011-06-15 | 金木子 | 交流表面贴片式垂直结构半导体发光二极管 |
| CN103337582A (zh) * | 2013-06-19 | 2013-10-02 | 深圳市源磊科技有限公司 | Led光源及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103779374A (zh) | 2014-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6085638B2 (ja) | 照明装置 | |
| EP1898473A1 (en) | Package structure of semiconductor light-emitting device | |
| TW201238029A (en) | Light emitting device | |
| TW201236209A (en) | Manufacturing method of the LED package | |
| CN103953902B (zh) | Led驱动电源大芯片 | |
| CN103915463B (zh) | 发光装置 | |
| JP2007012808A (ja) | 交流電源用発光装置 | |
| US20110163679A1 (en) | Ac light emitting diode device having integrated passive device | |
| JP2010021433A (ja) | 電源装置及びそれを備えた照明システム | |
| CN103779374B (zh) | 发光整流芯片 | |
| WO2013060000A1 (zh) | 一种交流led驱动电路 | |
| JP2011192704A (ja) | 発光装置及び照明装置 | |
| CN202026501U (zh) | 一种交流驱动的led照明装置 | |
| US20110193493A1 (en) | Light emitting diode lighting apparatus | |
| WO2022267248A1 (zh) | 一种灯条、led灯及发光装置 | |
| US20170012182A1 (en) | White Light LED Filament Having Blue Light Emitting Units and a Strip-Shaped Fluorescent Wafer | |
| US20120086341A1 (en) | Alternating current led illumination apparatus | |
| CN207967031U (zh) | 一种用于led光源的芯片及用其制备的led光源 | |
| KR101338899B1 (ko) | 엘이디 조명 장치 | |
| JP2013134933A (ja) | 交流発光ダイオード照明装置 | |
| US20120087130A1 (en) | Alternating current led illumination apparatus | |
| TW201007922A (en) | Structure of stacked LED chip and manufacturing method thereof | |
| CN106784229A (zh) | 一种双联节能led半导体芯片及降低功耗的方法 | |
| CN102842573A (zh) | 一种交流发光二极管结构 | |
| CN108110121A (zh) | Led灯板及led灯具 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| ASS | Succession or assignment of patent right |
Owner name: FOSHAN NANHAI DISTRICT LIANHE GUANGDONG NEW LIGHT Free format text: FORMER OWNER: ZHANG TAO Effective date: 20150609 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20150609 Address after: 528226, Guangdong Province, Nanhai District, Foshan province Luo village, Guangdong new light industry base A8 Building 5 floor Applicant after: New light sources re-invent industry center, associating Guangdong, Nanhai District Foshan City Applicant after: Peng Hui Address before: 215125 higher education zone, Lake Villa, Suzhou Industrial Park, Jiangsu Province, if waterway 398 Applicant before: Zhang Tao Applicant before: Peng Hui |
|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20190115 Termination date: 20210129 |