CN103779361A - 空间调制结构的光电探测器及其制备方法 - Google Patents
空间调制结构的光电探测器及其制备方法 Download PDFInfo
- Publication number
- CN103779361A CN103779361A CN201410033300.XA CN201410033300A CN103779361A CN 103779361 A CN103779361 A CN 103779361A CN 201410033300 A CN201410033300 A CN 201410033300A CN 103779361 A CN103779361 A CN 103779361A
- Authority
- CN
- China
- Prior art keywords
- diode
- type
- shading
- type well
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
本发明涉及光纤通信系统、光互连以及光电探测器。为提供PN结光电二极管响应度高,本征带宽宽,能够实现全差分输出的光电探测器,提升标准CMOS工艺单片集成光接收机的整体性能,为此,本发明采用的技术方案是,空间调制结构的光电探测器,结构为:P型衬底上制作有浅沟槽隔离区,浅沟槽隔离区内感光二极管和遮光二极管间隔排列;感光二极管由中等掺杂浓度的N型阱区与P型衬底构成,遮光二极管由中等掺杂浓度的N型阱区、P型衬底及第二层互连金属构成,在中等掺杂浓度的N型阱区上方依次设置有N型重掺杂的N阱接触区,在中等掺杂浓度的N型阱区周围设置有P型重掺杂的衬底接触区。本发明主要应用于光电探测器的设计制造。
Description
技术领域
本发明涉及光纤通信系统、光互连以及光电探测器,具体讲,涉及空间调制结构的光电探测器及其制备方法。
背景技术
随着信息通信技术的广泛应用和各种新业务的不断涌现,用户终端对网络带宽的要求日益增加,传统电互连网络受RC时延的限制,难以进一步拓展频带。因此,采用高速、大容量的光通信及光互连提升网络性能成为当前的重要研究课题。作为光通信及光互连领域的一种关键器件,光电探测器的优劣对整个系统的性能具有决定性的影响。
目前,用于光通信及光互连领域的接收机多为混合集成光接收机,即采用引线键合技术,将Ⅲ-Ⅴ族半导体光电探测器与硅基CMOS接收电路混合集成同一基底上。这种集成方式不仅浪费大量芯片面积,引入寄生参数,而且在探测器芯片表面引入突起的压焊线,不利于光纤对准耦合。鉴于混合集成的上述缺点,利用技术成熟的CMOS工艺研制低成本、高性能的光电探测器及其信息处理电路成为集成光电子领域的研究热点之一。
受硅材料自身特性和工艺结构的限制,标准CMOS工艺研制的光电探测器多为PN结光电二极管,难以同时兼顾速度和响应度。通常情况下,标准CMOS工艺制备PN结光电二极管的带宽仅为数十MHz,远远不能满足高速光通信及光互连的需求。为了进一步拓展与标准CMOS工艺兼容探测器的带宽,毛陆虹等人提出了双光电二极管结构的探测器(ZL200310101069.5)和带平面螺旋电感的光电探测器(ZL200720098995.5),将器件本征带宽扩展至数百MHz。然而,上述所述探测器为伪差分结构,无法实现全差分信号输出。若想用在全差分光接收电路中,需加入虚拟探测器来维持差分电路的输入负载平衡。
发明内容
本发明旨在解决克服现有技术的不足,提供PN结光电二极管响应度高,本征带宽宽,能够实现全差分输出的光电探测器,提升标准CMOS工艺单片集成光接收机的整体性能,为此,本发明采用的技术方案是,空间调制结构的光电探测器,结构为:P型衬底上制作有浅沟槽隔离区,浅沟槽隔离区内感光二极管和遮光二极管间隔排列;感光二极管由中等掺杂浓度的N型阱区与P型衬底构成,遮光二极管由中等掺杂浓度的N型阱区、P型衬底及第二层互连金属构成,在中等掺杂浓度的N型阱区上方依次设置有N型重掺杂的N阱接触区,在中等掺杂浓度的N型阱区周围设置有P型重掺杂的衬底接触区,P型重掺杂的衬底接触区构成感光二极管和遮光二极管的阳极电极;N型重掺杂的N阱接触区构成感光二极管和遮光二极管的阴极电极;第一层互连金属交替连接相邻感光二极管和遮光二极管的阴阳电极;第一层互连金属与其上方的第二层互连金属之间为第二层间介质,P型重掺杂的衬底接触区、中等掺杂浓度的N型阱区上方除阴极、阳极外与第二层间介质之间为第一层间介质;第二层互连金属作为遮光二极管的遮挡材料。
层间介质为有机硅化物介质层。
空间调制结构的光电探测器制作方法,包括下列步骤:
1)利用包括氧化、淀积、光刻、刻蚀及化学机械抛光的标准CMOS工艺在P型轻掺杂硅衬底上制备浅沟槽隔离区(STI);
2)在浅沟槽隔离区内制备数个中等掺杂浓度的N型阱区,所述N型阱区与P型衬底构成Nwell/Psub光电二极管;
3)在N型阱区外侧的衬底上制备P型重掺杂的衬底接触区,所述衬底接触区作为Nwell/Psub光电二极管的阳极;
4)在N型阱区内制备N型重掺杂的N阱接触区,所述N阱接触区作为Nwell/Psub光电二极管的阴极;
5)在晶片上表面淀积氧化物介质层,并利用光刻、刻蚀及金属化工艺制备出所述Nwell/Psub光电二极管的阳极电极和阴极电极;
6)利用第一层互连金属实现所述Nwell/Psub感光二极管和遮光二极管阳极和阴极电极的相互连接;
7)采用旋涂工艺在芯片上表面涂覆有机硅化物介质层,该介质层一方面充当层间互连介质,另一方面平坦化芯片表面;
8)利用标准CMOS工艺的第二层互连金属交替遮蔽Nwell/Psub光电二极管,所述第二层互连金属用于部分遮蔽入射光,实现输入光信号的空间调制,并与其下遮蔽的Nwell/Psub光电二极管构成遮光二极管;
9)在芯片上表面顺序淀积氧化硅/氮化硅钝化层,防止芯片划伤和外界环境影响。
空间调制结构的光电探测器还连接有电阻做负载的差分共源级跨阻放大器,感光二极管、遮光二极管的阳极电极接GND电位,感光二极管、遮光二极管的阴极分别接差分放大器的输入端口。
本发明的技术特点及效果:
1、利用标准CMOS工艺的Nwell/Psub构建光电二极管,比常规p+/Nwell光电二极管具有更长的吸收距离和更低的结电容,因而可获得更好的性能。
2、在版图设计方面,采用相互间隔的N阱结构,增加空间耗尽区收集载流子的面积,减小光生载流子的渡越时间,有效增加光电探测器的本征带宽和响应度。
3、利用空间调制结构,有效消除衬底深处光生载流子扩散的拖尾效应,显著提高光电探测器的本征带宽。
4、本发明提供的空间调制光电探测器为完全差分结构,易与后继差分放大电路匹配,提升光接收机的整体性能。
附图说明
图1空间调制光电探测器的剖面结构示意图。
图2空间调制光电探测器的顶视图。
图3集成空间调制光电探测器的前置放大器电路原理图。
具体实施方式
本发明属于光纤通信系统以及光互连领域,涉及一种与标准互补金属氧化物半导体(CMOS)工艺兼容的光电探测器结构,涉及利用氧化、光刻、刻蚀、离子注入、金属化等一系列标准CMOS工艺技术实现此种探测器的制备方法,具体讲,涉及空间调制结构的光电探测器及其制备方法。
本发明提供用于高速、高响应度,且与标准CMOS工艺兼容的空间调制结构的光电探测器。该探测器由Nwell/Psub构建的感光二极管和第二层互连金属/Nwell/Psub构建的遮光二极管构成,利用第二层互连金属对输入光信号的空间调制,消除衬底深处产生的慢扩散载流子的拖尾效应,提高探测器的响应速度。此外,在版图设计上采用相互间隔的N阱结构,增加空间耗尽区收集载流子的面积,减小光生载流子的渡越时间,有效增加光电探测器的本征带宽和响应度。
本发明还提供用于制造所述光电探测器的方法,其主要工艺步骤包括:
1)利用氧化、淀积、光刻、刻蚀及化学机械抛光等标准CMOS工艺在P型轻掺杂硅衬底上制备浅沟槽隔离区(STI),实现光电探测器和电子电路间的电学隔离,避免相互影响;
2)在浅沟槽隔离区内制备数个中等掺杂浓度的N型阱区,所述N型阱区与P型衬底构成Nwell/Psub光电二极管;
3)在N型阱区外侧的衬底上制备P型重掺杂的衬底接触区,所述衬底接触区作为Nwell/Psub光电二极管的阳极;
4)在N型阱区内制备N型重掺杂的N阱接触区,所述N阱接触区作为Nwell/Psub光电二极管的阴极;
5)在晶片上表面淀积氧化物介质层,并利用光刻、刻蚀及金属化工艺制备出所述Nwell/Psub光电二极管的阳极电极和阴极电极;
6)利用第一层互连金属实现所述Nwell/Psub感光二极管和遮光二极管阳极和阴极电极的相互连接;
7)采用旋涂工艺在芯片上表面涂覆有机硅化物介质层,该介质层一方面充当层间互连介质,另一方面平坦化芯片表面;
8)利用标准CMOS工艺的第二层互连金属交替遮蔽Nwell/Psub光电二极管,所述第二层互连金属用于部分遮蔽入射光,实现输入光信号的空间调制,并与其下遮蔽的Nwell/Psub光电二极管构成遮光二极管;
9)在芯片上表面顺序淀积氧化硅/氮化硅钝化层,防止芯片划伤和外界环境影响。
本发明提供的空间调制光电探测器如图1所示。所述探测器由Nwell/Psub构建的感光二极管D1和互连金属/Nwell/Psub构建的遮光二极管D2构成,利用互连金属对输入光信号的空间调制,消除衬底深处光生载流子扩散造成的拖尾效应,从而显著提高探测器的响应速度。
作为优选实例,本发明提供的空间调制光电探测器由多个Nwell/Psub光电二极管组成。为消除慢扩散载流子的拖尾效应,实现完成对称的差分结构,感光二极管D1和遮光二极管D2在版图上间隔排列,如附图2所示。在附图1和附图2中,1为P型轻掺杂衬底;2为浅沟槽隔离区(STI);3为N型阱区;4为P型重掺杂的衬底接触区;5为N型重掺杂的N阱接触区;6为第一层层间介质;7为感光二极管D1和遮光二极管D2的阳极电极,8和9分别为感光二极管D1和遮光二极管D2的阴极电极,10为第一层互连金属,所述金属用于交替连接相邻感光二极管D1和遮光二极管D2的阴阳电极;11为第二层层间介质;12为第二层互连金属,所述第二层互连金属为遮光二极管D2的遮挡材料,实现入射光的空间调制;13为器件钝化层。
为了便于描述,下面结合实施例和附图对本发明作进一步地详述。
1)利用氧化、淀积、光刻、刻蚀及化学机械抛光等标准CMOS工艺在P型衬底1上制作出浅沟槽隔离区2,实现光电探测器和电子电路的电学隔离;
2)利用标准CMOS工艺中的N阱注入形成数个间隔分布的N阱区域3,所述N型阱区3与P型衬底1构成Nwell/Psub光电二极管;
3)利用标准CMOS工艺中PMOS晶体管的源漏注入在N阱区域外侧形成间隔分布的P型重掺杂的衬底接触区4,所述衬底接触区4作为Nwell/Psub光电二极管的阳极;
4)利用标准CMOS工艺中NMOS晶体管的源漏注入在N阱区域内形成间隔分布的N型重掺杂的N阱接触区5,所述N阱接触区5作为Nwell/Psub光电二极管的阴极;
5)在晶片表面淀积氧化硅介质层6,并利用光刻、刻蚀工艺制备出电极接触窗口,利用金属化工艺制备出感光二极管D1和遮光二极管D2的阳极电极7,以及感光二极管D1和遮光二极管D2的阴极电极8和9;
6)利用标准CMOS工艺的第一层互连金属10,交替连接相邻感光二极管D1和遮光二极管D2的阴阳电极;
7)采用旋涂工艺在芯片上表面涂覆有机硅化物介质层11,该介质层一方面充当第二层层间互连介质,另一方面平坦化芯片表面;
8)利用标准CMOS工艺的第二层互连金属12交替覆盖Nwell/Psub光电二极管,所述互连金属12用于部分遮蔽入射光,实现输入光信号的空间调制,并与其下遮蔽的Nwell/Psub光电二极管构成遮光二极管;
9)在芯片上表面顺序淀积氧化硅/氮化硅钝化层13,防止芯片划伤和外界环境影响。
制作完成后,附图1左半部分未被互连金属12覆盖的衬底接触区4、P型衬底1、N阱区域3和N阱接触区5形成感光二极管D1;右半部分被第二层互连金属12覆盖的衬底接触区4、P型衬底1、N阱区域3和N阱接触区5形成遮光二极管D2。
遮挡材料12与晶片表面平行,当入射光照射到空间调制探测器芯片表面时,互连金属12阻挡二极管D2上的入射光,因此,入射光只在感光二极管D1区域产生光生载流子,这样探测器内部的光生载流子分布就被芯片表面的互连金属12“调制”了。在初始时刻t0,一束高速光脉冲入射到探测器表面时,光信号只在感光二极管D1区域产生光生载流子。在空间耗尽区内产生的光生载流子被电场快速扫出,到达感光二极管D1的阴极电极8,而耗尽区外的光生载流子则通过扩散向感光二极管D1和遮蔽二极管D2的两端移动。随着时间的推进,遮蔽二极管D2区域的光生载流子密度逐渐增加,而感光二极管D1区域的光生载流子密度降低。在某一时刻t1,两个区域的载流子数目接近相等,载流子分布不再被调制。此后,两个区域的载流子或复合消失,或扩散到耗尽区边界被电场抽运到两种二极管的阳极和阴极电极。
图3为集成空间调制光电探测器的差分共源级跨阻放大器。图3中D1和D2分别为探测器等效的感光二极管和遮光二极管。图中的放大器是电阻做负载的共源级跨阻放大器。图中节点1和节点2为探测器和跨阻放大器级联的节点,既是探测器的输出端又是后端放大器的输入端;节点3和节点4为差分放大器的输出端。空间调制光电探测器等效为感光二极管D1和遮光二极管D2,二极管的阳极电极7接GND电位,阴极8和9分别接差分放大器的输入端口,在电源电压为3.3V的情况下,差分放大器输入端可提供1.5V-1.8V左右偏置电压。MOS晶体管M1和M2作为差分跨阻放大器的输入器件,电阻R1和R2作为放大器的负载,电流源I1作为差分结构放大器的尾电流源,电阻R3和R4作为放大器的反馈电阻,整个差分共源级电路实现将电流信号转换为电压信号并放大的作用。
在图2中的物理结构中,使用第一层互连金属10将所有感光二极管D1的阴极短路连接在一起,接至差分放大器的输入晶体管M1的栅极;将所有遮光二极管D2的阴极接在一起,连接至差分放大器的输入晶体管M2的栅极。晶体管M1和M2的漏极分别与负载电阻相连,负载电阻的另一端连接至电源VDD。晶体管M1和M2的源极连接至差分放大器的尾电流源I1,尾电流源的另一端与GND相连。
Claims (4)
1.一种空间调制结构的光电探测器,其特征是,结构为:P型衬底上制作有浅沟槽隔离区,浅沟槽隔离区内感光二极管和遮光二极管间隔排列;感光二极管由中等掺杂浓度的N型阱区与P型衬底构成,遮光二极管由中等掺杂浓度的N型阱区、P型衬底及第二层互连金属构成,在中等掺杂浓度的N型阱区上方依次设置有N型重掺杂的N阱接触区,在中等掺杂浓度的N型阱区周围设置有P型重掺杂的衬底接触区,P型重掺杂的衬底接触区构成感光二极管和遮光二极管的阳极电极;N型重掺杂的N阱接触区构成感光二极管和遮光二极管的阴极电极;第一层互连金属交替连接相邻感光二极管和遮光二极管的阴阳电极;第一层互连金属与其上方的第二层互连金属之间为第二层间介质,P型重掺杂的衬底接触区、中等掺杂浓度的N型阱区上方除阴极、阳极外与第二层间介质之间为第一层间介质;第二层互连金属作为遮光二极管的遮挡材料。
2.如权利要求1所述的空间调制结构的光电探测器,其特征是,层间介质为有机硅化物介质层。
3.如权利要求1所述的空间调制结构的光电探测器,其特征是,还连接有电阻做负载的差分共源级跨阻放大器,感光二极管、遮光二极管的阳极电极接GND电位,感光二极管、遮光二极管的阴极分别接差分放大器的输入端口。
4.一种空间调制结构的光电探测器制作方法,其特征是,包括下列步骤:
1)利用包括氧化、淀积、光刻、刻蚀及化学机械抛光的标准CMOS工艺在P型轻掺杂硅衬底上制备浅沟槽隔离区(STI);
2)在浅沟槽隔离区内制备数个中等掺杂浓度的N型阱区,所述N型阱区与P型衬底构成Nwell/Psub光电二极管;
3)在N型阱区外侧的衬底上制备P型重掺杂的衬底接触区,所述衬底接触区作为Nwell/Psub光电二极管的阳极;
4)在N型阱区内制备N型重掺杂的N阱接触区,所述N阱接触区作为Nwell/Psub光电二极管的阴极;
5)在晶片上表面淀积氧化物介质层,并利用光刻、刻蚀及金属化工艺制备出所述Nwell/Psub光电二极管的阳极电极和阴极电极;
6)利用第一层互连金属实现所述Nwell/Psub感光二极管和遮光二极管阳极和阴极电极的相互连接;
7)采用旋涂工艺在芯片上表面涂覆有机硅化物介质层,该介质层一方面充当层间互连介质,另一方面平坦化芯片表面;
8)利用标准CMOS工艺的第二层互连金属交替遮蔽Nwell/Psub光电二极管,所述第二层互连金属用于部分遮蔽入射光,实现输入光信号的空间调制,并与其下遮蔽的Nwell/Psub光电二极管构成遮光二极管;
9)在芯片上表面顺序淀积氧化硅/氮化硅钝化层,防止芯片划伤和外界环境影响。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410033300.XA CN103779361B (zh) | 2014-01-23 | 2014-01-23 | 空间调制结构的光电探测器及其制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410033300.XA CN103779361B (zh) | 2014-01-23 | 2014-01-23 | 空间调制结构的光电探测器及其制备方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103779361A true CN103779361A (zh) | 2014-05-07 |
CN103779361B CN103779361B (zh) | 2016-03-30 |
Family
ID=50571434
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410033300.XA Expired - Fee Related CN103779361B (zh) | 2014-01-23 | 2014-01-23 | 空间调制结构的光电探测器及其制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103779361B (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106052857A (zh) * | 2016-08-22 | 2016-10-26 | 成都三零嘉微电子有限公司 | 一种具有温度补偿功能的光电检测电路 |
CN108140663A (zh) * | 2015-08-26 | 2018-06-08 | 新成像技术公司 | 带有隔离阴极的光电二极管阵列 |
CN108847416A (zh) * | 2018-05-04 | 2018-11-20 | 天津大学 | 吸收增强的光栅耦合型硅基光电探测器及其制备方法 |
CN109904271A (zh) * | 2019-01-03 | 2019-06-18 | 深圳市环宇鼎鑫科技有限公司 | 光传感半导体单元和光传感半导体阵列 |
CN109904260A (zh) * | 2019-01-03 | 2019-06-18 | 深圳市环宇鼎鑫科技有限公司 | 光传感半导体单元、光传感半导体阵列及光感应系统 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101488510A (zh) * | 2009-03-02 | 2009-07-22 | 天津大学 | 一种标准cmos全差分光检测器及其制作方法 |
WO2010016195A1 (ja) * | 2008-08-05 | 2010-02-11 | パナソニック株式会社 | 撮像用光検出装置 |
CN102593132A (zh) * | 2012-02-24 | 2012-07-18 | 天津大学 | 一种基于标准cmos工艺的叠层差分光电探测器 |
CN203690302U (zh) * | 2014-01-23 | 2014-07-02 | 天津大学 | 空间调制结构的光电探测器 |
-
2014
- 2014-01-23 CN CN201410033300.XA patent/CN103779361B/zh not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010016195A1 (ja) * | 2008-08-05 | 2010-02-11 | パナソニック株式会社 | 撮像用光検出装置 |
CN101488510A (zh) * | 2009-03-02 | 2009-07-22 | 天津大学 | 一种标准cmos全差分光检测器及其制作方法 |
CN102593132A (zh) * | 2012-02-24 | 2012-07-18 | 天津大学 | 一种基于标准cmos工艺的叠层差分光电探测器 |
CN203690302U (zh) * | 2014-01-23 | 2014-07-02 | 天津大学 | 空间调制结构的光电探测器 |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108140663A (zh) * | 2015-08-26 | 2018-06-08 | 新成像技术公司 | 带有隔离阴极的光电二极管阵列 |
CN106052857A (zh) * | 2016-08-22 | 2016-10-26 | 成都三零嘉微电子有限公司 | 一种具有温度补偿功能的光电检测电路 |
CN106052857B (zh) * | 2016-08-22 | 2017-12-01 | 成都三零嘉微电子有限公司 | 一种具有温度补偿功能的光电检测电路 |
CN108847416A (zh) * | 2018-05-04 | 2018-11-20 | 天津大学 | 吸收增强的光栅耦合型硅基光电探测器及其制备方法 |
CN108847416B (zh) * | 2018-05-04 | 2021-11-02 | 天津大学 | 吸收增强的光栅耦合型硅基光电探测器及其制备方法 |
CN109904271A (zh) * | 2019-01-03 | 2019-06-18 | 深圳市环宇鼎鑫科技有限公司 | 光传感半导体单元和光传感半导体阵列 |
CN109904260A (zh) * | 2019-01-03 | 2019-06-18 | 深圳市环宇鼎鑫科技有限公司 | 光传感半导体单元、光传感半导体阵列及光感应系统 |
CN109904271B (zh) * | 2019-01-03 | 2021-06-29 | 深圳市环宇鼎鑫科技有限公司 | 光传感半导体单元和光传感半导体阵列 |
Also Published As
Publication number | Publication date |
---|---|
CN103779361B (zh) | 2016-03-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10964742B2 (en) | Germanium-silicon light sensing apparatus II | |
US10861888B2 (en) | Silicon germanium imager with photodiode in trench | |
EP3610510B1 (en) | Germanium-silicon light sensing apparatus | |
KR101352436B1 (ko) | 이미지 센서 | |
JP6346911B2 (ja) | 半導体基板用集積フォトダイオード | |
Zimmermann et al. | Silicon optoelectronic integrated circuits | |
CN103779361B (zh) | 空间调制结构的光电探测器及其制备方法 | |
US20080150069A1 (en) | Semiconductor Photodiode and Method of Making | |
CN103872168B (zh) | 用于硅基光电集成电路芯片中的光电探测器及制备方法 | |
US20060108657A1 (en) | Photodiode detector | |
US10748951B2 (en) | Near ultraviolet photocell | |
US11296247B2 (en) | Photodetector with a buried layer | |
CN108511467A (zh) | 一种近红外宽光谱的cmos单光子雪崩二极管探测器及其制作方法 | |
CN203690302U (zh) | 空间调制结构的光电探测器 | |
US8062919B2 (en) | Monolithic silicon-based photonic receiver | |
CN108538865A (zh) | 一种硅基三光电探测器 | |
US20220254822A1 (en) | Uttb photodetector pixel unit, array and method | |
CN201188423Y (zh) | 带平面螺旋电感的cmos硅光电探测器 | |
US20090127597A1 (en) | Photodiode Structure | |
Zimmermann et al. | Integrated Silicon Photodetectors | |
US11217718B2 (en) | Photodetector with a buried layer | |
Kostov et al. | High-speed PNP PIN phototransistors in a 0.18 μm CMOS process | |
Atef et al. | Integrated photodiodes in nanometer CMOS technologies | |
Liu et al. | A Junction-Optimized SPAD with 50.6% peak PDP and 0.64 cps/μm 2 DCR at 2 V Excess Bias Voltage in 130 nm CMOS | |
CN115173956A (zh) | 光电探测接收机 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20160330 Termination date: 20210123 |
|
CF01 | Termination of patent right due to non-payment of annual fee |