CN103746976A - 一种基于fpga的多样性驱动系统的通讯方法 - Google Patents

Abstract

本发明涉及一种基于FPGA的多样性驱动系统的通讯方法，包括DUART数据字节通讯和DUART数据帧通讯,DUART通讯采用双线制，即数据线RXD/TXD和帧片选线CE/OE,DUART通讯中一帧数据包括帧头，数据和帧尾三个部分。以帧起始命令字节开始一帧的传送，以帧结束命令字节结束一帧的传送，每一个数据帧长度由发送和接收卡件类型确定,采用卡件之间的点对点通信方式。由FPGA替代传统CPU实现系统通讯，避免了安全等级认证中的软件认证，基于FPGA的多样性驱动系统的DUART通讯安全等级较高，提高了整个系统的安全性和可靠性。

Description

一种基于FPGA的多样性驱动系统的通讯方法

技术领域

本发明涉及一种现场控制方法，特别涉及一种基于FPGA的多样性驱动系统的通讯方法。

背景技术

现场控制系统、数据采集与通讯系统、设备监控系统和人机接口单元在各个行业中得到了广泛的应用。

多样性驱动系统是核电保护系统的组成部分，其核心功能部分卡件采用无CPU设计。由于核电对保护系统的安全性要求等级比较高，系统中用到的CPU程序需要核级安全认证，而这个认证相当复杂，周期也比较长。由FPGA现场可编程门阵列代替CPU，避免了软件程序认证，缩短了研发周期，降低了研发成本。基于FPGA的多样性驱动系统通讯是一个创新，通讯的安全性和可靠性是本创新的核心出发点。

发明内容

本发明是针对安全性要求高的系统用CPU程序设计开发时间、认证时间长的问题，提出一种基于FPGA的多样性驱动系统的通讯方法，由FPGA（现场可编程门阵列）代替CPU实现系统通讯，避免了使用CPU带来的多样性驱动系统认证的麻烦，提高了系统的可靠性和时效性。

本发明的技术方案为：一种基于FPGA的多样性驱动系统的通讯方法，包括数据字节和数据帧的接收和发送，具体包括如下步骤：

DUART数据字节发送接收：

1）DUART通讯协议中每一个数据字节包含11位数据，分别是1起始位、8位数据位、1偶校验位和1 停止位；

2）DUART数据字节通讯开始前判断帧片选线CE / OE，帧片选线为逻辑“0”时表示通讯使能，可以开始通讯；

3）帧通讯开始，先发出一个逻辑“0”的信号，表示传输字符的开始，紧接着起始位后的8个数据位，在8个数据位的中点读取数据位，数据位后是一位校验位，数据校验为偶校验，然后是停止位，停止位标志着字符数据的结束；

DUART数据帧发送接收：

a）DUART通讯协议中一帧数据包括帧头，数据和帧尾三个部分，以帧起始命令字节开始一帧的传送，以帧结束命令字节结束一帧的传送，帧头包括帧起始，本卡类型，目标源卡类型，卡件状态1-4；数据包括各类型模拟量或数字量的数据和定值卡参数；帧尾包括16bits的CRC校验数据、8bits的心跳线和帧结束；

b）DUART数据帧通讯开始前判断帧片选线CE / OE，帧片选线为逻辑“0”时表示通讯使能，可以开始通讯；

c）判断帧通讯起始字节，以帧起始命令字节开始一帧的传送，帧起始字节采用特定字符；判断本卡类型，发送模块可以通过确定本卡类型来确定要发送数据的长度；判断目标源卡类型，接收模块可以确定要接收的数据长度，卡件类型设置采用特定字符；

d）判断通讯状态字节，通讯状态字节为四个字节，每个字节的每个bit表示不同的状态，读取状态字可以识别卡件的状态，通过判断状态可知道卡件通讯是否正确；

e）卡件之间的通信采用点对点方式,UART接收模块设定数据长度判断功能，每一个数据帧长度由发送和接收卡件类型确定；

f）CRC校验采用特定字符，共计4个字节，将CRC1字节的低4位作为bit0-bit3，CRC2字节的低4位作为bit4-bit7，CRC3字节的低4位作为bit8-bit11，CRC4字节的低4位作为bit12-bit15，CRC校验码为16位； 

g）心跳线设置1个字节，每发送一帧数据从0开始自加1，到255后自然溢出，接收模块需要判断每次是否自加1，如果超过设定时间连续3次没有判到则认为通信出错，如果超过设定时间判到数据不变则认为通信中断。

本发明的有益效果在于：本发明基于FPGA的多样性驱动系统的通讯方法，由FPGA替代传统CPU实现系统通讯，避免了安全等级认证中的软件认证，基于FPGA的多样性驱动系统的DUART通讯安全等级较高，提高了整个系统的安全性和可靠性。

附图说明

图1为本发明基于FPGA的多样性驱动系统的通讯方法中DUART数据字节发送接收波形图；

图2为本发明基于FPGA的多样性驱动系统的通讯方法中DUART数据帧发送接收波形图；

图3为本发明基于FPGA的多样性驱动系统的通讯方法中DUART数据字节发送接收流程图；

图4为本发明基于FPGA的多样性驱动系统的通讯方法中DUART数据帧发送接收流程图。

具体实施方式

基于FPGA的多样性驱动系统的通讯方法包括数据字节和数据帧发送接收两个部分，两部分的定义：

1）如图1所示DUART数据字节发送接收波形图，DUART通讯协议中每一个数据字节包含11位数据，分别是1起始位、8位数据位、1偶校验位和1 停止位。其中起始位为低电平状态，校验位为偶校验，停止位为高电平状态，8位数据从低到高发送。帧通讯开始，先发出一个逻辑“0”的信号，表示传输字符的开始，紧接着起始位后的8个数据位，数据位后是一位校验位，然后是停止位，停止位标志着字符数据的结束。空闲位处于逻辑“1”状态，表示当前线路上没有数据传送；

2）DUART通讯采用双线制，即数据线RXD / TXD和帧片选线CE / OE。发送和接收模块是分开的，为两个不同的模块，当通讯开始时先判断帧片选线CE / OE，如果真片选线使能，则发送或接收模块开始发送或接收数据，数据通讯结束，片选线拉高，如图2所示DUART数据帧发送接收波形图。

3）DUART通讯协议中一帧数据包括帧头，数据和帧尾三个部分。以帧起始命令字节开始一帧的传送，以帧结束命令字节结束一帧的传送，每一个数据帧长度由发送和接收卡件类型确定。帧头包括帧起始，本卡类型，目标（源）卡类型，卡件状态1-4；数据包括各类型模拟量或数字量的数据和定值卡参数等。由于卡件之间的通信采用点对点方式，因此每个UART接收模块所应接收到的数据长度是固定的，因此在UART接收模块中必须设计数据长度判断功能；帧尾包括16bits的CRC校验数据，8bits的心跳线和帧结束。CRC校验采用特定字符，共计4个字节，将CRC1字节的低4位作为bit0-bit3，CRC2字节的低4位作为bit4-bit7，CRC3字节的低4位作为bit8-bit11，CRC4字节的低4位作为bit12-bit15；心跳线为1个字节，每发送一帧数据从0开始自加1，到255后自然溢出，接收模块需要判断每次是否自加1，如果超过一定时间连续3次没有判到则认为通信出错，如果超过一定时间判到数据不变则认为通信中断。帧数据字节与字节之间有1bit的空闲位，两邻的两帧之间空闲时间大于12bits。数据帧通讯协议如表1所示。

表1

如图3可见基于FPGA的多样性驱动系统的通讯方法中DUART（双通用异步收发）数据字节发送接收流程图：

（1）              DUART数据字节通讯开始前判断帧片选线CE / OE，帧片选线为逻辑“0”时表示通讯使能，可以开始通讯。

（2）              帧通讯开始，先发出一个逻辑“0”的信号，表示传输字符的开始，在FPGA里信号会收到干扰产生毛刺，为避免由干扰信号产生的信号误读，每位信号要有一定宽度，读取信号时不在每位的边沿读取，而是在每位信号的中点读取信号。

（3） 紧接着起始位后的8个数据位，在8个数据位的中点读取数据位，数据位后是一位校验位，数据校验为偶校验，然后是停止位，停止位标志着字符数据的结束。

如图4所示基于FPGA的多样性驱动系统的通讯方法中DUART数据帧发送接收流程图：

（1）              DUART数据帧通讯开始前判断帧片选线CE / OE，帧片选线为逻辑“0”时表示通讯使能，可以开始通讯。

（2）              判断帧通讯起始字节，以帧起始命令字节开始一帧的传送，帧起始字节采用特定字符；判断本卡类型，发送模块可以通过确定本卡类型来确定要发送数据的长度；判断目标(源)卡类型，接收模块可以确定要接收的数据长度，卡件类型设置采用特定字符。

（3）              判断通讯状态字节，通讯状态字节为四个字节，每个字节的每个bit表示不同的状态，读取状态字可以识别卡件的状态，通过判断状态可知道卡件通讯是否正确。如下表2所示DUART状态类型所对应的码值表。

表2

（4）              由于卡件之间的通信采用点对点方式，因此每个UART接收模块所应接收到的数据长度是固定的，因此在UART接收模块中必须设计数据长度判断功能，每一个数据帧长度由发送和接收卡件类型确定。

（5）CRC校验采用特定字符，共计4个字节，将CRC1字节的低4位作为bit0-bit3，CRC2字节的低4位作为bit4-bit7，CRC3字节的低4位作为bit8-bit11，CRC4字节的低4位作为bit12-bit15，CRC校验码为16位。 

（6）              心跳线设置1个字节，每发送一帧数据从0开始自加1，到255后自然溢出，接收模块需要判断每次是否自加1，如果超过一定时间连续3次没有判到则认为通信出错，如果超过一定时间判到数据不变则认为通信中断。

试验证明：基于FPGA的多样性驱动系统通讯方法，采用FPGA对通讯协议进行处理和控制，采用卡件之间的点对点通信方式，此协议符合UART通用标准。

Claims (1)

1.一种基于FPGA的多样性驱动系统的通讯方法，其特征在于，包括数据字节和数据帧的接收和发送，具体包括如下步骤：

DUART数据字节发送接收：

1）DUART通讯协议中每一个数据字节包含11位数据，分别是1起始位、8位数据位、1偶校验位和1 停止位；

2）DUART数据字节通讯开始前判断帧片选线CE / OE，帧片选线为逻辑“0”时表示通讯使能，可以开始通讯；

3）帧通讯开始，先发出一个逻辑“0”的信号，表示传输字符的开始，紧接着起始位后的8个数据位，在8个数据位的中点读取数据位，数据位后是一位校验位，数据校验为偶校验，然后是停止位，停止位标志着字符数据的结束；

DUART数据帧发送接收：

a）DUART通讯协议中一帧数据包括帧头，数据和帧尾三个部分，以帧起始命令字节开始一帧的传送，以帧结束命令字节结束一帧的传送，帧头包括帧起始，本卡类型，目标源卡类型，卡件状态1-4；数据包括各类型模拟量或数字量的数据和定值卡参数；帧尾包括16bits的CRC校验数据、8bits的心跳线和帧结束；

b）DUART数据帧通讯开始前判断帧片选线CE / OE，帧片选线为逻辑“0”时表示通讯使能，可以开始通讯；

c）判断帧通讯起始字节，以帧起始命令字节开始一帧的传送，帧起始字节采用特定字符；判断本卡类型，发送模块可以通过确定本卡类型来确定要发送数据的长度；判断目标源卡类型，接收模块可以确定要接收的数据长度，卡件类型设置采用特定字符；

d）判断通讯状态字节，通讯状态字节为四个字节，每个字节的每个bit表示不同的状态，读取状态字可以识别卡件的状态，通过判断状态可知道卡件通讯是否正确；

e）卡件之间的通信采用点对点方式,UART接收模块设定数据长度判断功能，每一个数据帧长度由发送和接收卡件类型确定；

f）CRC校验采用特定字符，共计4个字节，将CRC1字节的低4位作为bit0-bit3，CRC2字节的低4位作为bit4-bit7，CRC3字节的低4位作为bit8-bit11，CRC4字节的低4位作为bit12-bit15，CRC校验码为16位； 

g）心跳线设置1个字节，每发送一帧数据从0开始自加1，到255后自然溢出，接收模块需要判断每次是否自加1，如果超过设定时间连续3次没有判到则认为通信出错，如果超过设定时间判到数据不变则认为通信中断。

Images