CN103731148B - 一种电流采样处理装置及电机驱动器 - Google Patents

Abstract

本发明公开了电流采样处理装置，包括第一滤波器组和电流环计算电路，其中第一滤波器组包括多个结构相同的CIC滤波器，多个CIC滤波器对数据流进行并行解码处理，并且多个CIC滤波器在不同的时刻输出电流采样值，从而缩短了电流采样值的更新时间间隔，因此降低了电流环计算的起点时刻与本次计算所使用电流采样值被CIC滤波器输出的时刻之间出现较大延时的概率，从而降低了电流环计算过程中电流采样值出现较大延时的概率，进而降低了电流环的带宽变窄的概率。本发明还公开了一种电机驱动器。

Description

一种电流采样处理装置及电机驱动器

技术领域

本发明属于电流采样技术领域，尤其涉及一种电流采样处理装置及电机驱动器。

背景技术

目前电机驱动器进行电流采样的方案为：利用一个CIC（级联积分梳状）滤波器对一个Sigma Delta ADC（模数转换器）输出的数据流进行解码，获得电流采样值。SigmaDelta ADC也称为∑-△ADC。CIC滤波器的抽取率直接决定其采样精度，当CIC滤波器的抽取率较高时，其采样精度也相应较高。CIC滤波器输出更新时间间隔与CIC滤波器的抽取率相关，当CIC滤波器的抽取率为M时，则CIC滤波器每隔M个时钟周期输出采样完成标志和电流采样值。

电机驱动器通常利用CIC滤波器输出的电流采样值进行电流环计算，以获得用于驱动电机的PWM（脉冲宽度调制）信号。如果用于电流环计算的电流采样值出现较大延时，会导致电流环的带宽变窄。这里要说明的是，电流采样值的延时是指：电流环计算的起始时刻与电流采样时刻之间的时间值。

申请人发现：现在的电机驱动器进行电流环计算过程中，电流采样值出现较大延时的概率很高，导致电流环的带宽变窄的概率很高。

发明内容

有鉴于此，本发明的目的在于提供一种电流采样处理装置及电机驱动器，可以降低电流环计算过程中电流采样值出现较大延时的概率，从而降低电流环的带宽变窄的概率。

为实现上述目的，本发明提供如下技术方案：

本发明公开了一种电流采样处理装置，应用于电机驱动器，所述电机驱动器包括一Sigma delta ADC，所述电流采样处理装置包括第一滤波器组和电流环计算电路；

所述第一滤波器组包括多个结构相同的级联积分梳状CIC滤波器，所述多个CIC滤波器的信号输入端均与所述ADC的数据输出端口连接，所述多个CIC滤波器的信号输出端均与所述电流环计算电路连接，所述多个CIC滤波器对所述ADC输出的数据流进行解码的时间起点不同，并且任意两个CIC滤波器的时间起点之间的时间差不等于所述CIC滤波器的解码时间；

所述电流环计算电路利用所述第一滤波器组输出的解码后的电流采样值进行电流环计算。

优选的，在上述电流采样处理装置中，所述第一滤波器组中的CIC滤波器对所述ADC输出的数据流进行解码的时间起点依次相差M1/N1个时钟周期，其中，M1为所述第一滤波器组中的CIC滤波器的抽取率，N1为所述第一滤波器组中的CIC滤波器的数量。

优选的，在上述电流采样处理装置中，所述第一滤波器组中CIC滤波器的数量N1与所述第一滤波器组中的CIC滤波器的抽取率M1一致。

优选的，上述电流采样处理装置还包括过流保护电路，所述多个CIC滤波器的信号输出端均与所述过流保护电路连接，所述过流保护电路利用所述第一滤波器组输出的解码后的电流采样值进行过流检测。

优选的，上述电流采样处理装置还包括过流保护电路和第二滤波器组；

所述第二滤波器组包括多个结构相同的CIC滤波器，所述第二滤波器组中的多个CIC滤波器的信号输入端均与所述ADC的数据输出端口连接，所述第二滤波器组中的多个CIC滤波器的信号输出端均与所述过流保护电路连接，所述第二滤波器组中的多个CIC滤波器对所述ADC输出的数据流进行解码的时间起点不同，并且任意两个CIC滤波器的时间起点之间的时间差不等于所述第二滤波器组中的CIC滤波器的解码时间，所述第二滤波器组中的CIC滤波器的抽取率小于所述第一滤波器组中的CIC滤波器的抽取率；

所述过流保护电路利用所述第二滤波器组输出的解码后的电流采样值进行过流检测。

优选的，在上述电流采样处理装置中，所述第二滤波器组中的CIC滤波器对所述ADC输出的数据流进行解码的时间起点依次相差M2/N2个时钟周期，其中，M2为所述第二滤波器组中的CIC滤波器的抽取率，N2为所述第二滤波器组中的CIC滤波器的数量。

优选的，在上述电流采样处理装置中，所述第二滤波器组中CIC滤波器的数量N2与所述第二滤波器组中的CIC滤波器的抽取率M2一致。

优选的，上述电流采样处理装置还包括时钟电路，所述时钟电路与所述ADC连接、为所述ADC提供时钟信号。

本发明还公开一种电机驱动器，包括控制器、Sigma delta ADC和电流采样处理装置，其中，所述电流采样处理装置为上述公开的任意一种电流采样处理装置。

由此可见，本发明的有益效果为：本发明公开的电流采样处理装置包括第一滤波器组和电流环计算电路，其中第一滤波器组包括多个结构相同的CIC滤波器，多个CIC滤波器对数据流进行并行解码处理，并且多个CIC滤波器在不同的时刻输出电流采样值，从而缩短了电流采样值的更新时间间隔，因此降低了电流环计算的起点时刻与本次计算所使用电流采样值被CIC滤波器输出的时刻之间出现较大延时的概率，从而降低了电流环计算过程中电流采样值出现较大延时的概率，进而降低了电流环的带宽变窄的概率。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为现有的电机驱动器进行电流环计算过程中的各信号的时序图；

图2为本发明公开的一种电流采样处理装置的结构示意图；

图3为本发明公开的电流采样处理装置进行电流环计算过程中的各信号的时序图；

图4为本发明公开的另一种电流采样处理装置的结构示意图；

图5为本发明公开的另一种电流采样处理装置的结构示意图。

具体实施方式

电机驱动器在开启电流环计算后，读取距离当前时刻最近的电流采样值，利用该电流采样值进行电流环计算。可以看到，电机驱动器在进行电流环计算过程中，电流采样值的延时主要包括：ADC的采样时间、CIC解码器的解码时间（也就是输出更新时间），以及电流环计算的起始时刻与CIC滤波器输出电流采样值的时刻之间的时间。在ADC的采样时间以及CIC滤波器的解码时间不变的情况下，电流采样值的延时将主要取决于电流环计算的起始时刻与本次计算过程中使用到的电流采样值由CIC滤波器输出的时刻之间的时间值。

在现有的电机驱动器中，仅有一个CIC滤波器对ADC输出的数据流进行解码，因此电流采样值的更新时间较长。由于电机驱动器进行电流环计算的起始时刻相对于CIC滤波器输出电流采样值的时刻不是固定的，因此，随着电流采样值的更新时间的延长，电流环计算的起始时刻相对于CIC滤波器输出电流采样值的时刻出现较大延时的概率也相应增大。

结合图1进行说明，图1为现有的电机驱动器进行电流环计算过程中的各信号的时序图。

电机驱动器中的CIC滤波器在开启后持续对ADC输出的数据流进行解码。CIC滤波器在完成第一次解码操作后输出电流采样值AD1，同时开始进行第二次解码操作，在完成第二次解码操作后输出电流采样值AD2，同时开始进行第三次解码操作，如此循环，直至CIC滤波器被关闭。CIC滤波器的解码时间为T1，解码时间与CIC滤波器的抽取率相同。

电机驱动器在开启第一次电流环计算后，读取最新的电流采样值，也就是读取电流采样值AD1，之后利用电流采样值AD1进行电流环计算，以生成PWM信号。电机驱动器在开启第二次电流环计算后，读取最新的电流采样值，也就是读取电流采样值AD3，之后利用电流采样值AD3进行电流环计算，以生成PWM信号。

通过图1可以看到，由于电流采样值的更新时间间隔较大，电流环计算的起点时刻与本次计算所使用电流采样值被CIC滤波器输出的时刻之间出现较大延时的概率也较高。

本发明公开了电流采样处理装置及电机驱动器，能够降低电流环计算的起点时刻与本次计算所使用电流采样值被CIC滤波器输出的时刻之间出现较大延时的概率，从而降低电流环计算过程中电流采样值出现较大延时的概率，降低电流环的带宽变窄的概率。

本发明的主要思想为：通过多个CIC滤波器对ADC输出的数据流进行并行解码处理，以此缩短电流采样值的更新时间间隔，从而降低电流环计算的起点时刻与本次计算所使用电流采样值被CIC滤波器输出的时刻之间出现较大延时的概率。其中，ADC为SigmaDelta ADC。

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

参见图2，图2为本发明公开的一种电流采样处理装置的结构示意图。该电流采样处理装置包括第一滤波器组100和电流环计算电路200。

其中：

第一滤波器组100包括多个CIC滤波器101。

多个CIC滤波器101的结构相同。多个CIC滤波器101的信号输入端均与ADC20的数据输出端口连接，多个CIC滤波器101的信号输出端均与电流环计算电路200连接。多个CIC滤波器101对ADC20输出的数据流进行解码的时间起点不同，并且任意两个CIC滤波器101的时间起点之间的时间差不等于CIC滤波器101的解码时间。第一滤波器组100中的多个CIC滤波器101对ADC20输出的数据流进行并行解码处理。

这里需要说明的是，ADC20为Sigma Delta ADC。

电流环计算电路200利用第一滤波器组100输出的解码后的电流采样值进行电流环计算。这里需要说明的是，电流环计算电路200进行电流环计算的过程为现有技术，不再进行详细说明。

由于多个CIC滤波器101的结构相同，因此各个CIC滤波器101的解码时间是相同的。另外，由于多个CIC滤波器101对ADC20输出的数据流进行解码的时间起点不同，而且任意两个CIC滤波器101的时间起点之间的时间差不等于CIC滤波器101的解码时间，因此各个CIC滤波器101输出电流采样值的时刻是不同的。

由此可以明确：第一滤波器组100输出电流采样值的时间间隔小于CIC滤波器101的解码时间，缩短了电流采样值的更新时间间隔。进一步的，由于第一滤波器组100缩短了更新电流采样值的时间间隔，因此降低了电流环计算的起点时刻与本次计算所使用电流采样值被CIC滤波器101输出的时刻之间出现较大延时的概率。

这里结合一个实例进行说明：假定CIC滤波器的抽取率为256，则该CIC滤波器的解码时间为256个时钟周期。若仅由一个CIC滤波器对ACD输出的数据流进行解码处理，则每隔256个时钟周期输出一个电流采样值，也就是说电流采样值的更新时间间隔为256个时钟周期，在这种情况下，电流环计算的起点时刻与本次计算所使用电流采样值被输出时刻之间的延时大于64个时钟周期的概率为75%。当第一滤波器组100中多个CIC滤波器101对ADC20输出的数据流进行并行解码处理，以使得每隔128个时钟周期输出一个电流采样值时，电流环计算的起点时刻与本次计算所使用电流采样值被输出时刻之间的延时大于64个时钟周期的概率为50%。

综上，本发明上述公开的电流采样处理装置包括第一滤波器组100和电流环计算电路200，其中第一滤波器组100包括多个结构相同的CIC滤波器101，多个CIC滤波器101对数据流进行并行解码处理，并且多个CIC滤波器101在不同的时刻输出电流采样值，从而缩短了电流采样值的更新时间间隔，因此降低了电流环计算的起点时刻与本次计算所使用电流采样值被CIC滤波器输出的时刻之间出现较大延时的概率，从而降低了电流环计算过程中电流采样值出现较大延时的概率，进而降低了电流环的带宽变窄的概率。

实施中，第一滤波器组100中的各个CIC滤波器101对ADC20输出的数据流进行解码的时间起点可以依次相差相同的时间间隔，也可以相差不同的时间间隔。

作为优选方案，第一滤波器组100中的CIC滤波器101对ADC20输出的数据流进行解码的时间起点依次相差M1/N1个时钟周期，其中，M1为第一滤波器组100中的CIC滤波器101的抽取率，N1为第一滤波器组100中的CIC滤波器101的数量。在这种情况下，第一滤波器组100每隔M1/N1个时钟周期输出一个电流采样值。当第一滤波器100以固定时间间隔输出电流采样值时，可以进一步降低电流环计算的起点时刻与本次计算所使用电流采样值被CIC滤波器输出的时刻之间出现较大延时的概率。

更进一步的，第一滤波器组100中的CIC滤波器101的数量N1与CIC滤波器101的抽取率M1相同。在这种情况下，第一滤波器组100每隔1个时钟周期输出一个电流采样值，可参见图3。由于第一滤波器组100每隔1个时钟周期就输出一个电流采样值，因此能够保证电流环计算的起点时刻与本次计算所使用电流采样值被CIC滤波器输出的时刻不存在延时或者延时很小，从而极大降低电流环计算过程中电流采样值出现较大延时的概率，进而降低电流环的带宽变窄的概率。

参见图4，图4为本发明公开的另一种电流采样处理装置的结构示意图。该电流采样处理装置包括第一滤波器组100、电流环计算电路200和过流保护电路300。

其中：

第一滤波器组100包括多个CIC滤波器101。

多个CIC滤波器101的结构相同。多个CIC滤波器101的信号输入端均与ADC20的数据输出端口连接，多个CIC滤波器101的信号输出端均与电流环计算电路200连接。多个CIC滤波器对ADC20输出的数据流进行解码的时间起点不同，并且任意两个CIC滤波器的时间起点之间的时间差不等于CIC滤波器的解码时间。第一滤波器组100中的多个CIC滤波器101对ADC20输出的数据流进行并行解码处理。

电流环计算电路200利用第一滤波器组100输出的解码后的电流采样值进行电流环计算。

第一滤波器组100中的CIC滤波器101的信号输出端均与过流保护电路300连接，过流保护电路300利用第一滤波器组100输出的解码后的电流采样值进行过流检测。

实施中，过流保护电路300可以多种方式进行过流检测。例如：在预设时间内，过流保护电路300从第一滤波器组100获取到的超出预设范围的电流采样值的数量达到第一数量时，确定发生过流故障。

本发明还公开另外一种过流保护电路300进行过流检测的方法：判断从第一滤波器组100获取到的电流采样值是否大于正阈值或者小于负阈值；如果获取到的电流采样值大于正阈值或者小于负阈值，则将计数值加1，之后判断计数值是否达到设定值，在计数值达到设定值的情况下，确定发生过流故障；如果获取到的电流采样值位于正阈值和负阈值之间，则将计数值清零。也就是说，过流保护电路300在连续出现电流异常，且异常次数达到设定值时确定出现过流故障。

本发明图4所示电流采样处理装置相对于图2所示电流采样处理装置，进一步设置过流保护电路300，过流保护电路300能够利用第一滤波器组100输出的电流采样值判断是否出现过流故障，以使得图4所示电流采样处理装置具有过流检测功能，而且由于第一滤波器组100输出电流采样值的时间间隔较小，因此当出现过流故障时，过流保护电路300能够很快检测到该过流故障。

参见图5，图5为本发明公开的另一种电流采样处理装置的结构示意图。该电流采样处理装置包括第一滤波器组100、电流环计算电路200、过流保护电路300和第二滤波器组400。

其中：

第一滤波器组100包括多个CIC滤波器101。

各个CIC滤波器101的结构相同。各个CIC滤波器101的信号输入端均与ADC20的数据输出端口连接，各个CIC滤波器101的信号输出端均与电流环计算电路200连接。各个CIC滤波器101对ADC20输出的数据流进行解码的时间起点不同，并且任意两个CIC滤波器101的时间起点之间的时间差不等于CIC滤波器101的解码时间。第一滤波器组100中的多个CIC滤波器101对ADC20输出的数据流进行并行解码处理。

电流环计算电路200利用第二滤波器组400输出的解码后的电流采样值进行电流环计算。

第二滤波器组400包括多个CIC滤波器401。

第二滤波器组400中的CIC滤波器401的结构相同。第二滤波器组400中的各个滤波器401的信号输入端均与ADC20的数据输出端口连接，各个CIC滤波器401的信号输出端均与过流保护电路200连接。第二滤波器组400中的各个CIC滤波器401对ADC20输出的数据流进行解码的时间起点不同，并且任意两个CIC滤波器401的时间起点之间的时间差不等于CIC滤波器401的解码时间。第二滤波器组400中的CIC滤波器401的抽取率小于第一滤波器组100中的CIC滤波器101的抽取率。

第二滤波器组400中的CIC滤波器401的信号输出端均与过流保护电路300连接，过流保护电路300利用第二滤波器组400输出的解码后的电流采样值进行过流检测。过流保护电路300进行过流检测的过程请参见上文描述。

由于多个CIC滤波器401的结构相同，因此各个CIC滤波器401的解码时间是相同的。另外，由于多个CIC滤波器401对ADC20输出的数据流进行解码的时间起点不同，而且任意两个CIC滤波器401的时间起点之间的时间差不等于CIC滤波器401的解码时间，因此各个CIC滤波器401输出电流采样值的时刻是不同的。

由于第二滤波器组400中的CIC滤波器401的抽取率小于第一滤波器组100中的CIC滤波器101的抽取率，因此，第二滤波器组400中的CIC滤波器401的解码时间小于第一滤波器组100中的CIC滤波器101的解码时间。由此可以明确：第二滤波器组400输出电流采样值的时间间隔更短，也就是第二滤波器组400更新电流采样值的速率更高。

这里需要说明的是，CIC滤波器主要包括N级积分器、抽取器和N级梳状滤波器三部分组成，其中积分器和梳状滤波器的级联数量直接决定了CIC滤波器的抽取率。

过流检测过程中所需电流采样值的精度较低，据此在图5所示电流采样处理电路中，第一滤波器组100输出的精度较高的电流采样值传输至电流环计算电路200，由电流环计算电路200利用精度较高的电流采样值进行电流环计算，而第二滤波器组400输出的精度较低的电流采样值传输至过流保护电路300，由过流保护电路300利用精度较低但更新速度更快的电流采样值进行过流检测。由于第二滤波器组400输出电流采样值的时间间隔更短，因此相对于图4中的过流保护电路300，图5中的过流保护电路300可以在更短的时间内检测到过流故障。

实施中，第二滤波器组400中的各个CIC滤波器401对ADC20输出的数据流进行解码的时间起点可以依次相差相同的时间间隔，也可以相差不同的时间间隔。

作为优选方案，第二滤波器组400中的CIC滤波器401对ADC20输出的数据流进行解码的时间起点依次相差M2/N2个时钟周期，其中，M2为第二滤波器组400中的CIC滤波器401的抽取率，N2为第二滤波器组400中的CIC滤波器401的数量。在这种情况下，第二滤波器组400每隔M2/N2个时钟周期输出一个电流采样值。

更进一步的，第二滤波器组400中的CIC滤波器401的数量N2与CIC滤波器401的抽取率M2相同。在这种情况下，第二滤波器组400每隔1个时钟周期输出一个电流采样值。

在上述公开的各个电流采样处理装置中，可以进一步设置时钟电路，该时钟电路除了为电流采样处理装置中的各个电路提供时钟信号外，还与ADC20连接，从而为ADC20提供时钟信号。

本发明还公开一种电机驱动器，该电机驱动器包括控制器、Sigma DeltaADC和电流采样处理装置，其中电流采样处理装置为本发明公开的任意一种电流采样处理装置，电流采样处理装置分别与Sigma Delta ADC和控制器连接。

本发明公开的电流采样处理装置和电机驱动器都可以基于FPGA（现场可编辑门阵列）或者CPLD（复杂可编程逻辑器件）实现。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (9)

1.一种电流采样处理装置，应用于电机驱动器，所述电机驱动器包括一Sigma deltaADC模数转换器，其特征在于，所述电流采样处理装置包括第一滤波器组和电流环计算电路；

所述第一滤波器组包括多个结构相同的级联积分梳状CIC滤波器，所述多个CIC滤波器的信号输入端均与所述ADC的数据输出端口连接，所述多个CIC滤波器的信号输出端均与所述电流环计算电路连接，所述多个CIC滤波器对所述ADC输出的数据流进行并行解码处理，所述多个CIC滤波器对所述ADC输出的数据流进行解码的时间起点不同，并且任意两个CIC滤波器的时间起点之间的时间差不等于所述CIC滤波器的解码时间；

所述电流环计算电路利用所述第一滤波器组输出的解码后的电流采样值进行电流环计算。

2.根据权利要求1所述的电流采样处理装置，其特征在于，所述第一滤波器组中的CIC滤波器对所述ADC输出的数据流进行解码的时间起点依次相差M1/N1个时钟周期，其中，M1为所述第一滤波器组中的CIC滤波器的抽取率，N1为所述第一滤波器组中的CIC滤波器的数量。

3.根据权利要求2所述的电流采样处理装置，其特征在于，所述第一滤波器组中CIC滤波器的数量N1与所述第一滤波器组中的CIC滤波器的抽取率M1一致。

4.根据权利要求1、2或3所述的电流采样处理装置，其特征在于，还包括过流保护电路，所述多个CIC滤波器的信号输出端均与所述过流保护电路连接，所述过流保护电路利用所述第一滤波器组输出的解码后的电流采样值进行过流检测。

5.根据权利要求1、2或3所述的电流采样处理装置，其特征在于，还包括过流保护电路和第二滤波器组；

所述第二滤波器组包括多个结构相同的CIC滤波器，所述第二滤波器组中的多个CIC滤波器的信号输入端均与所述ADC的数据输出端口连接，所述第二滤波器组中的多个CIC滤波器的信号输出端均与所述过流保护电路连接，所述第二滤波器组中的多个CIC滤波器对所述ADC输出的数据流进行解码的时间起点不同，并且任意两个CIC滤波器的时间起点之间的时间差不等于所述第二滤波器组中的CIC滤波器的解码时间，所述第二滤波器组中的CIC滤波器的抽取率小于所述第一滤波器组中的CIC滤波器的抽取率；

所述过流保护电路利用所述第二滤波器组输出的解码后的电流采样值进行过流检测。

6.根据权利要求5所述的电流采样处理装置，其特征在于，所述第二滤波器组中的CIC滤波器对所述ADC输出的数据流进行解码的时间起点依次相差M2/N2个时钟周期，其中，M2为所述第二滤波器组中的CIC滤波器的抽取率，N2为所述第二滤波器组中的CIC滤波器的数量。

7.根据权利要求6所述的电流采样处理装置，其特征在于，所述第二滤波器组中CIC滤波器的数量N2与所述第二滤波器组中的CIC滤波器的抽取率M2一致。

8.根据权利要求1所述的电流采样处理装置，其特征在于，还包括时钟电路，所述时钟电路与所述ADC连接、为所述ADC提供时钟信号。

9.一种电机驱动器，包括控制器、Sigma delta ADC模数转换器和电流采样处理装置，其特征在于，所述电流采样处理装置为权利要求1-8中任一项所述的电流采样处理装置。